NO174028B - Styreenhet-system - Google Patents

Styreenhet-system Download PDF

Info

Publication number
NO174028B
NO174028B NO87873144A NO873144A NO174028B NO 174028 B NO174028 B NO 174028B NO 87873144 A NO87873144 A NO 87873144A NO 873144 A NO873144 A NO 873144A NO 174028 B NO174028 B NO 174028B
Authority
NO
Norway
Prior art keywords
bus
lac
data
dma
adapter
Prior art date
Application number
NO87873144A
Other languages
English (en)
Other versions
NO873144D0 (no
NO873144L (no
NO174028C (no
Inventor
John W Conway
Robert J Farrell
Allen C Hirtle
Leonard E Niessen
Original Assignee
Bull Hn Information Syst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull Hn Information Syst filed Critical Bull Hn Information Syst
Publication of NO873144D0 publication Critical patent/NO873144D0/no
Publication of NO873144L publication Critical patent/NO873144L/no
Publication of NO174028B publication Critical patent/NO174028B/no
Publication of NO174028C publication Critical patent/NO174028C/no

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Lasers (AREA)

Description

Denne oppfinnelse vedrører styreenhet-system for å tilveiebringe datakommunikasjon mellom dels et databehandlingssystem, og dels et hvilket som helst av et flertall lokalnett
(LAN).
Ved mange anvendelser, både vitenskapelige og forretnings-messige, har den økende bruk av digitale datamaskiner som behandler data formert volumet av data i en slik grad at der ofte kreves et flertall datamaskiner, hver tilegnet en forskjellig oppgave med et behov for kommunikasjon mellom datamaskinene for å utføre deres respektive oppgaver. Historisk har datamaskiner vært anvendt til å behandle transaksjoner i en form eller en annen. De fleste datamaskiner gjennom de tidlige 1970-år behandlet transaksjoner i satser. Under de tidligere dager for databehandling, snakket folk rolig om satsvis behandling som behandlingen av grupper av hullkort. Hvert kort var en transaksjon, idet datamaskinen leste satsen av kort og behandlet informasjon i satser. Under 1960-årene startet folk med å diskutere interaktiv beregning. Med interaktiv beregning kan programmer struktureres slik at transaksjoner behandles individuelt, i stedet for satsvis. Interaktiv behandling har generelt opprinnelse på skrive-maskinlignende datainnføringsanordninger, benevnt terminaler. Satsterminaler som leser kort, bånd eller plater og så sender data i satser til en datamaskin, betegnes ofte som fjern-innlesningsterminaler eller satsvise fjernterminaler. Både satsvis og interaktiv behandling kan foretas i nett som er sentralisert fordelt. En sentralisert nett avhenger fullstendig av et sentralt beregningsanlegg bestående av en eller flere datamaskiner, mens et fordelt nett oppdeler oppgavene mellom et beregningsanlegg og et annet. Hver intelligente enhet i nettet kalles et knutepunkt. Visse knutepunkter er datamaskiner, andre er terminaler og ennå andre kan være kommunikasjonsanordninger av en eller annen form. Nett kan organiseres i et antall måter og det er mulig for et enkelt kommunikasjonssystem å tilveiebringe kommunikasjon for to eller flere samtidig opererende datamaskinnett. Der finnes mange forskjellige typer av nettkonfigurasjoner. Noen av de mer vanlige er følgende:
1. Punkt-til-punkt-nett
Et punkt-til-punkt-nett er den enkleste type av nett og består av en datamaskin, kommunikasjonslinje og en terminal eller annen datamaskin ved den andre enden av linjen.
2. Multi-punkt-nett
Multi-punkt-nettet er en utvidelse av punkt-til-punkt-systemet og anvender flere punkt-til-punkt-forbindelser til å forbinde stasjonene med hverandre.
3. Stjernenett
Et stjernenett er et sentralisert nett hvor fjerntliggende stasjoner mater via separate punkt-til-punkt-forbindelser inn i et enkelt sted hvor den primære beregning gjennom-føres .
4. Ringnett
Et ringnett forbinder nettknutepunkter i en lukket sløyfe, med hvert knutepunkt knyttet til de som er hosliggende høyre og venstre.
5. Buss-strukturnett
Bussnettet er logisk utformet med markører (tabs), slik som armer, grener osv., som strekker seg vekk fra en sentral ryggrad. Ettersom signalet traverserer bussen, vil hver forbindelse lytte etter signalet som fører en adressebestemmelse. Typiske buss-systemer er Ethernet og praktisk talt samtlige bredbåndssystemer.
6. Hierarkisk nett
I et hierarkisk nett mater datamaskiner inn i datamaskinene som i sin tur mater inn i andre datamaskiner. Datamaskinene anvendes som fjerntliggende anordninger som kan ha uavhengig behandlingsevner og kan trekke på resurser på høyere ellere lavere nivåer ettersom informasjon eller andre resurser behøves.
Disse grunnleggende typer av nett kan enten være globale eller bredområde (WAN) som dekker store avstander eller de kan være lokalnett (LAN) som dekker relativt korte distanser, slik som datamaskinene i en eller to bygninger.
Selv om sendte digitale data lett kan løpe over hele kontinenter i løpet av millisekunder, tar det dem noen ganger lenger enn det å bevege seg den siste milen eller så innenfor bygningen. Følgelig tilbys et antall løsninger for denne flaskehals i den lokale fordeling av data i form av lokalnett (LANs) som dekker distanser fra 0,1 til 10 km og kan sende data i takter fra 100 kilobiter pr. sekund til 10 megabiter pr. sekund eller høyere. Hvert terminalknutepunkt på lokalnettet (LAN) kan kommunisere med hvert andre knutepunkt og nettet krever ikke noe sentralt knutepunkt eller prosessor. Forut for innføringen av disse nett, måtte kontor-arbeidere som opererer utstyret fra forskjellige leverandører forsøke å binde et system sammen hvor det ikke eksisterte et felles grensesnitt mellom de forskjellige terminaler. Mest fremtredende av de nylig innførte LANs er Xerox's Ethernet, et basisbåndsystem. (Basisbåndsystemer påtrykker data-signalene direkte på mediet, mens bredbåndssystemer modulerer en meget høy eller ultrahøy radiofrekvent bærebølge med datasignalet før det påtrykkes kommunikasjonsmediet.) Ethernet sender data på 10 Mb/s inntil en distanse av 2,5 km, men kan ikke håndtere anvendelser for tale eller video.
V/angNet fra Wang Laboratories er på den annen side et eksempel på en bredbåndstopologi som kan ivareta samtlige tre anvendelser - tale, data og video på hastigheter som er ekvivalente med de for Ethernet. WangNet har en båndbredde som spenner over 10-350 MHz-området. Det bruker også av-grenings-tre topologi hvor knutepunkter kan koples på kabelen 2av lengre distanser.
Corvus Systems Inc. i San Jose, California, USA har innført OMNINET, som er en busstopologi basert på tvunnet-par tråder og er fokusert på tilkoplingsnett for personlige datamaskiner. OMNINET sender data på 1 mb/s og kan ivareta inntil 63 Apple II. Datamaskinene kan dele fra 1-6 diskettlagre, som utvider lageret fra 5-10 megabitgrupper.
Der finnes andre LAN alternativer, slik som HYPER channel fra Network Systems Corp., NET/ONE, ARC og andre.
Ettersom disse basisbånd og bredbåndssystemer er basert på forskjellige merkekonfigurasjoner, er det behov for standarder for å tilpasse utstyret. For å unngå formering av grensesnitt, satte IEEE's Standards Committee opp en under-komité til å oppta spesifikasjoner for grensesnittenheten mellom terminalen og kabelen, samt de logiske protokoller for å aksessere data på kabelen data-kodingsplanene. En annen organisasjon, International Standards Organization (ISO) utpekte en komite til å studere forenligheten for nettutstyr som til sist førte til publiseringen av the Open System Interconnection Reference Model (OSI). I sammenheng med forenelighet, refererer åpent system til en nettverkmodell som er åpen for bruk i utstyr fra konkurrerende produsenter. OSI-modellen oppdeler nettarbeidsavgivelser til funksjonene for lagene. Der er 7 lag i OSI-modellen, nummerert fra lag 1 til og med 7.
Lag 1 er det fysiske lag og definerer de elektriske og mekaniske karakteristika for nettet, slik som anvendt media, modulasjonsteknikkene, frekvenser hvor nettet opererer og anvendte spenninger.
Lag 2 er dataforbindelseslaget og definerer aksess-strategien for å dele det fysiske medium som forbinder de forskjellige knutepunktene. Vanlig LAN-teknikker omfatter bærebølge-avfølings-fleraksess-kollisjonsdeteksjon (CSMA/CD) og tegn-passeringsskjemaer. I tillegg er teknikker for å plassere nett-bestemt informasjon og datapakker, slik som knutepunkt-adresse, funksjoner av lag 2.
Lag 3. Ikke all LAN's krever lag 3. Imidlertid må nett som krever rutingsmekanismer blant knutepunkter plassert på sammenkoplet LAN's ha lag 3. På et enkelt LAN blir utsendte data sett av hvert knutepunkt og følgelig vil en spesiell forbindelse samle de pakkene som er riktig adressert til den uten behov for ruting.
Lag 4 er transportlaget som håndterer grunnivå av pålite-lighet og dataoverføring. Dette lag vedrører flytstyring, feilhåndtering og problemer som er involvert med transmisjon og mottakelse av pakker. (En pakke er sammensatt av bruker-baserte data pluss enhver informasjon som nettet behøver til å transportere brukerdata fra et nettknutepunkt til et annet. )
Lag 5 er sesjonslaget og er av særlig betydning for LANs. Når en forbindelse dannes mellom to anordninger, etableres en sesjon. Følgelig tilveiebringer sesjonslaget etableringen og avslutningen av strømmer av data fra to eller flere LAN-forbindelser eller knutepunkter.
Lag 6 er et presentasjonslag og er laget hvor tjenester slik som prokollomdannelse, dataoppakking, omsetting, sifrering, tegnsettendringer eller omforminger, og utvidelsen av grafiske kommandoer finner sted.
Til sist er lag 7 anvendelseslaget. Alle lag fra 1 til 6 er konstruert til å støtte dette laget. Elektroniske meldings-systemer, terminalemuleringsevner, og filoverførings-programmer er eksempler på programvare som kan operere på lag 7.
Med en slik formering av utstyr, nett og standarder, ble det nødvendig å ha et lokalnett-styresystem, slik at uansett det fysiske lags lokalnett (LAN) forbindelser, vil programvaren som er relatert til transportlaget, nettlaget og logisk forbindelsestyrelag være uendret, gjennomsiktig og isolert fra begge sider, dvs. styreenhetens busside som vedrører Nivå 6 datamaskinsystemet (et kommersielt tilgjengelig datamaskin-system fra Honeywell Information Systems, Inc.), og fra styreenhetens kommunikasjonstilpasserside som vedrører forskjellige typer av LAN, slik som Ethernet, tegnring (token ring) eller tegnbuss (token bus).
Nærmere bestemt var det nødvendig å konstruere en lokalnett-styreenhet (LANs) som kunne tilveiebringe grensesnittprogram-vare til å understøtte transportlaget, nettlaget og logisk forbindelsestyrelagprogramvare slik at det ikke ville være nødvendig å endre denne programvare når en eller annen ny type av LAN-forbindelser ble gjort til denne. Dessuten bør konstruksjonen være slik at den ville gjøre maskinvare-grensesnittet for styreenheten med Nivå 6 prosessorens maskinvare gjennomsiktig for lagets programvare. Det var derfor nødvendig å isolere kommunikasjonslagprogramvaren fra begge sider av maskinvaren, hvorved man tillot forskjellige typer av adaptere å håndtere CSMA og Ethernet, eller tegnring eller tegnbuss LAN arkitekturer, og dessuten det som ved en viss fremtidig dato kunne anvendes til å understøtte en PBX-adapter.
(Deler av ovenstående informasjon er hentet fra de følgende kiIder: (1) "Business Communications", av Nicholas Mokhoff, utgitt i
IEEE Spectrum, januar 1982,
(2) "Local Area Networks in Large Organizations", av Thomas
Wm. Madron, utgitt av Hayden Book Co., 1984, og
(3) "An Introduction to Local Area Networks", av David D.
Clark, Kenneth T. Pogran og David P. Reed, utgitt av Proceedings of the IEEE, vol. 66, nr. 11, november 1978.)
Av visse typiske kjente anordninger som er relatert til lokalnett (LAN) kan nevnes: "Multicomputer Communication System" av Anil K. Agrawal et al., (US patent nr. 4.493.021); "System for Selecting Interfaces on a Priority Basis", av Pierre Austray et al., (US patent nr. 4.485.436); "Port Logic for a Communication Bus System", av Kapali P. Eswaran et al., (US patent nr. 4.292.623); og "Expandable and Contractible Local Area Network System" av David M. Bryant et al., US patent nr. 4.430.651).
Av annet kjent teknikk nevnes GB patentsøknad 2170079 (A) som omhandler en fremgangsmåte og anordning for å knytte sammen lokalnett (LAN). Et kommunikasjonssystem er beskrevet som sammenkobler lokalnett over kringkastingssimplekskanaler. Lokalnettene sammenkobles uavhengig og gjennomsiktig av protokoller over dataforbindelselaget, slik at systemet synes for brukeren på en stasjon i et lokalnett som et stort enkelt nett. En bro sammenkobler lokalnettene over simplekskanaler. Broen er konstruert for å tillate mer enn to lokalnett å bli sammenkoblet over simplekskanaler til broen og tilveiebringe kommunikasjon mellomstasjoner.
Videre er det i artikkelen "Getting the Best of Botn Buses" av Roger R. Russ, Computer Design, Vol. 22, No. 11, October 1983, sidene 117-123, omtalt arkitekturtrekk ved dataover-føringsbusser med et grensesnitt som forbinder VERSA-bussen til Uni-bussen. Den generiske bussgrensesnitt strategien involverer å tilveiebringe felles, samt spesifikk maskin-vareressurser til hver buss. Styringsproblemer byr på den største trusselen for et slikt system, særlig når bussytelse avviker markert.
Det tilsiktes derfor med den foreliggende oppfinnelse å tilveiebringe en forbedret LAN-styreenhet, samt et forbedret lokalnett (LAN)-system. Videre tilsiktes å tilveiebringe et forbedret LAN-styreenhetsystem som understøtter kommunika-sjoner med forskjellige typer av CPU, og det muliggjøres at et lokalnettsystem skal kunne kople og kommunisere med forskjellige typer av lokalnett.
Som ytterligere formål med oppfinnelsen tilsiktes å tilveiebringe et LAN-system som gjør dets maskinvare-gjennomsiktig for transportlag, nettlag og logisk forbindelses-lagprogramvare uansett typen av LAN-forbindelser som gjøres til dette.
Dessuten ønskes det med oppfinnelsen å tilveiebringe en lokalområde styreenhet (LAC) som er i stand til å støtte en hvilken som helst av IEEE 802 LAN-standardene.
I henhold til det ovenstående og andre formål ved oppfinnelsen, er et LAN-system tilveiebragt som er i stand til å oppta et utvalg av LAN-typer, og som har en LAN-styreenhet som kan styre i alt vesentlig samtidig inntil fire LANs av den samme type eller fire forskjellige LANs.
Det ovenstående og andre formål og trekk oppnås, ifølge oppfinnelsen, ved at det innledningsvis nevnte styreenhetsystem har
en første buss,
en andre buss,
en tredje buss for hvert av nevnte lokalnett,
en prosessor og et minne for nevnte prosessor koblet til nevnte første buss,
en direkte lageraksesstyreenhet (DMA) og et bufferminne for nevnte styreenhet koblet for aksessering ved hjelp av nevnte andre buss,
en adapter koblet mellom hver av nevnte tredje busser og et respektivt lokalnett for å sende data mellom den respektive tredje bussen og nevnte lokalnett,
en første koblingsenhet som kobler hver av nevnte tredje busser til nevnte andre buss,
en andre koblingsenhet som kobler nevnte databehandlingssystem til nevnte andre buss for å sende data mellom nevnte bufferhukommelse og nevnte databehandlingssystem over nevnte andre buss, og
en tredje koblingsenhet som kobler nevnte første buss til nevnte andre buss for å sende styresignaler fra nevnte prosessor til nevnte andre buss.
Ifølge en ytterligere utførelsesform av styreenhetsystemet omfatter hvert av nevnte lokalnett (LÅN) et flertall av delte ressursmidler, idet hvert lokalnett er koblet til dets delte ressursmiddel ved hjelp av en systembuss, og at nevnte adaptere er koblet til en respektiv av nevnte LÅN system-busser.
Dessuten kan et av nevnte lokalnett omfatte et første flertall av delte ressursmidler av en første type, og et andre av nevnte lokalnett omfatte et andre flertall av ressursmidler (WS) av en andre type, idet nevnte første flertall av delte ressursmidler av første type har en arkitektur som er forskjellig fra arkitekturen hos nevnte andre flertall av ressursmidler av andre type.
De nye trekk som ansees å være kjennetegnende for oppfinnelsen, både hva angår organisering og operasjonsmetode, sammen med andre fordeler derved, vil bedre forstås fra den etter-følgende beskrivelse sett i forbindelse med de vedlagte tegninger. Det skal imidlertid forstås at hver av tegningene er kun for illustrerende og beskrivende formål og ikke er tilsiktet som en definisjon av grensene for oppfinnelsen. Figur 1 er et skjematisk riss over et LAN-system som anvender oppfinnelsen.
Figur 2 er et blokkskjema over oppfinnelsen.
Figur 3 er et blokkskjema over driftsstrukuren ifølge oppf innelsen. Figur 4, arkene 1 og 2, er et logisk blokkskjema over det delte busstrekk ifølge oppfinnelsen. Figur 5 er et logisk blokkskjema over en LAN-styreenhet-besittende buss ifølge oppfinnelsen. Figur 6 er et diagram over det fysiske grensesnitt som anvendes mellom nevnte LAC og tilknyttede adaptere. Figur 7 er et logisk blokkskjema over et multi CPU-sammen-låsningstrekk ifølge oppfinnelsen. Figur 8 er et skjematisk diagram fra en LAC-styreblokk for lasting/dumping av LAC-programvare fra hovedlager. Figur 9 er et skjematisk diagram over en LAN-styreblokk for start I/O-ordren. Figur 10 er et skjematisk diagram over en typisk postkasse (mailbox) som anvendes for å be om at en DMA-operasjon beveger en datablokk. Figur 11 er et skjematisk diagram over et maskinvareformat for sending av meldinger.
Figurene 12 og 13 viser temporære køer i RAM-lageret.
Figur 14 er et flytskjema over I/O-tidsklareringsprosessen i LAC-styreenheten. Figurene 15 og 16 viser flytskjemaene for DMA-prosessen på LAC-styreenheten. Figur 17 er flytskjemaet for adapter-avbruddsrutinen for å avbryte LAC-styreenheten. Figur 18 er et flytskjema for tre forskjellige MAC-prosesser hos en adapter. Figur 19 er et skjematisk riss over LAC-sendestrømmen for en LAN-styreblokk. Figur 20 er et skjematisk riss over LAC-mot taks st rømmen for en LAN-styreblokk.
Lokalområde-styreenhetdelsystemet (LACS) er et programmerbart kommunikasjonsdelsystem som danner forbindelse til "Honeywell Level 6 Megabus"-systemet, se US patentene 3.993.981, 3.995.258, 4.000.485, 4.001.790 og 4.050.097. LACS omfatter det følgende sett av kommunikasjonskomponenter:
(a) Lokalområde-styreenhet (LAC)-grunnplate
(b) Media-aksess-styreenhet (MAC) og fysisk lagadaptere (c) Fjernforbindelsekoplere (TCs)
(d) RF-modemer.
Beskrivelsen av denne oppfinnelse vedrører definisjonen og beskrivelsen av det to første gjenstander ovenfor (dvs. nevnte LAC og adapterne).
Nevnte LACS er beregnet til å være i stand til å opprettholde en hvilken som helst av nevnte IEEE 802 lokalnett-standarder. Konstruksjonen av nevnte LACS reduserer samvirkningene som behøves over Honeywell Nivå 6/LACS-grensesnittet og isolerer den LACS ombordværende kommunikasjonsprogramvare fra de bestemte maskinvarekarakter istika for Nivå 6 (L6) og LAN-adaptergrensesnittene. En kommunikasjonskjerne basert på en som er kommersielt tilgjengelig fra Bridge Communications Inc., anvendes som operasjonssystemet (OS) innenfor nevnte LAC. I denne beskrivelse refererer "CS programvare" (kommunikasjonstjeneste) seg til LAC-tilstedeværende programvare som realiserer åpen system-sammenkoplings (OSI)-forbindelse, nett- og transportlagene idet "SM-programvare" (system-administreringslag-øyeblikk) refererer seg til LAC-tilstedeværende programvare som støtter IEEE 802 systemadmini-streringsfunksjoner.
Selv om IEEE 802 standarden ikke går høyere enn et standard-dataforbindelsesstyregrensesnitt (lag 3/lag 2), er Nivå 6-til-LACS-grensesnittet som tilveiebringes så vidt fleksibelt at det lett kan tilpasses til å understøtte de høyere (f.eks. sesjon/transport) lag-grensesnittene.
Det nevnte LACS, som anvendes for samtlige lokalnett (LAN)-anvendelser, er montert i et standard Honeywell Nivå 6-rammeverk, og krever en spalte på Megabus-systemet (Megabus er et registrert varemerke for Honeywell), og vil understøtte 32-bit adressebussen for de større Nivå-6-systemer. LAN-adapterne tilveiebringer et grensesnitt fra nevnte LAC til nevnte LAN. Adapteren (en datterplate) omfatter en media-aksess-styreenhet (MAC). Nevnte LAC tilveiebringer til-knytningen av inntil fire adapter-datterplater. Adapterne er av flere typer (f.eks. tegnbuss MAC, CSMA/CD MAC, etc).
Fjernforbindelsekoplerne (TCs) er av flere kommersielle typer (eksempelvis bredbåndsdirektiv-kopler, tegnring, Ethernet-sende/mottaksapparat) og er pakket som separate enheter. RF-modemet som anvendes for bredbåndsanvendelser, er også pakket separat.
På grunn av dens evne til å understøtte adaptere av like eller forskjellige typer, kan nevnte LACS anvendes ikke bare for IEEE 802 LAN-f orbindelse med et Nivå 6, men også i fremtiden som en gjennomgang mellom IEEE 802 LAN's, eller i tilfellet med bredbånds LANs, som en bro mellom bredbånds-kanaler. Andre anvendelser for nevnte LACS kunne være som LAN trafikkovervåker, protokollfører og nettstyring. Kommunika-sjons (CS) og systemadministrerings (SM) programvare vil selvfølgelig bli skreddersydd for hver anvendelse.
Figur 1 viser et lokalnett med LAC 101 som tilveiebringer forbindelser med Nivå-6-systemer, for arbeidsstasjon LAN-aksess og for gjennomgang mellom LANs.
I figur 1 tilveiebringer LAC 101 at multiprosessorsentral-systemer kan ha inntil 16 prosessorer i sitt inngangs/utgangs (I/0)-grensesnitt. Nevnte LAC 101 tilveiebringer forbindelser for Nivå 6 (L6 )-systemet 102, og nevnte LAN 100, hvor nevnte LAC 101 danner tilpasning med L6 102 via Megabus 103. I tillegg virker nevnte LAC 101 som en gjennomgang til andre LANs, slik som LAN 104 eller Ethernet 105. Under styring fra en Nivå 6 CPU kan den betjene andre kommunikasjonsbehov, slik som de på vegne av den nye multilinjestyreenheten (NMLC) 107, og prosessorenhet-datamaskinsystemer, slik som DPS 8 106.
I figur 2 er vist et mer detaljert blokkskjema over LAC 101.
En kommersielt tilgjengelig mikroprosessor (MC 68000) 201 er koplet til en mikroprosessorbuss (p/p) 200 og kommuniserer med adaptere gjennom adapterforbindelser 210-213. Et kommersielt tilgjengelig RAM 209 er koplet til DMA-buss 214 og kommuniserer med mikroprosessorbuss (p/p) 200 via busskopler 206. Nevnte RAM er fysisk oppdelt i to seksjoner: et databuffer RAM og program RAM). Hensikten med adskillelsen er å muliggjøre samtidig direkte lageraksess (DMA) av data i databuffer RAM med Nivå-6-lageret eller med LAN-adapterne sammen med programvareutføring i nevnte program RAM. Buss-kopleren 206 er en kommersielt tilgjengelig sende-mottaks-apparattype 74LS245, hvilken isolerer pP-bussen 200 fra DMA-bussen 214 og muliggjør samtidig uavhengig operasjon av MC 68000-bussene 200, 214 på hver side, men likevel tillater mikroprosessoren å utføre aksesser til et hvilket som helst sted i det totale RAM 202, 209.
DMA-styreenheten 208 er en 68440 kommersielt tilgjengelig styreenhet fra Motorola og en to-kanalsanordning, idet én kanal anvendes av mikroprosessoren 201 til å utføre DMA-bevegelsen av data mellom Nivå-6-hovedlager 215 gjennom Megabus-grensesnittet 207 og databuffer RAM 209. Den andre kanalen til å motta I/O-ordreinformasjon fra Megabus 216 og leverer den til en temporær kø i databuffer RAM 209 for ytterligere analyse og ordning ved hjelp av fastvare eller grensesnitt (IF)-programvare.
Tidsstyreranordningen 203 er av typen 9513 og er kommersielt tilgjengelig fra Advanced Micro Devices. Den tilveiebringer den grunnleggende klokketikking for LAC-driftssystemet til bruk for å tilveiebringe tidsdtyringsfunksjoner for LAC-programvare (ikke vist).
DMA-funksjonalitet for adapterne tilveiebringes ved hjelp av maskinvare som er plassert på selve adapterne. Adapteren DMA er alltid inn i eller ut av databuffer RAM-laget.
Databevegelse mellom program RAM 202 og databuffer RAM 209 utføres direkte ved hjelp av MC 68000 mikroprosessor 201. Databevegelse mellom program RAM 202 og hovedlager 215 (slik som ved last/dump-operasjoner) utføres i to trinn: en bevegelse mellom program RAM 202 og databuffer RAM 209 under styring fra mikroprosessor 201, og en bevegelse mellom databuffer RAM 209 og hovedlager 215 utført av DMA-styreenheten 208.
Selv om det ikke er nødvendig for oppfinnelsen, er figur 3 gitt for bedre å forstå de strukturelle forhold i operasjonssystemet (OS), brokommunikasjonskjernens OS og grensesnitt (IF) programvare, og maskinvaren.
Figur 3 gjengir betydningen av funksjonaliteten som er beskrevet gjennom hele denne beskrivelse, der CS- og SM-programvare (henholdsvis 301 og 302) ikke direkte styrer LAC-maskinvaren, men i stedet danner tilpasning med den gjennom IF-programvaren 304 prosessoren og rutiner. Denne IF-programvare isolerer CS-og SM-programvaren fra de spesielle karakteristika for maskinvaren slik at fremtidige gjen-realiseringer av maskinvaren (f.eks. med LSI-deler i større målestokk) ikke trenger å påvirke den programvaren. All LAC-programvare lastes inn i LAC-programmet RAM 202.
I denne beskrivelse er IF programvare beskrevet som bestående av prosesser eller avbruddsrutiner i henhold til hvorvidt det spesielle stykket av programvare påkalles av opptredenen av et avbrudd fra LAC maskinvaren. Fra synspunktet med hensyn til OS 303, er disse IF "avbruddsrutiner" enten knyttet til en IF postkasse-påkalt prosess (som skal beskrives nedenfor) eller er en prosess som består i alt vesentlig av kun et avbruddshjelpemiddel.
IF programvare MEMDA og IODISP prosessene har tilknyttet seg en Megabus-lagadministreringsenhet (MBLME) til hvilken disse prosesser rapporterer forskjellige uvanlige hendelser eller feil. MBLME kan i sin tur rapportere visse av disse hendelser til SM-programvare. Den tjener også generelt som det mellom-liggende mellom SM og de prosessene.
IF programvare 304 MAC prosessene består av en MAC sende-, mottaks- og lagadministreringsprosess • for hver fysisk tilknyttet adapter.
CS programvare 301 tilveiebringer transport, nett og forbindelseslagfunksjoner for LAN-forbindelsen eller -forbindelsene. Hver av disse lag og lagtilfeller har en lagadministreringsenhet knyttet til seg som utfører funksjoner som er analoge med MBLME.
SM programvare tilveiebringer total styrings- og system-statusrapportering for LACS lagadministreringsenhetene og med systemadministreringsprogramvare i CPU.
OS kjerneprogramvare tilveiebringer tjenestefunksjoner slik som tidsstyrere og styringer for tidsklarering av prosesser og føring av postkassemeldinger. Håndteringen av feil-reaksjoner fra kjernen for de forskjellige prosedyreanrop sendes til den ved hjelp av CS- og IF-programvaren.
Nevnte LAC inneholder også noe PROM-tilstedeværende fastvare (ikke vist på denne figur) som muliggjør QLTs, RAM last/Dump og grunnleggende I/O-ordrer.
Interprosesskommunikasjon (som skal nærmere beskrives nedenfor) skjer via postkassemeldinger som anvender OS SENDMSG-prosedyreanrop. De er midlene hvorved en prosess kan sende en melding eller en fordringst jeneste for en annen prosess. De er også de midler ved hjelp av hvilke opptredenen av asynkrone hendelser eller fullførelsen av asynkrone tjenester gjøres synlig for programvaren, slik at program-varebehandling kan fortsette til dets neste trinn. Den anropte prosessen vil innhente meldinger som sendes til dens postkasser. Programvareprosesser kan oppnå ID'en for deres egne postkasser. De kan også oppnå ID'en for en annen prosess' velkjent registrert postkasse.
Broen OS 303 tilveiebringer et antall av prioriteter for postkassemeldinger som påvirker den relative posisjon av meldinger i en postkassekø. De tilgjengelige meldings-prioriteter er HASTER, NORMAL, MÅ LEVERE og HURTIG.
LAN styreblokken (LCB) (som skal beskrives nedenfor) er hovedredskapet for interkommunikasjon mellom Nivå 6 CPU'en og nevnte LACS. OS/SM programvaregrensesnittet 301, 302 med nevnte Megabus understøttes gjennom postkassemeldinger som mottas fra IF programvare I/O tidsklareringsprosess 304 og gjennom postkassemeldinger sendt til IF programvaren. Postkassemeldingene som mottas består i alt vesentlig av pekere til LCB'er i hovedlager 215. Postkassemeldingene til lager DMA prosessen anvendes til å bevirke bevegelse av data mellom hovedlageret 215 og LAC-databuffer RAM 209, eller å lese inn LCB'er, eller å skrive statustypeinformasjon inn i LCB'er i lager 215 og avbryte CPU'en.
CS/SM-programvaregrensesnittet med adaptere understøttes gjennom postkassemeldinger som genereres av IF programvare-media-aksess-styreenhet (MAC) prosesser (dvs. dataindikere og styreindikere) og gjennom postkassemeldinger som sendes til IF programvare MAC prosesser.
Programvaregrensesnittet mellom Nivå 6 og LACS under normal kjøring anvender inngangs/utgangs-last (I0LD) ordrer som er adressert til LACS og returstatusinformasjon levert til hovedlager av LAC ledsaget av avbrytelser til Nivået 6.
Alle datameldings- og administrative og administrerings-operasjoner er basert på bruken av LAN-styreblokker (LCB'er) som er plasssert i hovedlager 215 og som utpekes av informasjon gitt i I0LD ordrer. Den passende programvareprosessen i nevnte LAC vil bevirke LCB til å bli kopiert inn i nevnte RAM som et LCB LAN-styreblokkbilde (LCBI), og vil etter full-føring av den fordrede operasjon bevirke at sluttstatus leveres til nevnte LCB. Ved utførelse av operasjonen vil prosessen gjøre bruk av forskjellige andre prosesser.
Nevnte LAC er grunnleggende dannet av tre busser som vist på figurene 4, 5 og 6 og omfatter grunnleggende en mikroprosessor (pp) buss 400 på figur 4, en direkte lageraksess (DMA) buss 614a, 614b og en adapterbuss 521a, 521b, 522a, 522b på figur 5 og koplingsorganer 1 og 2 på figur 6. Disse busser omfatter inntil 16 databiter, to paritetbiter og 23 adressebiter og innbefatter en styrebuss som inneholder en datamarkeringspuls, adressemarkeringspuls, en les/skrivlinje og funksjonskodelinjer.
Idet der nå vises til figurene 4 og 5, er det vist en mikroprosessor (pp) 401 av Motorola-typen som opererer under styring fra et operasjonssystem (OS) som er lagret i et kommersielt tilgjengelig dynamisk leselager (DRAM) 402. Dette opeasjonssystem OS styrer datastrøm fra DMA buss 614b til adapterdata og adressebuss 421b og nevnte Megabus 416B.
(Dette vil bli omtalt nærmere når adapterbussen omtales nedenfor. )
Det kommersielt tilgjengelige slettbare programmerbare leselageret (EPROM) 404 er 16K x 16 biter bredt og er av en kommersielt tilgjengelig 27128 type. Nevnte EPROM 404 inneholder en hurtig logisk test (OLT) og en stakk lagerpeker til mikroprosessoren 401. EPROM 404 setter også opp DMA brikken 408 av Motorola-typen 68440 til å overføre en blokk av I/0-instruksjoner fra Nivå 6 datamaskinsystemet 214a, 214b, 215 for lagring inn i 64K x 18 dynamisk direkte lager (DRAM) 411 til å bli anvendt av Motorola 68000 (p/p) 401 til å utføre disse Nivå 6 instruksjoner. Nivå 6 CPU 214 laster også operasjonssystemet (OS) inn i dynamisk direkte lager (DRAM) 402, som ville bli anvendt av mikroprosessoren (p/p) 401 til å utføre programmer og instruksjoner.
For at Nivå 6 systemet som er vist på figur 2 med henvis-ningstallene 214a, 214b, 215 og på ark 2 av figur 4, 414a, 414b skal kommunisere med et LAC via Megabus 216, 416a, 416b avgir Nivå 6 CPU 214a/b en instruksjon til nevnte LAC via et 74AS867/26S10 type Megabus grensesnitt 407a, 74AS823/26S10 type grensesnitt 407b. Instruksjonen mottas av et 74AS823-type register som en funksjonskode. Nivå 6 CPU 414a anbringer adresser på adressegrensesnittet 407a, mens Nivå 6 CPU 414b plasserer dataene i datagrensesnittet 407b. Således plasseres data på inngangene av FIFO 430 og instruksjoner plasseres på styreenhetinngangene. Når instruksjonene plasseres i styreenheten 408, sendes et signal til DMA brikken 408a for en anmodning om å oppnå styring av DMA bussen 614b. DMA brikken 408a erkjenner anmodningen og tillater styreenheten 408 å anbringe data på DMÅ-bussen 614a, 614b. DMA-brikken 408a adresserer så lageret 408b på styreenheten 408 og overfører nevnte DMA-data inn i DRAM 411. Når denne prosedyre er gjennomført, vil DMA brikken 408a tillate mikroprosessoren 401 å operere. Mikroprosessoren 401 vil så be om DMA-bussen og hvis dette innvilges, vil den overføre data fra lageret 408b for ytterligere behandling og analyse.
For å overføre data fra Honeywell Nivå 6 (Level 6) systemet 102 til LAN 100 via LACS 101, laster pp 68000 først en Nivå 6 startadresse inn i Megabus adressegrensesnittet 407a. Innenfor Megabus adressegrensesnittet 407a er der en verdi-områdeteller som teller antallet av ord som skal lastes inn i lageret 408b. pp 401 laster så en DMA adresse inn i DMA brikken 408a. Den DMA adresse som således er lastet, adresserer lageret 408b. Den laster også en verdiområde-telling for antallet av ord som skal lastes inn i lageret 408b. Under styring fra pp 401, blir data så overført via Megabus datagrensesnitt 407b inn i først-inn-først-ut (FIFO) lageret og så på DMA bussen 614b. DMA brikken 408a overfører dataene på DMA-bussen 614b inn i DMA-bufferlageret 408b. I mellomtiden blir pp 401 isolert fra denne DMA ved hjelp av et 74LS245 sende/mottaksapparat 406b. Således kan pp 401 samtidig utføre en viss annen oppgave som anvender informasjon som fås fra DRAM 402. Når DMA overføringen utføres fra Nivået 6 til DMA-lageret, avbryter DMA brikken 408a nevnte pp 401. pp 401 avgir så en kommando på DMA-bussen 614a, 614b og på adapterbussen 421a, 421b via 74LS245-type sende/- mottaksapparater 420a, 420b. Adapteren som mottar kommandoen leser så DMA-lageret 408b og overfører data fra DMA-lageret 408b inn i en av adapterne 422a, 422b og på nevnte LAN 100. Mens denne prosedyre finner sted, blir pp 401 isolert både fra DMA-bussen 614a, 614b og adapterbussen 421a, 421b via henholdsvis sende/mottaksapparatene 406b, 420a, 420b. pp 401 fortsetter så med å operere under sitt operasjonssystem OS og setter opp den neste overføringsblokken for DMA-brikken 408a til å finne sted. Sende/mottaksapparat 406b tillater mikro-prosessorbussen å kjøre sitt program, DMA-bussen, og å utføre overføringer fra enten Nivå 6 lager 215, Megabus'en 216, til DMA-lageret 408b. Således tillater denne isolasjon av busser samtlige tre busser å kjøre samtidig uten forstyrrelse. Det gjør nevnte LAN meget allsidig og tilveiebringer større gjennommatning gjennom nevnte LAC.
Idet det nå vises til figurene 5 og 6, er der vist et blokkskjema over adaptergrensesnittet som består av adapter-datterplate-forbindelser 210-213 (se også figur 2) og adapters datterplater 216-219. Den totale LAN-plate som omfatter adaptergrensesnittsystemet kan ha inntil fire datterplater 522a, 522b. Hver datterplate har A oddetalls og partalls forbindelsesorganer. Eksempelvis har datterplate #1 (adaptergrensesnitt #1) adapterforbindelser W01 og W02, datterplate #2 (adaptergrensesnitt #2) har forbindelser W03 og W04, etc. Oddetallsforbindelser håndterer styrelinjer, mens partallsforbindelser håndterer datalinjer 0-15 og adresselinjer 00-23. Adapteres datterplater kan være av hvilken som helst type fra Ethernet, tegnring, tegnbuss, plater, bånd, lagre, etc.
Adapterbussen 421a, 421b, 521b er isolert fra DMA-bussen 414b, 514b ved hjelp av kommersielt tilgjengelige sende/mot-taksapparater av 74LS245-typen, nemlig 420a, 420b, 520b, 520bc. I tilfellet hvor DMA-bussen ønsker å sende til adapterbussen, ville sende/mottaksapparatet tillate datastrøm i den retningen, mens sende/mottaksapparatet ville peke den andre retningen når adapterbussen ønsker å sende informasjon til DMA-bussen. Hver adapter-datterplate 216-219 på koplings-organet (210-213) ville ønske å sende eller å motta data fra nevnte LAN. Den adapteranmodningen til DMA-bussen og en 68452-type arbitratorbrikke 509 bestemmer hvilken av flere anmodninger som har den høyeste prioritet, og så gir bussen til den adapter som har den høyeste prioriteten. Den ville også sende et signal til en 7474 vippetypebrikke via port 531 av typen 74S20. Vippen 530 vil i satt tilstand, angi at en datterplate (adapter)-syklus er 1 gang. Signalet anvendes så på sende/mottaksapparatene 520b, 520bc via porter 532, 533 hvor de portstyres med et les/skriv-signal. Les/skriv-signalet som tilføres portene 532, 533 bestemmer i hvilken retning data vil bli overført via sende/mottaksapparatene 521b, 521bc, dvs. hvorvidt DMA-bussdataene vil bli plassert på adapterbussen eller hvorvidt adapterbussdataene vil bli plassert på DMA-bussen. Når denne dataoverføring er fullstendig, kan den nest høyeste prioritetsadapter starte sin syklus.
Dataoverføringer kan finne sted til eller fra adapterne ved å anvende klargjøringssignaler fra sende/mottaksapparatet 406b. Under denne teknikk av dataoverføring programmerer pp 401 sende/mottaksapparatene 406b med adapterklargjøringssignaler. Følgelig kan pp 401 lese eller sende data til adapterne under sin styring via sende/mottaksapparatet 406b. Følgelig vil denne type av isolasjon via sende/mottaksapparater 520b, 520bc, og valg via sende/mottaksapparat 406b tillate nevnte LAN å bli programmert av nevnte pp 401 til å anvende en hvilken som helst type av datterplater (adaptere) på nevnte
LAN.
Idet der vises til figur 6, er der vist det fysiske grensesnitt mellom nevnte LAC og de tilknyttede adaptere. Adaptergrensesnittet utgjøres av koplingsorganer W01-W08. Figur 6 viser to typiske koplingsorganer. Alle partallskoplings-organer W02, W04, W06, W08 inneholder databiter 0-15 og adressebiter 1-23. Samtlige oddetallskoplingsorganer W01, W03, W05, W07 håndterer styresignåler. På oddetallskoplings-organene er koplingsorganterminal 10 et buss-slettesignal, koplingsorganterminal 11 er et hovedslettesignal, mens koplingsorganterminal 12 er en indikasjon på en bussfeil. Koplingsorganterminal 13 håndterer paritetsfeilsignaler, mens les/skriv-signaler tilføres koplingsorganterminal 18. Dataerkjennelsessignaler tilføres terminal 20. Et øvre datamarkeringspulssignal tilføres terminal 22, mens et nedre datamarkeringspulssignal tilføres terminal 24. Et data-adressemarkeringspulssignal tilføres terminal 26. Terminal 29 håndterer signaler for en systemklokke, mens terminal 31 håndterer signaler for 2 x 2-systemklokken. Terminal 35 håndterer signaler for 1/8 av systemets klokketakt. Effekt-innkoplet-signaler håndteres via terminal 34. Avbrudds-anmodningssignaler fra adapteren tilføres terminal 47, og avbruddserkjennelsessignaler til adapteren tilføres terminal 48. Klargjøringsmarkeringspulssignaler^ til adapteren tilføres terminal 49. Bussanmodningssignaler fra adapteren tilføres på terminal 51, og bussbevilgningserkjennelsessignaler til datterplaten tilføres på terminalen 52, mens bussbevilgnings-erkjennelse fra adapteren til nevnte LAN tilføres terminal 53. Terminalene er koplet til å identifisere forskjellige datalinjer og adresselinjer.
For å tilveiebringe styring av nevnte LACS ved hjelp av Nivå
6 CPU 214a, 214b, blir et sett av inngangs/utgangs (1/0)-ordrer anvendt med bestemte funksjonskoder (FC).
Utgangsordrer
1. 10 (FC=01) Utgangs-LACS-styring
2. I0LD (FC=09/0D) Utgangs-LCB-peker
Inngangsordrer
1. 10 (FC=26) Inngangsanordning ID
Utgangs- LACS- styring 1/ 0 ( FC=Q1) - Denne ordre overfører et 16-bit styreord til nevnte LACS. Samtlige adaptere og grensesnitt påvirkes av denne ordre. Kanal tallet som anvendes i ordren er uvesentlig. Bitene defineres som følger:
Bit 0: 3rå igangsett (hvis en En)
Biter 1: Stopp I/O (hvis en En og bit 0 er en null) 3iter 2-15: >!BZ
Brå-igangsettfunksjonen initieres av en effektinnkoplings-sekvens eller ved hjelp av at utgangs-LACS-styreordren (som er den første bit i ordren) er en En, FC=01. Denne initiali-seringsfunksjon bevirker de følgende handlinger: (a) Nevnte LAC og adapter RAM-lagre 202, 216a-219a slettes. (b) Alle maskinvareregistre i nevnte LAC og adaptere slettes. (c) Nevnte LAC kjører sin kvalitetslogiske test (QLT) og
sikrer den passende konfigurasjonsinformasjon.
(d) Nevnte LAC går inn i en stopptilstand i hvilken dens funksjonalitet består av de funksjoner som understøttes av PROM 204.
Hvis bit 1 i I/O-ordren er en En og bit 0 er en Null, vil så en topp I/O utføres som bevirker de følgende handlinger:
(a) Maskinvareregistre i nevnte LAC og adaptere slettes.
(b) Nevnte LAC begynner eller fortsetter operasjon under fastvarestyring hvor funksjonaliteten består av de funksjoner som understøttes fra PROM-tilstedeværende fastvare 204.
Utgangs- LCB- peker IOLD ( FC=09/ 0D) - IOLD-instruksjonen utgjøres grunnleggende av to funksjonskoder. Funksjonskoden 09 når denne er tilstede vedrører lastingen av en adresse, mens funksjonskoden OD når denne er tilstede vedrører lastverdiområdet. Denne ordre involverer to separate buss-overføringer til nevnte LAC. Den første overføring er en 32-biter bitgruppeadresse og den er et 16-bit verdiområde av hvilket de høyere ordens 8 biter fortolkes til å definere en LAC-maskinvare/programvarefunksjon og de nedre ordens 8 biter definerer nevnte LCB-dimensjon i bitgrupper. Sammen definerer adressen og LCB-størrelsen stedet og størrelsen for en LCB i Nivå 6 hovedlager 215. Når Nivå 6 CPU 214a eller 214b avgir en IOLD, plasserer Megabus 216 09-funksjonskoden på Megabus adressebiter 18-23. Nevnte LAN aksepterer denne funksjonskode og lagrer den på grunnplaten i figurene 2, 5. Den neste funksjonskoden som nevnte LAN vil reagere på, er OD-funksjonskoden som fullfører IOLD-instruksjonen.
Et hovedproblem som oppstår med hensyn til avgivelse av IOLD-ordrer er i et multibehandlingssystem. Uten en sperre ville IOLD-ordrer kunne avgis fra to CPU'er og disse IOLD-ordrer kunne innskytes på grunn av at nevnte LAC ikke ville vite hvorledes funksjonskodene 09 pluss OD som sendes fra hver av de to CPU'er skulle pares. Sperren bevirker en NAK til den andre CPU som hindrer tvetydige sykluser og sikrer at samtlige IOLD er fra samme CPU.
Idet det nå vises til figur 7, er der vist en kommersielt tilgjengelig 74S112 vippe 701 som lagrer en første funksjonskode 09 fra en første IOLD-ordre. Et utgangssignal fra vippen 701 tilføres en kommersielt tilgjengelig 16L8-type programmerbar logikk (PAL) 703. Dessuten blir Megabus adressebiter 18-23 tilført nevnte.PAL. Nevnte PAL 703 dekoder funksjonskodene og bestemmer hvorvidt funksjonskoden som ble avgitt fra Nivå 6 skulle erkjennes (ACK) eller ikke erkjennes (NAK). Når denne beslutning tas, lagres den så i en 74AS823-type holdekrets 704. Denne holdekrets virker som en semafor som kan køsette informasjon fra bussen, slik at bussen kan frigjøres og informasjonen anvendes på det passende tidspunkt. Låsningen av kretssemaforen 704 bestemmes når LAN detekterer at instruksjon var for LAN-platen. Vippen 701 er for å tilbakestille funksjonskoden OD for å avslutte syklusen. Vippen 701 kan anses som en slags klammer som settes med funksjonskode 09 og tilbakestilles med funksjonskode OD. PAL 703 dekoder funksjonsbitene og bestemmer hvilke funksjonskoder som skal erkjennes (ACK) eller ikke-erkjennes (NAK) til Megabus'en. Således hindrer denne logikk at en første CPU avgir en IOLD og en andre CPU avgir en IOLD med hver CPU som mottar den gale erkjennelsen. For å NAK en hvilken som helst inngangsinstruksjon etter at en IOLD er blitt gitt styring av LAN-platen, blir en vippe 702 anvendt. Den anvendes som en semafor som vil settes på den første IOLD-funksjonskoden 09 og kan tilbakestilles kun når der er et hovedslettesignal som tilføres den. Således hindrer semaforen 702 Nivå 6 inngangsinstruksjonene å bli avgitt så snart LAN-platen har gitt styring til IOLD-instruksjonene.
Umiddelbart etter fullførelse av en utgangs-LACS-styreordre (FC=01), kan en inngangsanordning ID-ordre (FC=26) avgis til å bevirke LAC PROM 204 til å levere et 16-bit anordnings-ID-ord til nevnte Megabus. Denne ID identifiserer både nevnte LAC og adapteren som er knyttet til den adresserte adapter-kanalen. Nevnte LAC tilegnes et sett av 64 kanaltall. For inngangsanordning ID ordren (FC=26), blir de 6 siste signifi-kante biter i kanaladressen behandlet av nevnte LAC som bestående av to felt som følger: De høyeste 2 biter angir adapterens datterplateposisjon og de laveste 4 biter angir en delkanal som er knyttet til adapteren 216-219. Kanaltall-kodingen for inngangsanordningens ID-ordre gjennomføres ved å anvende et format som har 10 biter 0-9. LAC-plateadressen identifiseres av en kode som er plassert i de første 4 biter, adapterposisjonen identifiseres av en kode som har 2 biter i bitposisjonene 4-5, og til sist identifiseres delkanalen på adapteren ved hjelp av 4 biter i bitposisjonene 6-9.
Et av hovedproblemene ved konstruksjonen av nevnte LAC var å ha tilstedeværenede kommunikasjonslag-programvare i nevnte LAC som ville forbli uendret uansett hvilken type av LAN-forbindelser som ble gjort på systemet. Følgelig var det nødvendig å isolere den tilstedeværende programvare fra Nivå 6 Megabus-siden og fra LAN-grensesnittene. Maskinvaren som ble valgt til å gjøre dette og fortsatt opprettholde kommuni-kasjoner mellom nevnte LAN og Nivået 6 og også kommunika-sjoner innenfor selve LAC-styreenheten, var LAC-styreblokker, typisk vist på figurene 8 og 9 og figurene 10-13.
Idet det nå vises til figur 8, er det vist en LAC-styreblokk for lasting/dumping av LAC-programvare fra hovedlager, for dumping av forskjellige deler av LAC RAM 202 inn i hovedlageret 215, og for å hente en viss konfigurasjonsinformasjon fra nevnte LAC. Operasjonen påbegynnes via en utgangs-LCB-peker IOLD som tidligere beskrevet. Formatet av LAC-styreblokken på figur 8 har ord som er 16 biter brede, med det første ordet 801 oppdelt slik at de første 6 biter er reservert for fremtidig maskinvarebruk (REU), de neste 4 biter i ord 801 angir de laveste 4 ordens biter i kanaltallet for CPU 214a, 214b som har avgitt selve last/dump-ordren. De øvrige høyordensbiter av CPU-kanaltallet er alltid 0'er, og derfor tilveiebringes kun de nederste 4 biter. De neste 6 biter i ord 801 angir et av 64 mulige avbruddsnivåer som nevnte CPU skal anvende når avbruddet mottas av denne.
Ord 802 angir en av i øyeblikket kun tre mulige funksjoner som kan utføres. Det angir hvorvidt operasjonen skal være en lagrende eller overføring av innholdet i LAC RAM 202 til hovedlageret 215 i nevnte CPU, eller det skal være på den andre måten hvor LAC og RAM lastes fra DPS6-lageret. En tredje operasjon er lagringen av konfigurasjonsinformasjon i nn DPS6-lageret som oppnås fra LAC RAM.
Adresseord 803 og 804 lagrer høy- og lav-ordens adressedeler i Nivå 6 lageradressen inn i hvilken og fra hvilken data skal overføres.
Omfanget av overføringsord 805 er omfanget av overføringen som definerer i form av antall bitgrupper av informasjonen som overføres mellom nevnte LAC og hovedlageret.
LAC RAM adresseord 806 og 807 angir høy- og lav-ordensdelen av adressen i nevnte LAC RAM 202 inn i hvilket eller fra hvilket data skal beveges. I tilfellet av informasjon av les-konfigurasjonstypen, skyldes den spesielle adressen det faktum at konfigurasjonsinformasjonen angis. RSU-ord 808 er reservert for eventuell programvarebruk som blir nødvendig.
Statusord 809 representerer statusen vedrørende informasjon som er blitt levert til nevnte CPU ved fullførelse av overføringsoperasjonen. Operasjonen vil bli avsluttet hvis det er problem og statusen vil bli angitt i statusordet 809. Hvis det imidlertid ikke er noe problem i overføringen, vil statusordet inneholde bare 0'er. Hvis der er problem, må de 8 høy-ordens biter i statusordet 809 fortsatt samtlige være 0'er. Den neste bit, som er ugyldig-funksjonbiten, anvendes til å angi at anmodningen på en eller annen måte er ugyldig og at kanskje last/dump-funksjonskoden som ble anvendt ikke er en definert kode. Eksempelvis er den neste bit lager-uttømt MEMEXH og angir at mer enn en last/dump-funksjon ble avgitt - en like etter en annen og at styreenheten derfor ikke kunne håndtere samtlige, ettersom den kan håndtere en slik funksjon av gangen. Den neste bit RÅMNE i ord 809 er RAM ikke-eksisterende bit'en som angir at adressen som er definert i ordene 806, 807 peker mot en seksjon av ikke-eksisterende lager i LAC RAM-lageret. Følgelig indikerer denne bit at overføringen ikke var fullført på grunn av denne vanskelighet. Den neste bit RAMP angir at under prosessen med utlesning av LAC RAM 202 til å overføre den informasjonen til CPU-lageret 215, var der en paritetsfeil. MY-biten i statusordet 809 står for lager Gul og angir at under en overføring av informasjon fra Nivået 6 til nevnte LAC RAM, opptrådte der en feil i datautlesningen, men feilen var korrigerbar og derfor er databit levert til nevnte LAC. Dette angir en advarsel om at det er et eller annet svakt i Nivå-6-lageret. Den neste bit NEM er et akronym for ikke-eksisterende Nivå-6-lager og angir at ved å anvende adressen som er dannet av ordene 803, 804, at et stykke av ikke-eksisterende Nivå-6-lager 215 ble adressert. L6B-biten angir at en Nivå-6-buss paritetsfeil opptrådte under overføring av informasjon fra Nivå-6-lager til LAC, og at feilen opptrådte ett eller annet sted langs Nivå-6 Megabus 216, og at de data som er anbragt i LAC RAM 202 har en feil i seg. Den siste bit MR i ord 809 er et akronym for lager Rød og angir i over-føringen av Nivå-6-lageret til LAC-lageret at informasjonen som utleses av Nivå-6-lageret var feilaktig og ikke kunne korrigeres med en korrigeringsmaskinvare, og at informasjonen som leveres til nevnte LAC RAM er feilaktig. MBZ-ordet 810 er et ord som bare må ha 0'er i seg og er for fremtidig bruk. Til sist har fullføringsordet 811 en status-fullførbit SC som settes av LAC-styreenheten ved fullførelse av operasjonen og anvendes til å angi til Nivå-6-programvaren at hvilken som helst status som er i ord 809 representerer den fullstendige operasjonsstatusen.
Idet der nå vises til figur 9, er der vist et annet LAN-styreblokkformat for start I/O-ordren som er blitt tidligere beskrevet. Ord 901 er et 16-bit ord i hvilket de 6 høyere ordens biter på ny reserveres for maksinvarebruk (RSU), og normalt bare er 0'er. De neste 4 biter identifiserer CPTJ-kanalen og betegner de nederste 4 biter i kanaltallet hos en CPU som avgir orden og også er kanaltallet som avbrytes når start I/O er fullstendig. Nivåtallet i ord 901 er de nederste 6 biter og angir et av 64 avbruddsnivåer i nevnte CPU som aktiveres når operasjonen er fullstendig.
RSU-ordet 902 er et reserveområde for programvarebruk for et hvilket som helst formål som blir nødvendig. Ordene 903, 904 representerer mikroprosessor-startadressen på hvilken mikroprosessoren 201 skal starte utførelse av et bestemt program. Før mikroprosessoren startes, vil mikroprosessorens lager 202 generelt være blitt belastet med en lastoperasjon som er tidligere beskrevet i forbindelse med figur 8, og følgelig er hensikten med den foreliggende ordre å fortelle mikroprosessoren hvor den skal starte utførelse av koden som er blitt lastet. RSU-ordet 905 er et annet ord som er reservert for programvare-fremtidig bruk. MBZ-ordene 906, 907 er to ord må inneholde bare 0'er. MBZ-ordet 909 har en status-komplett bit (SC) som lastes av mikroprosessoren 201 når den har avsluttet startoperasjonen og angir til den sentrale prosessoren når den avbrytes at start I/O-ordren er blitt fullført på riktig måte. Den resterende del av MBZ-ordet 909 er bare 0'er.
Idet det nå vises til figur 10, er der vist en typisk postkassemelding som anvendes for å be en DMA-operasjon om å bevege en blokk av data, slik som de tidligere beskrevne LAN-styreblokker, mellom lågere som er plassert i nevnte LAC og lageret som befinner seg i Nivået 6, dvs. fra RAM 202 til RAM 215. Meldingstoppteksten 1001 inneholder vanligvis en typekode som definerer nøyaktig hva slags overføring som anmodes, dvs. en blokkoverføring slik som LAN-styreblokk, etc. Generelt består meldingstoppteksten av flere informa-sjonsord, selv om figur 10 viser den som om den består kun av et ord. RHU-ordet 1002 er reservert for maskinvarebruk og er ekstra reserverom for fremtidig bruk. Ved fullførelsen av en operasjon, slik som en blokkoverføring, kan den CPU som ber om slik overføring behøve å bli avbrudt og informert om hva som skjedde. Ordet 1003 angir parametrene som skal anvendes når et slikt avbrudd behøves. Imidlertid kan et avbrudd kun sendes hvis nivået som omfattes av de nederste 6 biter i ordet 1003 ikke samtilige er 0'er. LAC-kanaltallet består av de 6 høy-ordensbiter i ord 1003 og anvendes på avbruddet for den bestemte kanalen som opprinnelig ble adressert av ordren som nevnte CPU hadde gitt til nevnte LAC. CPU-kanaltallet i ord 1003 er i alt vesentlig det samme som det på figurene 8 og 9 og er et 4-bit ord som definerer kanaltallet for den CPU som skal avbrytes. Til sist er nivåordet et 6-bit ord som definerer avbruddsnivået. Returpostkasse-ID-ordene 105 og 106 identifiserer postkassen 202a innenfor en LAC som har faktisk bedt om at operasjonen utføres og derfor representerer prosessen som skal angis når selve operasjonen er fullført. Statusord 1007 returneres av lager DMA-prosessen når operasjonen avsluttes. Definisjonen av nevnte biter er lik statusordet 809 i figur 8. Nivå-6-lager-adresseordet 1008 og 1009 definerer høy- og lav-ordensdelene i Nivå-6-lageradressen inn i hvilken og fra hvilken overføringen skal skje. Verdiområdeordet 1010 definerer hvor mange ord/bitgrupper som skal overføres i operasjonen. LAC RAM-adresseordene 1011 og 1012 definerer adressen innenfor nevnte RAM i nevnte LAC hvor informasjonen skal oppnås fra eller leveres til. RSU-ordet 1013 er reservert for maskinvare-fremtidig bruk.
Idet det nå vises til figur 11, er der vist en postkassemelding som er sendt til en adaptergrensesnittprogramvare-prosess som en typisk datasendeanmodning for å sende en melding på nevnte LAN. Dette ivaretar forskjellige typer av LAN som har IEEE Standards Committe grensesnitt. Meldingstoppteksten 1101 inneholder flere informasjonsbiter, slik som en type kode som definerer naturen av meldingen som skal sendes, en bufferadresse-beskriver som definerer hvor dataene som skal sendes utover lokalnettet er plassert i RAM 202, 214. Rammestyreordet 1102 som består av de 8 lav-ordens biter anvendes til å angi rammetypen i tegnbuss eller tegnringtype-rammene. RSU-ordet 1103 er i et område som er reservert for programvarebruk. Retur-postkasse-ID-ord 1104, 1105 identifiserer postkassen i prosessen som bes om at sendingen/over-føringen foretas, slik at en melding anbringes i postkassen slik at prosessen kan identifiseres når operasjonen er fullført.
Statusord 1106 definerer i grunnleggende trekk av hva som helst som programvaren bestemmer at den ønsker å returnere. Type/data-lengdeord 1107 anvendes i CSMA/CD- og Ethernet-rammer. I tilfellet hvor et LAN av Ethernet-type koples til nevnte LAC, angir dette rammens lengde, mens dersom et LAN av CSMA/CD-type koples til nevnte LAC, angir dette at IEEE 802.3-rammetypen anvendes. Bestemmelsesadresseordet 1108 definerer stas j onsadr"essen til hvilken en melding skal sendes. Til sist er RSU-ordet 1109 et område som er reservert for programvarebruk.
Idet det nå refereres til figurene 12 og 13, er der vist stedet og utformingen av RAM-lagerområdet som er tilegnet som I/O-ordre temporær køen. Figur 12 viser forskjellige køer, nummerert 1301-1304 plassert på bitgruppeadresser 800400-800700. Figur 13 viser en typisk innføring i en hvilken som helst av køene. Ord 1201 viser kanaltallet som temporært lagres, mens adresseordene 1202, 1203 viser høy- og lav-ordens adressene i informasjonen som skal overføres i hovedlageret. Verdiområdeordet 1204 angir antallet av bitgrupper i informasjonen som skal overføres.
Figurene 14 til og med 18 er et sett av flytskjemaer som viser i nærmere detalj høy-nivå-funksjonsansvarene for de forskjellige grensesnitt (IF)-programvareprosessene og avbruddsrutinene.
Idet det nå vises til figur 14, er der vist flytskjema for operasjonene som utføres av I/O-tidsklareringsprosessen i LAC-styreenheten.- Avbruddsventetiden 1401 representerer størrelsen av mikroprosessortid før et I/O-ordreavbrudd kan betjenes av denne rutine. Når en I/O-ordre mottas av LAC-styreenheten, er der en bestemt tid for mikroprosessoren 201 til å reagere på den og å kople operasjoner slik at den kan håndtere avbruddet. ALLOKER MBX BLK 1402 er et anrop til kjerneprogramvaren i LAC-styreenheten om å allokere en meldingsblokk, slik at I/O-tidsklareringsprosessen kan melde fra om en viss annen prosess innenfor LAC-styreenheten om IOLD-ordren som nettopp er blitt mottatt. De faktiske operasjoner som utføres av tidsklareringsprosessen defineres av indeks inn i tidsklareringstabellene 1403. Tidsklareringstabellene katalogiseres ved hjelp av kanaltallet til hvilket I/O-ordren adresseres, samt funksjonskoden som er en del av I/O-ordren og er blitt omtalt nedenfor. Følgelig vil tidsklareringsprosessen katalogiseres under anvendelse av tidsklareringstabellene for å finne ut hvilken prosess som skal underrettes. Hvis det ikke er noen prosess som skal underrettes, blir instruksjonen tidsklarert til en Megabus lagadministrasjon ved å sammenstille en tidsklareringsmelding 1405 og å sende denne meldingen i det neste trinn SENDMSG 1407. I/O-ordren sendes så til en lagadministreringsprosess som har ansvaret for å bestemme hva som skal gjøres med den. Antar man at en gyldig postkasse ID finnes 1404, sammenstiller prosessen så en samletidsklareringsmelding 1406 som inneholder IOLD-informasjonen og meldingen sendes via SENDMSG 1408 til den spesielle prosessen som er identifisert for at den kan håndtere den. I det normale tilfellet av en DMA-melding, vil den normalt bli sendt til enten transport/sendeprosessen eller transport/mottaksprosessen avhengig av hvorvidt den er en I/0-ordre for en inngangs- eller en utgangsoperasjon. Hvis det er noen flere ordrer som er blitt mottatt mens denne prosess har løpt, når der er innføringer i køen 1409, vil tidsklareringsprosessen gå i sløyfe tilbake til ALLOKER MBX BLK 1402 og gjenta prosessen for den neste ordren. Hvis der ikke er flere innføringer i køen 1409, vil tidsklareringsprosessen få sin utgang ved 1410.
Idet det nå vises til figurene 15 og 16, er der vist flytskjemaet for DMA-prosessen som kjøres på LAC-styreenheten. Der finnes faktisk to deler til denne prosess. En del er vist på figur 15 som er den delen av lager-DMA-prosessen som kjører på et avbrudd ved fullførelse av en DMA-operasjon. Den andre delen av prosessen som er vist på figur 16 avhenger av hvorvidt postkassen 202a har mottatt noen anmodning eller ikke.
Idet det først vises til figur 16, begynner operasjonen når en anmodning om en lager-DMA-operasjon mottas fra en av prosessene i LAC-styreenheten. For at denne prosess skal begynne å kjøre, er det nødvendig først å veksle KONTEKST SW 1601. Et kjerneprogramvareanrop BRECV 1602 foretas så for å bestemme hvorvidt der er noen anmodning i dets innkommende postkasse. Hvis der ikke er noen anmodning om at prosessen skal utføre en viss operasjon, vil prosessen stoppe opp og vil ikke gå noe videre enn BRECV-instruksjonen 1602. Hvis det er en anmodning om en viss operasjon, foretas en semafor-kontroll SEMAWAIT 1603 ved hjelp av et anrop til O.S.-kjernen som opprettholder samtlige semaforer, for at avbruddsprosessen skal forsikre seg om at avbruddsprosessen ikke allerede utfører en annen operasjon med hensyn til DMA-styreenheten, dvs. det er allerede en DMA-operasjon under veis. Hvis det ikke er noen eksisterende DMA-operasjon under veis, vil prosessen så fortsette til trinn 1604 hvor den laster Megabus-registrene og DMA-styreenheten med den nødvendige informasjon til å utføre en DMA-overføring. Etter å ha fullført denne lastingsoperasjon, setter prosessen så en semafor-bit SEMAWAIT 1605 (ved hjelp av et anrop til O.S.-kjernen) av den semafor som tidligere ble kontrollert i trinn 1603 slik at ingen ytterligere DMA-operasjoner vil bli utført, mens semaforbit'en settes. I trinn 1606 blir flagg kontrollert for å se om noen avbrudd som behøves for full-førte operasjoner fortsatt venter på godkjennelse av nevnte CPU (dvs. "venter"). Hvis de ikke venter, blir en retur-postkassemelding sendt til prosessen som anmodet om operasjon. I SENDMSG RETUR MBX trinn 1607 blir returmelding eller
-meldinger sendt for DMA-operasjonen eller -operasjonene som er blitt fullført. (Det er ikke en retur for den spesielle DMA-operasjonen som nettopp er startet.) Programvaren går så i sløyfe tilbake til BRECV 1602 og stopper hvis der ikke er noen anmodning om at den skal utføre en eller annen operasjon. Hvis det er en annen anmodning som venter, vil den stoppe på SEMAWAIT 1603, som er semaforen som ble akkurat satt i trinn 1605 når operasjonen startet. Når den spesielle DMA-operasjonen er fullført, vil prosessforløpet så hoppe over til figur 15. Nok en gang er det en avbruddventetid 1501 før avbruddet gjenkjennes og begynner å løpe. Såsnart prosessen overtar, foretas en test 1502 for å bestemme hvorvidt prosessen kan håndtere dataoverføringer av spred-nings/samlingstypen mellom Nivået 6 og LAC-styreenheten. Hvis dette er en operasjon av typen spredning/samling, går operasjonen så videre gjennom trinn 1503, 1507 og 1511 hvor DMA-styreenheten har satt opp slik at prosessen kan fortsette
med sprednings/samlingsoperasjonen for de ytterligere overføringer som er nødvendig. Hvis det kun er en overføring som skal foretas, fordi det ikke er noen dataoverføringer av sprednings/samlingstypen, går prosessen så videre til feilkontroll 1504 for å bestemme hvorvidt det har vært noen feil, slik som paritetsfeil eller ikke-eksisterende lager. Hvis det har vært noen feil, vil en statusmelding 1505 bli sammenstilt hva angår typen av feil som har opptrådt. Et flagg settes 1508 til å angi at denne melding kan returneres til anmodningsprosessen (dette flagg er det samme flagget som det er referert til i trinn 1606). Semaforen som det ble referert til i trinnet 1603 frigis nå i trinn 1509 slik at den andre delen av prosessen kan kjøre og håndtere den neste operasjonen og gå ut på trinn 1512. Hvis det ikke er noen feil i trinn 1504, foretas en kontroll i trinn 1506 for å bestemme hvorvidt Nivået 6 bør avbrytes ved fullførelse av operasjonen. (Dette bestemmes ved å ha en nivåkode i DMA-anmodningen, som tidligere nevnt, som angir at der er en anmodning om et avbrudd.) Hvis det ikke er noen feil, vil avbruddet til Nivået 6 bli utført (eller forsøkt) på trinn 1510 for å indikere til Nivået 6 systemet at en DMA-operasjon er blitt avsluttet uten feil. Hvis det har vært en feil i operasjonen, forsøkes avbruddet ikke. I stedet sendes en statusmelding 1505 tilbake til den anmodende prosessen for å angi til denne at det har vært en feil i operasjonen.
Idet det nå vises til figur 17, er det vist et flytskjema for adapteravbruddsrutinen for å avbryte LAC-styreenheten. Den aktiveres av LAC-styreenheten når en av adapterne 216-219 har sendt et avbrudd til LAC-styreenheten som angir at den har fullført en eller annen operasjon eller at noe uvanlig har skjedd og ønsker å underrette en eller annen programvareprosess vedrørende dette. Følgelig er der i sløyfen bestående av trinnene 1701 1702, 1703, 1705 og 1704 en sløyfe hvor avbruddsprogramvaren bestemmer hvilken av adapterne som foretar avbruddet. Ettersom avbruddene fra samtlige fire mulige adaptere er sammenbundet på en enkelt ledning, må programvaren utspørre hver adapter med hensyn til hvorvidt det er adapteren som ber om et avbrudd eller ikke. Følgelig viser sløyfen en testing for hver adapter i tur og forsøker å bestemme hvilken adapter som anmodet om avbruddet. Når den bestemmer den spesielle adapter eller adaptere som har foretatt avbruddet, blir avbruddsrutinen avgrenet til trinnene 1706, 1707, 1708 og komponerer en melding eller meldinger som avhenger av grunnen til avbruddet eller avbruddene. I SENDMSG MAC N TX 1707 blir en melding sendt fra en adapter som nettopp har avsluttet en transmisjonsanmodning som den var blitt anmodet om å foreta. SENDMSG MAC N EX 1708 representerer det faktum at en adapter har mottatt en innkommende melding fra nevnte LAN og derfor ønsker adapteren å sende en postkassemelding for å håndtere den spesielle situasjonen. SENDMSG MAC N LM 1706 representerer en hendelsesopptreden og sendingen av en postkassemelding til en MAC-lagadministrasjonsprosess for å håndtere hendelsen. Til sist, etter fullføring av sending av en melding, eksisterer avbruddsrutinen på trinn 1709.
Idet det nå vises til figur 18, er der vist noen adapter-bestemte MAC-prosesser og representerer forløpet av tre forskjellige MAC-prosesser for en spesiell adapter. Prosessen initieres på ny via en kontekstbryter 1801 som mottar samtlige postkassemeldinger eller omveksler kontekst til å motta den. En av prosessene BRECV MAC LM 1802, BRECV MAC RX 1803 eller BRECV MAC TX 1804 vil bli aktivert når den mottar en postkassemelding i sin postkasse fra adapteravbrudds-prosessen vist på figur 17. Kun en av disse prosesser vil bli aktivert ved mottakelse av en melding. MAC-lagadministra-sjonen 1802, 1805, når aktivert, vil ta en eller annen handling avhengig av omstendighetene, slik som å underrette stasjonsadministrasjonsprosessen ved å sende den en melding eller den kan ganske enkelt tilbakestille selve adapteren. Når en melding mottas BRECV MAC RX 1803, erstatter prosessen bufrene 1806 som MAC-adapteren har oppbrukt ved håndtering av meldingen. MAC-adapteren har et forutbestemt antall av buffere som er tilgjengelig for plassering av data deri, og de som er blitt anvendt for innkommende melding må erstattes for at adapteren kan gjøres klar for ytterligere meldinger. Så snart dette er gjennomført, bestemmer prosessen hvorvidt det er noen feil i meldingen eller i adapteren 1808, eller ikke. Hvis det er feil, blir meldingen forkastet 1811. Hvis det ikke er noen feil, tar prosessen så ut MAC-toppteksten 1814 ved forberedelse for sending av denne melding til den logiske forbindelsens styrelag-programvareprosess for ytterligere håndtering (det er en av CS-programvareprosessene i 301). I ALLOKER-trinnet 1815 blir en lagerblokk allokert i den hensikt å sette opp en postkassemelding. Dernest blir meldingen sammenstilt i trinn 1816 og sendt til logisk forbindelsestyreprosessen på trinn 1818. I trinnene 1819 og 1820 oppnår MAC-prosessen reservebuffer eller -buffere hvis nødvendig, i forventing om eventuelt fremtidig behov for erstatningsbuffere for adapteren.
Hvis en sendeoperasjon var blitt uført, mottas en melding av BRECV MAC TX 1804 som angir fullførelse av sendeoperasjonen. Meldingen inspiseres for å bestemme hvilken type av melding som det er, dvs. hvorvidt meldingen er blitt mottatt fra adapteravbruddsrutinen som angir fullførelse eller hvorvidt meldingen er blitt mottatt fra forbindelseslag-styringen (LLC) som anmoder den om å sende. Antar man at meldingen er en vedrørende fullførelse, blir en fullførelse returmelding sammenstilt i trinn 1810 og sendes til nevnte LLC i trinn 1813. Såsnart dette er blitt foretatt, bestemmer prosessen så hvorvidt der er flere meldinger som skal sendes i dens kø 1824 eller ikke. Hvis der er ytterligere meldinger, går prosessen så videre til trinn 1825 hvor anmodningen avgis til adapteren slik at den kan sende meldingen som venter. Hvis det bestemmes i trinn 1824 at det ikke er noen meldinger som venter i køen, blir en adapterventingsbit satt 1826 som angir ganske enkelt at adapteren ikke lenger er opptatt med å gjøre noe som helst, og at der er en sløyf eti lbakef øring til mottakingspostkassen for BRECV MAC TX 1804. Hvis derimot en anmodning mottas fra nevnte LLC for en sending, vil de nødvendige topptekster som definerer kildeadressen for nevnte MAC som vil gjøre transmisjonen bli addert i trinn 1809 og adapterens ventingsbit kontrolleres i trinn 1812 for å bestemme hvorvidt anmodningen kom inn mens adapteren ikke gjorde noe som helst, eller ikke. I tilfellet av at adapteren ventet på noe å gjøre, ville prosessen gå videre til trinn 1821 og umiddelbart sende sendeanmodningen til adapteren og tilbakestille adapterventebiten 1823, som angir at adapteren nå er opptatt. På den annen side, hvis det bestemmes i trinn 1812 at anmodningen kom inn når adapteren allerede var opptatt med å gjøre noe, blir anmodningen tilføyet adapterens kø 1827.
Idet det nå vises til figur 19, er der vist LAC-sende-forløpet. I trinn 1 vil LAC-driverprogramvaren i nevnte CPU 214a/b sette opp LCB 1902 i lager fra informasjon i IORB 1903. LCB vil inneholde informasjon som definerer behandlingen og funksjonen som kreves og parametre. Den inneholder også fysisk adresse eller adresser og verdiområdet eller verdiområder som definerer bufferen eller bufrene i lager som inneholder de data som skal sendes. Nevnte LCB innbefatter også rom for returstatus fra nevnte LAC.
I trinn 2 avgir LAC-driveren 1901 en inngangs/utgangslast-ordre (IOLD) til nevnte LACS. Adressen som gis ved ordre-punktene til nevnte LCB og "verdiområde"-parameteren inneholder to felt: de høy-ordens 8-biter er et funksjonskodefelt og de lav-ordens 8-biter definerer dimensjonen av nevnte LCB. IOLD-informasjonen tas fra nevnte Megabus 216 og plasserer i en temporær kø 1902 ved hjelp av LAC-programvare DMA-styreenheten. Dette bevirker et avbrudd som påkaller I/O-tidsklareringsprosessen (I0DISP) som inspiserer ordren, og etter å ha bestemt at nevnte IOLD er gyldig, anvender kanaltallet i ordren til å referere en tidsklareringstabell og å bestemme hvor ordren skal dirigeres for ytterligere behandling. I dette tilfellet oppnår rutinen en blokk av RAM (via et ALLOKER-anrop), anbringer LCB-peker-IOLD-informasjonen i blokken, og sender den (via et SENDMSG-anrop) til en CS-prosess-postkasse. Formatet av LCB-peker-IOLD-informasjons-meldingsblokken er blitt tidligere omtalt. Hvis det er ytteligere I/O-ordrer i køen, vil I/O-tidsklareringsprosessen også håndtere disse. Samtlige meldingsblokker som oppnås ved I/O-tidsklareringsprosessen må bringes tilbake til fritt lager ved hjelp av en annen prosess, (f.eks. 1 trinn 12).
I trinn 3, planlegges en CS-prosess 1905 for utførelse ved hjelp av nevnte OS (på grunn av postkassemeldingen som adresseres til den), prosessen henter postkassemeldingen og, etter å ha sikret en RAM-blokk for et LCB-bilde (LCBI) 1907 sender en melding til postkassen i lager-DMA-anmodningsprosessen 1906 med anmodning om DMA i nevnte LCB inn i dette LCBI. CS-prosessen 1905 kan så utelukke seg selv hvis den ikke har noe annet å gjøre i øyeblikket.
I trinn 4 bevirker lager-DMA-anmodningsprosessen 1906 DMA-styreenheten til å kopiere nevnte LCB 1902 inn i nevnte LCBI 1907. Ved fullførelse av operasjonen, avbryter DMA-styreenheten mikroprosessoren 201 og dette bevirker lager-DMA-prosessen til å bli påkalt på ny. Denne prosess anbringer statusinformasjon, i meldingsblokken som ble sendt av CS-prosessen og returnerer så blokken (via et SENDMSG-anrop) til den angitte returpostkassen. Informasjon som opprinnelig er anbragt i RSU-feltet av blokken ved hjelp av CS-prosessen i trinn 3 tillater den å identifisere den spesielle DMA-operasjonen som er blitt fullført.
I trinn 5 reagerer CS-prosessen på postkassemeldingen i trinn 4. Etter å ha inspisert nevnte LCBI og beregnet det totale av L6-bufferverdiområdene; utfører den et GETBUF-anrop til å oppnå en RAM-buffer som er stor nok til å holde datameldingen. Den sender så en postkassemelding til lager-DMA-prosessen for å bevirke bevegelsen av data fra hovedlager til denne buffer i RAM. Formatet av typiske meldingsblokker er vist i figurene 10og 11. LCB-buf f erlisten oppnås fra LCBI 1907 og NIVÅ-feltet bør være null.
I trinn 6, bevirker lager-DMA-prosessen DMA-styreenheten 208 til å kopiere dataene fra hovedlager til RAM-bufferen 209. Denne prosess vil understøtte en DMA av "samle"-typen med hensyn til hovedlager, hvis nødvendig. Med hensyn til LAC RAM, blir DMA alltid foretatt på en logisk enkeltbuffer. Ved fullførelsen av nevnte DMA, blir lager-DMA-prosessen påkalt på ny og anbringer status i meldingsblokken og bringer den tilbake til den angitte returpostkassen (i CS-prosessen).
I trinn 7, reagerer CS-prosessen på postkassemeldingen i trinn 6. Den sender en postkassemelding til lager-DMA-prosessen 1906 for å bevirke den til å sette status komplett i LCB 1902 i lager og å avbryte nevnte CPU 214a/b. Ved et senere tidspunkt vil LACS-driveren poste fullførelsen inn i IORB 1903. Hvis en melding skal sendes over et LAN av IEEE 802-typen, må CS-prosesser skape topptekstfelt og addere dette som innledningstegninformasjon til RAM-bufferen 209. CS-prosesser må også ha etterlatt tilleggsrom ved begynnelsen av bufferen for at MAC-prosessen skal sette innledningstegn på sine topptekster. En CS LLC-prosess sammenstiller en postkassemelding 1908 og sender den 1909 til den passende MAC-prosessen.
I trinn 8, kan MAC-sendeprosessen køsette anordningen hvis der finnes anmodninger med høyere prioritet som skal håndteres. Såsnart som den kan leverer prosessen anmodningen til adapterne 216-219. Adapteren fullfører prefiksangivelse av meldingsrammen (SA og FC), og når media aksessregler tillater det, leverer en riktig formatert ramme (innbefattende blokkvarsel, grensetegn og FCS) til nevnte LAN via adapternes PHYS-laganlegg. Når sendingen er fullført, sender adapterens DMA-styreenhet et avbrudd til mikroprosessoren 201 i nevnte
LAC.
I trinn 9, påkalles adapteravbruddsrutinen en MAC-sende-prosess som henter sluttstatus fra adapteren. MAC-sendeprosessen frigir RAM-bufferen (FREEBUF-anrop). Hvis det er andre sendeanmodninger som venter, vil prosessen levere en til adapteren.
Selv om det i figur 19 angitte sendeforløp som nettopp er beskrevet gir et enkelttrådsforløp for tydelighets skyld, finnes der faktiske flere tråder som behandles på forskjellige trinn ved et hvilket som helst tidspunkt. Ettersom hver programvareprosess skrives for å forsøke å fullføre samtlige av dens utestående oppgaver, om mulig, før frivillig frafalling av mikroprosessoren, vil antallet av kontekst-omvekslinger som utføres pr. sendte melding ha tendens til å være mindre under typisk belastning enn når man kun vurderer en enkelt meldingstråd.
For å håndtere mottatte meldinger, kan en av to planer anvendes, avhengig av hvorvidt anvendelsen ønsker å allokere en buffer kun dersom og når en melding mottas fra nevnte LAN eller hvorvidt den ønsker å allokere en buffer i forventning av en eventuelt innkommende melding. I det første eller Les-Underrett-tilfellet, må to IOLD'er avgis og to avbrudd må sendes til nevnte CPU for hver melding. I det andre tilfellet vil hovedlagerromkrav ha tendens til å være større på grunn av at bufferne som er oppbundet venter på en melding.
Beskrivelsen av mottaksforløpet vil ikke bli gitt i så stor detalj som i sendetilfellet, ettersom samvirkningene hos CS-programvareprosesser, IF-programvareprosesser, maskinvare-avbrudd, og avbrudd fastvare er like.
For mottaksoperasjon er det ikke nødvendig at CS-programvaren ber om databuffere fra lageradministrasjon, slik tilfellet er for sendeoperasjon. I stedet vil IF programvare MAC-prosessene automatisk gjøre tilgjengelig flere logiske buffere for hver adapter, hvorav hver er av tilstrekkelig dimensjon til å holde den størst mulig melding. Etter at en gyldig melding er mottatt, vil dataindikeringsrutinen i en MAC-prosessen føre bufferen til den riktige CS-prosessen.
I Les-Underrett-tifellet, vist i figur 20, avgir CPU-programvare en serie av LCB'er, som benevnes "Les-Underrett"-LCB'er 2002, til nevnte LAC via LCB-peker IOLD-ordrer. Disse tjener til å gi LCB'er som CS-programvaren kan anvende for å underrette CPU-programvaren om ankomsten av meldinger. Når ankomsten av en melding er blitt angitt ved hjelp av dette middel, vil CPU-programvaren avgi en LES LCB til å angi hvor, i hovedlageret, meldingen skal anbringes og vil også generelt avgi en annen Les-Underrett-LCB til å erstatte den som ble brukt. Denne plan tillater dataene å bli innmatet direkte til anvendelsens buffer. Les LCB'er skiller seg fra Les-Underrett LCB'er ved en viss programvare-definert indikasjon i selve nevnte LCB.
I trinn 6, konsulterer en CS-prosess 2006 sin liste over Les-Underrett LCB'er for å se om der er en som vedrører den spesielle melding som nettopp er mottatt. Hvis det ikke er noen, beholdes meldingen i RAM (hvis imidlertid en viss rimelig tid går uten en passende LCB, kan prosessen tvinges til å forkaste meldingen). I det vanlige tilfellet sammenstiller CS-prosessen informasjon fra meldingstoppteksten 1001 som skal leveres til nevnte LCB i lageret 215, sammenstiller en postkassemeldingsblokk og sender den til lager-DMA-prosessen 2007 med anmodning om DMA i denne informasjon inn i Les-Underrett LCB 2002. I meldingsblokken vil CPU-kanal og avbruddsnivåfeltene reflektere informasjonen som gis i de opprinnelige IOLD og CLB likesom kanaltallet (se figur 8).
I trinn 7 leverer DMA-styreenheten 2007 informasjonen til Les/Underrett 2002 og avbryter mikroprosessoren 201, idet den bevirkes til å gjenpåkalle lager-DMA-prosessen 2007. Denne prosess sender nå de anmodede avbrudd til nevnte CPU og når dette har skjedd, bringer meldingsblokken i trinn 6 til returpostkassen (CS-prosessen).
I trinn 8 reagerer CPU-programvaren på avbruddet og, ved å konsultere en liste over utestående IORB'er eller ved hjelp av andre midler, bestemmer hvor i hovedlager datameldingen bør plasseres. LACS-driveren 2001 settes så opp en Les LCB i lager. Denne LCB vil inneholde identifisereren i trinn 6 (slik at CS-prosessen i nevnte LAC kan identifisere hvilken datamelding som skal leveres) og angir hovedlagerområdet eller områdene i hvilken eller hvilke den skal plasseres.
I trinn 9, avgir LACS-driveren 2001 en IOLD til den LACS som peker mot nevnte LCB. På den vanlige måte leverer IF-programvaren LCB-pekerinformasjonen 2005 til CS-prosessen 2006.
I trinn 10 avgir CS-prosessen en anmodning om at lager-DMA-prosessen skal kopiere nevnte LCB inn en LCBI 2008 i RAM.
I trinn 12 inspiserer CS-prosessen nevnte LCBI og bestemmer at en Les-operasjon er innvolvert. Prosessen beregner den totale dimensjon av L6-bufferen og beregner en verdiområde-restverdi for LCB-status og anbringer sluttstatus i nevnte LCBI 2008. Den avgir så en anmodning til lager-DMA-prosessen om å bevege datameldingen fra RAM 209 til hovedlageret 215 og levere sluttstatus fra LCBI til LCB og å avbryte nevnte CPU.
I trinn 13, kopierer DMA-styreenheten dataene 2012 fra buffer-RAM til hovedlager, utfører en "sprednings"-DMA hvis ønsket, under styring fra DMA-prosessen. Ved vellykket fullførelse av dataoverføringen utfører DMA-prosessen en blokkoverføring som kopierer LCBI-statusen inn i nevnte LCB og avbryter nevnte CPU. Ved fullførelse av dette returnerer lager-DMA-prosessen postkassemeldingsblokken til returpostkassen (CS-prosessen).
I trinn 14 kan CS-prosessen frigjøre databufferen, LCBI-blokken og postkassemeldingsblokken.
Igjen, selv om beskrivelsen og figuren gir en enkeltforløps-tråd for tydelighetsskyld, finnes der faktisk flere tråder som behandles på forskjellige trinn ved et hvilket som helst tidspunkt. På grunn av at hver programvareprosess skrives for derved å forsøke å fullføre alle dens utestående oppgaver før man gir avkall på mikroprosessoren, vil antallet av kontekst-omvekslinger som foretas pr. mottatte melding være mindre under typisk belastning enn når man kun vurderer en enkelt meldingstråd.
I Les-LCB-tilfellet, ikke vist på en figur, avgir nevnte CPU IOLD'er som peker mot Les-LCB'er, idet hver Les-LCB innbefatter peker eller pekere til buffer eller buffere i system-lager som er store nok til å holde den størst mulige melding. Kun et avbrudd behøves sendt til nevnte CPU, dvs. etter at data og sluttstatus er blitt levert.
Idet det er vist og beskrevet en utførelsesform av oppfinnelsen, vil fagfolk forstå at mange variasjoner og modifikasjoner kan foretas for å frembringe den beskrevne oppfinnelse og fortsatt ligge innenfor den angitte opp-finnelses idé og omfang. Det er derfor hensikten at oppfinnelsen skal kun begrenses som angitt av kravenes omfang.
FORKORTELSES / DEFINISJONER
ACK - Positiv erkjennelse
CM - Styreenhet-administrering (programvare) CRC - Cyklisk redundanskontroll
CPU - Sentral behandlingsenhet
CS - Kommunikasjonstjeneste (programvare) CSMA/CD - Bærerretning-fleraksess (carrier sense multiple
access)/kollisjonsdetektering
DMA - Direkte lageraksess
DA - Bestemmelsesstedadresse
DRAM - Dynamisk RAM
DSAP - Bestemmelsessted-tjeneste-aksesspunkt EPROM - Slettbart programmerbart leselager
FC - Funksjonskode/Rammestyring
FIFO - Først-inn-først-ut
GA - Gruppeadresse
GETBUF - Ta buffer
ICW - Avbruddsstyreord
IODISP - IO-tidsklarering
IORB - Inngangs/utgangsanmodningsblokk
ID - Identifikasjon
IF - Grensesnitt (programvare)
I/O - Inngang/Utgang
IOLD - Inngangs/Utgangs-last
LAC - Lokalområdestyreenhet
LACS - Lokalområdestyreenhetdelsystem
LAN - Lokalnett
LCB - LAN-styreblokk
LCBI - LAN-styreblokkbilde
LLC - Forbindelselagstyring
LME - Lagadministreringsenhet
LMI - Lagadministreirngsgrensesnitt
LSAP - Aksesspunkt for forbindelsestjenester LSI - Storskalaintegrering
MAC - Media-aksess-styreenhet
MBLME - Megabus-lagadministreringsenhet
MBZ - Må være null
FORKORTELSER / DEFINISJONER (fortsatt)
MEMDMA - Lager direkte lager-aksess (memory direct memory
access)
MSB - Mest signifikant bitgruppe
MSB - Mest signifikant bit
MTBF - Middeltid mellom feil
MTTR - Middeltid for å reparere
NAK - Negativ erkjennelse
ORU - Optimal erstattbar enhet
OS - Operasjonssystem/Åpent system
OSI - Åpne systemers sammenkopling
PAL - Programmerbar logikk
PC - Personlig datamaskin
PIO - Fysisk inngang/utgang
PROM - Programmerbart leselager
PDU - Protokoll-dataenhet
OLT - Kvalitetslogisk test
RAM - Direktelager
RFU - Reservert for fremtidig bruk
RHU - Reservert for maskinvarebruk
RINT - Gjenoppta avbrudd
RSU - Reservert for programvarebruk
SA - Kildeadresse/Stasjonsadresse
SC - Status komplett/tjenesteanrop
SM - Systemadministrasjon (programvare)
SMDSI - Systemadministrasjon-datatjeneste-grensesnitt SSAP - Kildetjenesteaksesspunkt
TBD - Som skal defineres
TC - Fjernforbindelsekopler
T&V - Test og bekreftelse
WS - Arbeidsstasjon

Claims (3)

1. Styreenhet-system for å tilveiebringe datakommunikasjon mellom dels et databehandlingssystem (414a, 414b, 215, 216, 170), og dels et hvilket som helst av et flertall lokalnett (LAN),karakterisert ved en første buss (400), en andre buss (614a, 614b), en tredje buss (421a, 421b) for hvert av nevnte lokalnett, en prosessor (401) og et minne (402, 404) for nevnte prosessor koblet til nevnte første buss, en direkte lageraksesstyreenhet (DMA) (408) og et bufferminne (408b) for nevnte styreenhet koblet for aksesséring ved hjelp av nevnte andre buss, en adapter (422a, 422b) koblet mellom hver av nevnte tredje busser og et respektivt lokalnett for å sende data mellom den respektive tredje bussen og nevnte lokalnett, en første koblingsenhet (420a, 420b) som kobler hver av nevnte tredje busser til nevnte andre buss, en andre koblingsenhet (407a, 407b) som kobler nevnte databehandlingssystem til nevnte andre buss for å sende data mellom nevnte bufferhukommelse (408b) og nevnte databehandlingssystem over nevnte andre buss, og en tredje koblingsenhet (406a, 406b) som kobler nevnte første buss til nevnte andre buss for å sende styresignaler fra nevnte prosessor (401) til nevnte andre buss.
2. Styreenhetsystem som angitt i krav 1, karakterisert ved dessuten at hvert av nevnte lokalnett (LAN) (100, 104, 105) omfatter et flertall av delte ressursmidler (102, 106, WS), idet hvert lokalnett er koblet til dets delte ressursmiddel ved hjelp av en systembuss (421A, 421b) og at nevnte adaptere (422a, 422b) er koblet til en respektiv av nevnte LAN sy-stembusser.
3. Styreenhetsystem som angitt i krav 2, karakterisert ved dessuten at et av nevnte lokalnett (100) omfatter et første flertall av delte ressursmidler (102, 106, WS) av en første type, og et andre av nevnte lokalnett (105) omfatter et andre flertall av ressursmidler (WS) av en andre type, idet nevnte første flertall av delte ressursmidler av første type har en arkitektur som er forskjellig fra arkitekturen hos nevnte andre flertall av ressursmidler av andre type.
NO873144A 1986-07-28 1987-07-27 Styreenhet-system NO174028C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US89151186A 1986-07-28 1986-07-28

Publications (4)

Publication Number Publication Date
NO873144D0 NO873144D0 (no) 1987-07-27
NO873144L NO873144L (no) 1988-01-29
NO174028B true NO174028B (no) 1993-11-22
NO174028C NO174028C (no) 1994-03-02

Family

ID=25398323

Family Applications (1)

Application Number Title Priority Date Filing Date
NO873144A NO174028C (no) 1986-07-28 1987-07-27 Styreenhet-system

Country Status (19)

Country Link
EP (1) EP0255096B1 (no)
JP (1) JPH0691535B2 (no)
KR (1) KR930004909B1 (no)
CN (1) CN1016832B (no)
AR (1) AR241563A1 (no)
AU (1) AU591315B2 (no)
BR (1) BR8703899A (no)
CA (1) CA1294709C (no)
DE (1) DE3788540T2 (no)
DK (1) DK393687A (no)
ES (1) ES2047483T3 (no)
FI (1) FI873258A (no)
IL (1) IL83333A (no)
MX (1) MX169519B (no)
NO (1) NO174028C (no)
NZ (1) NZ221228A (no)
PH (1) PH25337A (no)
PT (1) PT85424B (no)
YU (1) YU142087A (no)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989008887A1 (en) * 1988-03-11 1989-09-21 Qpsx Communications Ltd. Access security system for switched communications networks
US5367643A (en) * 1991-02-06 1994-11-22 International Business Machines Corporation Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets
FR2702578B1 (fr) * 1993-03-12 1995-04-14 Bull Sa Système de communication avec un réseau.
DE19809398A1 (de) * 1998-03-05 1999-09-09 Sel Verteidigungssysteme Gmbh Verfahren zum gemeinsamen Betreiben einer Vielzahl militärischer Führungssysteme, sowie ein System zur Durchführung dieses Verfahrens und eine Nutzerschnittstelle hierfür
CN100451972C (zh) * 2006-09-26 2009-01-14 杭州华三通信技术有限公司 提高多核系统访问临界资源速度的方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568930A (en) * 1983-01-21 1986-02-04 E-Systems, Inc. Multinodal data communication network
US4574284A (en) * 1983-01-26 1986-03-04 Trw Inc. Communication bus interface unit
US4706081A (en) * 1984-12-14 1987-11-10 Vitalink Communications Corporation Method and apparatus for bridging local area networks

Also Published As

Publication number Publication date
NO873144D0 (no) 1987-07-27
FI873258A (fi) 1988-01-29
KR880002334A (ko) 1988-04-30
MX169519B (es) 1993-07-09
CN1016832B (zh) 1992-05-27
NO873144L (no) 1988-01-29
PH25337A (en) 1991-04-30
AU591315B2 (en) 1989-11-30
EP0255096B1 (en) 1993-12-22
NZ221228A (en) 1990-09-26
ES2047483T3 (es) 1994-03-01
KR930004909B1 (ko) 1993-06-10
EP0255096A3 (en) 1990-02-28
DK393687A (da) 1988-01-29
YU142087A (en) 1990-08-31
CA1294709C (en) 1992-01-21
JPS6367044A (ja) 1988-03-25
JPH0691535B2 (ja) 1994-11-14
NO174028C (no) 1994-03-02
DK393687D0 (da) 1987-07-28
BR8703899A (pt) 1988-04-05
IL83333A0 (en) 1987-12-31
EP0255096A2 (en) 1988-02-03
AR241563A1 (es) 1992-08-31
DE3788540T2 (de) 1994-07-28
IL83333A (en) 1991-07-18
AU7621487A (en) 1988-02-04
CN87106123A (zh) 1988-03-02
DE3788540D1 (de) 1994-02-03
PT85424B (pt) 1994-03-31
FI873258A0 (fi) 1987-07-27
PT85424A (pt) 1988-07-29

Similar Documents

Publication Publication Date Title
US4831518A (en) Multiprocessor interrupt rerouting mechanism
US4835674A (en) Computer network system for multiple processing elements
US4831620A (en) Controller for controlling multiple LAN types
US4750114A (en) Local area network control block
US4771286A (en) Lan controller having split bus design
US4493021A (en) Multicomputer communication system
US4748617A (en) Very high-speed digital data bus
KR0131339B1 (ko) 스위칭 회로망
US6049889A (en) High performance recoverable communication method and apparatus for write-only networks
US5878205A (en) Method and system for processing complex recovery using polling signals in a shared medium
US4914653A (en) Inter-processor communication protocol
US5386517A (en) Dual bus communication system connecting multiple processors to multiple I/O subsystems having a plurality of I/O devices with varying transfer speeds
JP2889932B2 (ja) ４ポート付きパケットメモリ制御装置を有する二重経路コンピュータ相互接続システム
US5519883A (en) Interbus interface module
JPH07120337B2 (ja) プロセツサシステム
US6295585B1 (en) High-performance communication method and apparatus for write-only networks
JPH0661073B2 (ja) マルチ・プロセツサ・システムの動作方法
WO2002041156A2 (en) Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system
US7640549B2 (en) System and method for efficiently exchanging data among processes
US7093037B2 (en) Generalized queue and specialized register configuration for coordinating communications between tightly coupled processors
NO174028B (no) Styreenhet-system
US4823124A (en) Lan controller proprietary bus
US7089457B2 (en) Efficient I/O retry over QDIO
US20200356497A1 (en) Device supporting ordered and unordered transaction classes
EP0255090A2 (en) LAN controller proprietary bus