NO160631B

NO160631B - DEVICE AND POWER FOR TRIGGING A CIRCUIT.

Info

Publication number: NO160631B
Application number: NO830650A
Authority: NO
Inventors: Patrick Garfield Lee; Donald Edward Bean; Randy Thomas Jones
Original assignee: Sperry Corp
Priority date: 1982-02-25
Filing date: 1983-02-24
Publication date: 1989-01-30
Also published as: US4517567A; EP0087874A2; DE3377234D1; NO160631C; EP0087874A3; NO830650L; CA1203872A; EP0087874B1; JPS58148979A

Description

Foreliggende oppfinnelse vedrører generelt triggergenerato-rer og mer spesielt, skjønt ikke utelukkende, eri triggergenerator til bruk i forbindelse med radarutstyr som registre-rer og kompenserer iboende tidsforsinkelser gjennom radarut-styret, samt danner en triggerpuls og en fortriggerpuls med variabel forsinkelse for tenning av radarsender og drift av perifert radarutstyr. The present invention generally relates to trigger generators and more particularly, although not exclusively, to a trigger generator for use in connection with radar equipment that registers and compensates inherent time delays through the radar equipment, as well as forms a trigger pulse and a pre-trigger pulse with variable delay for turning on the radar transmitter and operation of peripheral radar equipment.

I konvensjonelt radarutstyr blir en periodevis tilbakeven-dende triggerpuls påtrykt radarmodulatoren og forårsaker at senderen sender en radiofrekvensenergiledning gjennom radar-antennen. Den konvensjonelle modulator kan omfatte pulsfor-mende nettverks-koplingsspoler og dempende nettverk, som alle bidrar til en iboende tidsforsinkelse mellom trigging av modulatoren og sending av radiofrekvensutgangen. I til-legg til denne tidsforsinkelse krever senderen, som kan om-, fatte et magnetron eller et annet senderrør, en bestemt tid for å oppta strøm etter at den normale spenning er blitt påtrykt. Slike iboende tidsforsinkelser er ikke konstante, men varierer med omgivelsesforhold, som temperatur, fuktighet og driftsforhold. In conventional radar equipment, a periodically recurring trigger pulse is applied to the radar modulator and causes the transmitter to send a radio frequency energy line through the radar antenna. The conventional modulator may include pulse-shaping network switching coils and attenuating networks, all of which contribute to an inherent time delay between triggering the modulator and sending the radio frequency output. In addition to this time delay, the transmitter, which may include a magnetron or another transmitter tube, requires a certain time to absorb current after the normal voltage has been applied. Such inherent time delays are not constant, but vary with ambient conditions, such as temperature, humidity and operating conditions.

I en del konvensjonelt radarutstyr brukes en fortrigger for In some conventional radar equipment, a pretrigger is used for

å angi at radarsenderen er i ferd med å tenne. Skjønt det normalt ikke kreves ved kommersiell skipsradar, kan et skipskommunikasjonssystem (VTS) kreve en fortrigger for drift av perifert utstyr. Et skipskommunikasjonssystem kan tenkes konstruert, hvor sender og antenne befinner seg på et fjernt sted i forhold til hovedstasjonen. Ved et slikt arrangement kan radartriggerpulsen genereres på det fjerne sted med en viss tidsinnstilling og operatørstyresignaler kan sendes via en mikrobølge i et mekanisk forbundet kommunikasjonsledd fra hovedstasjonen. En fortriggerpuls kan også genereres for å to indicate that the radar transmitter is about to turn on. Although not normally required for commercial ship radar, a ship communication system (VTS) may require a pre-trigger for operation of peripheral equipment. A ship's communication system can be thought of as constructed, where the transmitter and antenna are located at a remote location in relation to the main station. With such an arrangement, the radar trigger pulse can be generated at the distant location with a certain timing and operator control signals can be sent via a microwave in a mechanically connected communication link from the main station. A pretrigger pulse can also be generated to

åpne eller sette i gang perifert utstyr før senderen blir aktivisert. Det perifere utstyr kan være plassert ved hovedsta- open or start peripheral equipment before the transmitter is activated. The peripheral equipment can be located at the main sta-

sjonen eller på et annet, fjernt sted. Det er ofte ønskelig at tidsinnstillingen av denne fortrigger er regulerbar med hensyn til aktivisering av radarsenderen. På grunn av de iboende tidsforsinkelser gjennom radarmodulatoren og senderen, har det dog hittil ikke vært mulig å regulere tidsinnstillingen av fortriggeren nøyaktig med forhåndskjennskap til de faktorer og karakteristika av radaren i dennes omgi-velser som bidrar til denne tidsforsinkelse. Det vil være innlysende at disse betingelser, som temperatur og fuktighet, kan variere mellom hovedstasjonen og det fjerne sted. tion or in another, distant location. It is often desirable that the time setting of this pre-trigger is adjustable with regard to activation of the radar transmitter. However, due to the inherent time delays through the radar modulator and the transmitter, it has not yet been possible to regulate the timing of the pre-trigger accurately with prior knowledge of the factors and characteristics of the radar in its surroundings which contribute to this time delay. It will be obvious that these conditions, such as temperature and humidity, can vary between the main station and the remote location.

Den kjente teknikk for opprettelse av en fortrigger har vært å plassere en monostabil multivibrator mellom radartrigger-generatoren og radarmodulatoren. En monostabil multivibrator mottar radartriggerpulsen og genererer en forsinkelsespuls ved bruk av et motstandskondensator (RC) nettverk for opp-nåelse av den ønskede tidsforsinkelse. Radartriggeren behandles deretter som en fortrigger og utgangen fra den monostabile multivibrator påtrykkes radarsenderen som en triggerpuls. Tidsforsinkelsen mellom fortrigger og triggerpuls er regulerbar ved hjelp av motstandskondensatorens tidskon-stant. Det vil fremgå at denne fremgangsmåte ikke tar hensyn til den iboende tidsforsinkelse gjennom radarmodulatoren og senderen. Fortrigger-tidsinnstillingen må således baseres på en antatt nominell tidsforsinkelse gjennom radarmodulatoren og senderen. En annen svakhet ved denne teknikk er at den monostabile multivibrators tidsinnstillingsperiode endres som en funksjon av matespenning, temperatur og komponentelding. Således kreves ofte sofistikerte krafttilførsels-reguleringsteknikker, snevre temperaturtoleranser og hyppig rutinevedlikehold for at systemet skal virke etter sin hen-sikt. The known technique for creating a pretrigger has been to place a monostable multivibrator between the radar trigger generator and the radar modulator. A monostable multivibrator receives the radar trigger pulse and generates a delay pulse using a resistor-capacitor (RC) network to achieve the desired time delay. The radar trigger is then treated as a pretrigger and the output from the monostable multivibrator is applied to the radar transmitter as a trigger pulse. The time delay between pretrigger and trigger pulse can be adjusted using the resistance capacitor's time constant. It will be seen that this method does not take into account the inherent time delay through the radar modulator and the transmitter. The pretrigger timing must thus be based on an assumed nominal time delay through the radar modulator and the transmitter. Another weakness of this technique is that the timing period of the monostable multivibrator changes as a function of supply voltage, temperature and component age. Thus, sophisticated power supply regulation techniques, narrow temperature tolerances and frequent routine maintenance are often required for the system to function as intended.

F.eks. fra DE-A 3010670 er der kjent en elektronisk trig-gerkrets for en RF kilde, og der foreslås måling av varia-sjonen av modulatorforsinkelsen, men ikke av selve forsink-elsen. Således skaffer den kjente krets en fremskaffelse avtriggerpulser på tidspunkter som varierer med nevnte for- E.g. from DE-A 3010670 there is known an electronic trigger circuit for an RF source, and there it is proposed to measure the variation of the modulator delay, but not of the delay itself. Thus, the known circuit provides a supply of trigger pulses at times that vary with said cause-

sinkelse. delay.

Ved den forliggende oppfinnelse er det imidlertid tale om at en første referansepuls, utledet fra utgangen fra en triggergenerator, f.eks. en konvensjonell radartriggergenerator, blir benyttet for å trigge objektkretsen, som kan være en radarmodulator og sender, slik at kretsen kan bringes til å sende eller fremskaffe sin respons etter en tidsforsinkelse som er iboende i kretsen. In the present invention, however, it is a question of a first reference pulse, derived from the output of a trigger generator, e.g. a conventional radar trigger generator, is used to trigger the object circuit, which may be a radar modulator and transmitter, so that the circuit can be made to transmit or produce its response after a time delay inherent in the circuit.

Oppfinnelsen er definert i de medfølgende krav, og et apparat for trigging av en krets av den type, som når den trigges, fremskaffer en respons etter en tidsforsinkelse, og som fremskaffer en fortriggerpuls som ligger forut for responsen fra kretsen svarende til et forhåndsbestemt tidsintervall, er ifølge oppfinnelsenkarakterisert vedorganer for fremskaffelse av en sekvens av referansepulser som hver starter en operasjonssyklus, organer for trigging av kretsen under hver operasjonssyklus på et forhåndsbestemt tidspunkt etter den referansepuls som har tilknytning til den respektive syklus, idet perioden mellom referansepulsen og det forhåndsbestemte tidspunkt blir selektert i henhold til den ønskede lengde av det forhåndsbestemte tidsintervall, hvorved kretsen fremskaffer, når den blir trigget, responsen etter nevnte tidsforsinkelse, organer for måling av nevnte tidsforsinkelse under hver operasjonssyklus og organer for fremskaffelse ved hver operasjonssyklus en fortriggerpuls på et første tidspunkt etter den respektive referansepuls i henhold til den tidsforsinkelse som er målt i den foregående syklus. The invention is defined in the accompanying claims, and an apparatus for triggering a circuit of the type which, when triggered, produces a response after a time delay, and which produces a pre-trigger pulse which precedes the response from the circuit corresponding to a predetermined time interval, according to the invention is characterized by means for producing a sequence of reference pulses each of which starts an operation cycle, means for triggering the circuit during each operation cycle at a predetermined time after the reference pulse which is connected to the respective cycle, the period between the reference pulse and the predetermined time being selected according to the desired length of the predetermined time interval, whereby the circuit provides, when triggered, the response after said time delay, means for measuring said time delay during each cycle of operation and means for providing at each cycle of operation a pretrigger pulse of a pre th time after the respective reference pulse according to the time delay measured in the previous cycle.

Oppfinnelsen finner spesielt anvendelse i forbindelse med radar. Dog skal det bemerkes at oppfinnelsen kan benyttes for utløsning av en valgfri krets av en rekke kretser som i trigget tilstand produserer en respons etter en tidsforsinkelse. The invention finds particular application in connection with radar. However, it should be noted that the invention can be used to trigger an optional circuit of a number of circuits which in the triggered state produce a response after a time delay.

En fremgangsmåte for trigging av en krets av den type som, når den blir trigget, fremskaffer en respons etter en tids forsinkelse, og som fremskaffer en fortriggerpuls som ligger forut for responsen fra kretsen med et forhåndsbestemt tidsintervall, er ifølge oppfinnelsenkarakterisert vedat fremgangsmåten omfatter følgende trinn: å fremskaffe en sekvens av referansepulser som hver starter en operas jonssyklus,. A method for triggering a circuit of the type which, when triggered, produces a response after a time delay, and which produces a pre-trigger pulse which precedes the response from the circuit by a predetermined time interval, is characterized according to the invention in that the method comprises the following steps : to provide a sequence of reference pulses each of which starts an opera's ion cycle,.

å trigge kretsen under hver operasjonssyklus ved et forhåndsbestemt tidspunkt etter referansepulsen knyttet til den respektive syklus, idet perioden som er definert av referansepulsen og nevnte forhåndsbestemte tidspunkt, blir selektert i henhold til den ønskede lengde av nevnte forhåndsbestemte tidsintervall, hvorved kretsen fremskaffer nevnte respons etter tidsforsinkelsen med måling av tidsforsinkelsen under hver driftssyklus, triggering the circuit during each operation cycle at a predetermined time after the reference pulse associated with the respective cycle, the period defined by the reference pulse and said predetermined time being selected according to the desired length of said predetermined time interval, whereby the circuit provides said response after the time delay with the measurement of the time delay during each operating cycle,

å fremskaffe i hver syklus en fortriggerpuls på et første tidspunkt etter den respektive referansepuls, idet det første tidspunkt svarer til den tidsforsinkelse som er målt i den respektive foregående syklus. to produce in each cycle a pre-trigger pulse at a first point in time after the respective reference pulse, the first point in time corresponding to the time delay measured in the respective previous cycle.

Oppfinnelsen gjør det også mulig for operatøren å variere det tidspunkt da radarsenderen eller en annen krets blir trigget manuelt. Slik kan operatøren velge tidsintervallet mellom fortrigger og trigger. The invention also enables the operator to vary the time at which the radar transmitter or another circuit is triggered manually. In this way, the operator can choose the time interval between pretrigger and trigger.

Et radarsystem som danner et utf ørelseseksempel av foreliggende oppfinnelse skal nå beskrives mer detaljert, som et illustrerende eksempel, under henvisning til tegningen hvor: A radar system which forms an embodiment of the present invention will now be described in more detail, as an illustrative example, with reference to the drawing where:

fig. 1 er et blokkskjerna av systemet, og fig. 1 is a block core of the system, and

fig. 2 er et bølgeform-tidsdiagram som illustrerer driften av systemet ifølge fig. 1. fig. 2 is a waveform timing diagram illustrating the operation of the system of FIG. 1.

Fig. 1 illustrerer det foretrukne utførelseseksempel av oppfinnelsen, slik den kan gjennomføres i forbindelse med radar. En konvensjonell radarmodulator og sender 10 er vist i blokkskjemaform i fig. 1 og er via en pulsomformer 11 koplet til et magnetronsenderrør 13. Magnetronsenderrøret mater en radarantenne 15 på vanlig måte. Fig. 1 viser også en konvensjonell triggergenerator 12 og et antall perifere anordninger 14 av den type som krever en fortrigger, som elektroniske telle-måleanordninger (ECM) eller signalbehand-lingskretser. Triggergeneratoren 12 er av den;type som kan Fig. 1 illustrates the preferred embodiment of the invention, as it can be implemented in connection with radar. A conventional radar modulator and transmitter 10 is shown in block diagram form in FIG. 1 and is connected via a pulse converter 11 to a magnetron transmitter tube 13. The magnetron transmitter tube feeds a radar antenna 15 in the usual way. Fig. 1 also shows a conventional trigger generator 12 and a number of peripheral devices 14 of the type that require a pretrigger, such as electronic counting-measuring devices (ECM) or signal processing circuits. The trigger generator 12 is of the type that can

i in

koples direkte til radarmodulatoren og senderen 10 i konvensjonelle radarkretser for å sørge for en triggerpuls for å få radaren til å sende. Som kjent, har radarmodulatorer konvensjonelt en iboende komponentforsinkelse, slik at utbruddet av radioenergi som avgis til antennen ikke blir sendt før en bestemt tid etter at triggerpulsen er påtrykt modulatoren. Denne tidsforsinkelse avhenger av et antall faktorer, inklusive temperatur, fuktighet og komponentelding, likesom av modulator- og sender-kretsens utformning. Tidsforsinkelsen kan således variere sterkt fra omgivelse til omgivelse og fra radar til radar. Den konvensjonelle radar omfatter også triggeruttakskretser 17, som vanligvis er koplet for å registrere modulatorsignalet som påtrykkes magnetronsender-røret. Uttakskretsene 17 danner et signal som i det vesent-lige faller sammen med utbruddet av radiofrekvensenergi som utstråles gjennom antennen 15 og angir derfor at radarsenderen har sendt. is coupled directly to the radar modulator and transmitter 10 in conventional radar circuits to provide a trigger pulse to cause the radar to transmit. As is known, radar modulators conventionally have an inherent component delay, so that the burst of radio energy delivered to the antenna is not transmitted until a certain time after the trigger pulse is applied to the modulator. This time delay depends on a number of factors, including temperature, humidity and component age, as well as the modulator and transmitter circuit design. The time delay can thus vary greatly from environment to environment and from radar to radar. The conventional radar also includes trigger tap circuits 17, which are usually connected to sense the modulator signal applied to the magnetron transmitter tube. The output circuits 17 form a signal which essentially coincides with the burst of radio frequency energy which is radiated through the antenna 15 and therefore indicates that the radar transmitter has transmitted.

Det ovenstående kan betraktes som representativt for konvensjonelle radarsystemer, idet det foreligger et antall funk-sjonelt likeverdige systemutførelser. Skjønt foreliggende oppfinnelse finner umiddelbar anvendelse i forbindelse med radar, skal det bemerkes at kretsen ifølge oppfinnelsen er like nyttig for triggeranordninger som har en iboende tidsforsinkelse og også for opprettelse av fortrigger for en slik anordning eller perifere anordninger. The above can be considered representative of conventional radar systems, as there are a number of functionally equivalent system designs. Although the present invention finds immediate application in connection with radar, it should be noted that the circuit according to the invention is equally useful for trigger devices which have an inherent time delay and also for creating pre-triggers for such a device or peripheral devices.

Foreliggende oppfinnelses gjenstand anbringes mellom triggergeneratoren 12 og radarmodulatoren og senderen 10 og er også koplet til de perifere anordninger 14 som vist i fig.l. Oppfinnelsen omfatter en systemklokke 16 for opprettelse av en sekvens av klokkepulser som virker som tidsbasis for se-kvensdannelses- og telleoperasjoner. En første teller, som heretter vil bli kalt modulator-forsinkelsestelleren 18, er koplet til systemklokken via en ledning 20 og er videre via ledning 22 koplet til utgangen fra en første flip-flop, heretter kalt modulatorforsinkelses-flip-flop 24. En andre teller, som heretter vil bli kalt fortriggerteller 26, mottar klokkepulsene på en ledning 28 og er også koplet til utgangen for en andre flip-flop, betegnet som fortrigger-flip-flop 30, via ledning 32. En tredje teller, betegnet som triggerteller 34, mottar klokkepulsene på en ledning 36 og er koplet til utgangen for en tredje flip-flop eller trigger-flip-flop 38 via en ledning 40. The object of the present invention is placed between the trigger generator 12 and the radar modulator and the transmitter 10 and is also connected to the peripheral devices 14 as shown in fig.l. The invention comprises a system clock 16 for creating a sequence of clock pulses which act as a time base for sequence formation and counting operations. A first counter, which will hereafter be called the modulator-delay counter 18, is connected to the system clock via a line 20 and is further via line 22 connected to the output of a first flip-flop, hereafter called the modulator-delay flip-flop 24. A second counter , which will hereafter be called pretrigger counter 26, receives the clock pulses on a line 28 and is also connected to the output of a second flip-flop, designated as pretrigger flip-flop 30, via line 32. A third counter, designated as trigger counter 34, receives the clock pulses on a line 36 and is connected to the output of a third flip-flop or trigger flip-flop 38 via a line 40.

Hver av de tre tellerne, dvs modulatorforsinkelses-telleren 18, fortriggertelleren 26 og triggertelleren 34, er fortrinnsvis binære tellere som teller klokkepulser når de er aktivisert av sine respektive flip-flopper 24, 30 og 38. Each of the three counters, i.e. modulator delay counter 18, pretrigger counter 26 and trigger counter 34, are preferably binary counters which count clock pulses when activated by their respective flip-flops 24, 30 and 38.

De kan være utformet for å telle i ren binærkode, i binær-kodet decimal (BCD) eller i et annet numreringssystem. Utgangen fra modulatorforsinkelsestelleren 18, som kan bestå av et flertall sifre som representerer en tidsforsinkelses-verdi, føres via en parallell databuss 4 2 til inngangen for fortriggertelleren 26. Utgangen fra fortriggertelleren 26, som kan være f. eks. en enkelt fortriggerpuls, føres på en ledning 44 og er koplet til de perifere anordninger 14. Utgangen fra fortriggertelleren 26 er også via ledning 45 koplet til tilbakestilleren for fortrigger flip-flopens 30 R terminal. Utgangen fra triggertelleren 34, som kan være en modulatortriggerpuls, føres via ledning 46 til inngangen av radarmodulatoren og senderen 10. Utgangen fra triggertelleren 34 er også via en ledning 52 koplet til innstillingen av S terminalen for modulatorforsinkelses-flip-flop 24, og er videre via en ledning 54 koplet til tilbakestillingen for R terminalen av trigger-flip-flop 38. They may be designed to count in pure binary code, in binary-coded decimal (BCD) or in another numbering system. The output from the modulator delay counter 18, which can consist of a plurality of digits representing a time delay value, is fed via a parallel data bus 4 2 to the input for the pretrigger counter 26. The output from the pretrigger counter 26, which can be e.g. a single pretrigger pulse is carried on a line 44 and is connected to the peripheral devices 14. The output from the pretrigger counter 26 is also connected via line 45 to the resetter for the pretrigger flip-flop's 30 R terminal. The output from the trigger counter 34, which may be a modulator trigger pulse, is fed via line 46 to the input of the radar modulator and transmitter 10. The output from the trigger counter 34 is also via a line 52 coupled to the setting of the S terminal of the modulator delay flip-flop 24, and is further via a wire 54 connected to the reset for the R terminal of the trigger flip-flop 38.

Triggertelleren 34 blir også forsynt med et tidsinnstillings-justeringssignal, utledet fra en tidsinnstillingsjusterings-styring 48, som danner et flertall sifre som representerer en ønsket tidsforsinkelse og som via en parallell databuss The trigger counter 34 is also provided with a timing adjustment signal, derived from a timing adjustment controller 48, which forms a plurality of digits representing a desired time delay and which via a parallel data bus

50 føres til triggertelleren 34. Tidsinnstillingsjusterings-styringen 48 kan f.eks. være en riflet hjulanordning, til-passet for justering ved dreining av operatøren, og som dan- 50 is fed to the trigger counter 34. The time setting adjustment control 48 can e.g. be a knurled wheel arrangement, adapted for adjustment by turning by the operator, and which

ner en digital utgang som representerer hjulets relative dreiestilling. Hvis manuell justering av tidsinnstillingen ikke er ønsket, kan det faste digitaltall som representerer en fast tidsforsinkelse sendes via mekanisk forbindelse, til triggertelleren 34. Utgangen fra triggergeneratoren 12 koples via en ledning 58 til innstillingen eller S terminalen av pretrig-ger-flip-flop 3 0 og via en ledning 60 til innstillingen el- ner a digital output that represents the wheel's relative rotational position. If manual adjustment of the time setting is not desired, the fixed digital number representing a fixed time delay can be sent via mechanical connection to the trigger counter 34. The output of the trigger generator 12 is connected via a wire 58 to the setting or S terminal of the pretrigger flip-flop 3 0 and via a wire 60 to the setting el-

ler S terminalen av trigger-flip-flop 38. Utgangen av trigger-uttakskretsene 17 er via en ledning 62 koplet til tilbakestillingen eller R terminalen av modulatorforsinkelses-flip-flop 24. ler the S terminal of the trigger flip-flop 38. The output of the trigger tap circuits 17 is via a line 62 coupled to the reset or R terminal of the modulator delay flip-flop 24.

Under henvisning til fig. 2, sammenholdt med fig. 1, avbil- With reference to fig. 2, compared with fig. 1, image-

der linje A i fig. 2 utgangen fra triggergeneratoren 12, where line A in fig. 2 the output of the trigger generator 12,

som omfatter en referansepuls 80, som opptrer en gang under hver syklus av kretsdriften. Hver driftssyklus kan betraktes som begynnende med en første slik referansepuls og avsluttet med neste påfølgende referansepuls. Linje B i fig. 2 viser utgangen fra fortriggertelleren 26, som omfatter en puls 82. Linje C i fig. 2 viser utgangen fra triggertelleren 34, som omfatter en puls 84 under hver syklus av kretsdriften. Lin- which comprises a reference pulse 80, which occurs once during each cycle of circuit operation. Each operating cycle can be considered as beginning with a first such reference pulse and ending with the next subsequent reference pulse. Line B in fig. 2 shows the output from the pretrigger counter 26, which comprises a pulse 82. Line C in fig. 2 shows the output from the trigger counter 34, which includes a pulse 84 during each cycle of circuit operation. Lin-

je D i fig. 2 viser utgangssignalet fra triggeruttakskret- and D in fig. 2 shows the output signal from the trigger tap circuit-

sene 17, som 6mfatter en utgangspuls 86 som angir at rada- sensor 17, which includes an output pulse 86 indicating that the radio

ren har sendt. I kjente radarsystemer ville utgangen fra triggergeneratoren 12 normalt påtrykkes radarmodulatoren 10 ren has sent. In known radar systems, the output from the trigger generator 12 would normally be applied to the radar modulator 10

som i sin tur ville trigge radaren for sending etter en bestemt tidsforsinkelse gjennom modulatorkretsene. Foreliggen- which in turn would trigger the radar for transmission after a specified time delay through the modulator circuits. The present-

de oppfinnelse benytter utgangen fra triggergeneratoren 12 de invention uses the output from the trigger generator 12

som en referansepuls og genererer en fortrigger og triggerpuls etter på forhånd fastsatte tidsforsinkelser. as a reference pulse and generates a pretrigger and trigger pulse after predetermined time delays.

Det forutsettes til å begynne med at modulatorforsinkelses-telleren 18, fortriggertelleren 26 og triggertelleren 34 er tilbakestilt eller innstilt på en verdi som nærmere omtalt ovenfor. Det antas videre at den logiske tilstand av de res pektive åpningsledninger 22, 32 og 40 er slik at ingen av tellerne opprinnelig er åpnet. Dessuten forutsettes at tids-innstillings- justeringsstyringen 48 er innstilt på forhånd av operatøren og inneholder et flertall sifre som representerer en ønsket tidsforsinkelse mellom generering av en pretriggerpuls og aktivisering av radarsenderen. Disse sifre koples til triggertelleren 34 via den parallelle databuss 50 og kan betraktes som en utgangsbetingelse for trigger-tellerens 34 telling. Endelig forutsettes at modulatorforsinkelsestelleren 18 er blitt tilbakestilt til en utgangsverdi, fortrinnsvis null. Som det vil bli forklart, er fortriggertelleren 26 i utgangen innstilt på en verdi som mot-tas på databuss42 fra modulatorforsinkelsestelleren 18. Denne utgangsverdi blir etablert under den umiddelbart foregående driftssyklus. Under første driftssyklus etter at systemet er koplet inn, kan nummerverdien på databuss 4 2 således behandles som uekte og derfor ignoreres. Dette kan i praksis oppnås ved at det i de perifere anordninger inngår en logisk krets som ignorerer første fortriggerpuls på ledning 44 etter at systemet er satt i gang. Andre teknikker for å igno-rere den opprinnelige fortriggerpuls vil være kjent for fagfolk. It is initially assumed that the modulator delay counter 18, the pre-trigger counter 26 and the trigger counter 34 are reset or set to a value as discussed in more detail above. It is further assumed that the logic state of the respective opening lines 22, 32 and 40 is such that none of the counters is initially opened. Also, it is assumed that the time setting adjustment control 48 is set in advance by the operator and contains a plurality of digits representing a desired time delay between generation of a pretrigger pulse and activation of the radar transmitter. These digits are connected to the trigger counter 34 via the parallel data bus 50 and can be regarded as an output condition for the trigger counter 34's count. Finally, it is assumed that the modulator delay counter 18 has been reset to an initial value, preferably zero. As will be explained, the pretrigger counter 26 is output set to a value received on data bus 42 from the modulator delay counter 18. This output value is established during the immediately preceding duty cycle. During the first operating cycle after the system is switched on, the number value on data bus 4 2 can thus be treated as invalid and therefore ignored. This can be achieved in practice by incorporating a logic circuit in the peripheral devices which ignores the first pre-trigger pulse on line 44 after the system has been started. Other techniques for ignoring the original pretrigger pulse will be known to those skilled in the art.

Ved inntreden av en triggerpuls 80 fra triggergeneratoren 12, blir fortrigger-flip-flop 30 og trigger-flip-flop 38 innstilt og de logiske nivåer av deres respektive åpningsledninger 32 og 40 endres. Fortriggertelleren 26 og triggertelleren 34 begynner da å telle synkront med systemklokken 16. Telling pågår fra utgangstilstanden som fortriggertelleren og triggertelleren er blitt innstilt på via databuss 42 hhv. databuss50. Når en på forhånd valgt sluttstilling er nådd, stanser tellingen og en puls blir sendt ut. Tellerne kan f. eks. være utformet slik at de teller baklengs fra den opprinnelige tilstand til null, hvor null ville representere den endelige telleverdi. Tellingen kan selvsagt enten gå forover eller bakover, og sluttellingen kan være et hvilket som helst tall, slik at det genereres en tidsforsinkelse mellom opptreden av en referansepuls 80 og utsending av fortrigger og triggerpulser fra de respektive tellerne når de respektive sluttellinger er nådd. Fagfolk vil innse at dersom fortriggertelleren eller triggertelleren forandrer tellertilstand med hver klokkepuls, kan den således danne-de tidsforsinkelse beregnes etter følgende formel, hvor t^ er tidsforsinkelsen, fc er klokkens frekvens og n^ og n. representerer utgangs- og sluttsiffertellerstandene. Upon the arrival of a trigger pulse 80 from the trigger generator 12, pretrigger flip-flop 30 and trigger flip-flop 38 are set and the logic levels of their respective opening lines 32 and 40 are changed. The pre-trigger counter 26 and the trigger counter 34 then start counting synchronously with the system clock 16. Counting continues from the initial state to which the pre-trigger counter and the trigger counter have been set via data bus 42 respectively. data bus 50. When a pre-selected end position is reached, the counting stops and a pulse is sent out. The counters can e.g. be designed so that they count backwards from the initial state to zero, where zero would represent the final count value. The count can of course either go forward or backward, and the final count can be any number, so that a time delay is generated between the appearance of a reference pulse 80 and the sending of pre-trigger and trigger pulses from the respective counters when the respective final counts have been reached. Those skilled in the art will recognize that if the pre-trigger counter or trigger counter changes counter state with each clock pulse, the time delay thus formed can be calculated according to the following formula, where t^ is the time delay, fc is the clock frequency and n^ and n. represent the output and final digit counter readings.

Det vises nå til venstre halvdel av fig. 2, som viser driften av oppfinnelsen under en første driftssyklus etter at systemet er igangsatt. Triggertelleren 34 teller synkront med systemklokken 16 fra utgangsinnstillingen, via tidsinn-stillings-justeringsklokken 48, til sluttellerstand, fortrinnsvis null. Når slutt-tellerstanden er nådd, avgir triggertelleren en puls 84. Triggertellerpulsen 84 er forsinket med tiden t^ i forhold til triggergeneratorens utgangspuls eller referansepulsen 80, som vist på linje C i fig. 2. Som nevnt ovenfor, avhenger denne tidsforsinkelse t^ av tall-spredningen mellom utgangs- og sluttelling og av klokkens frekvens. It is now shown to the left half of fig. 2, which shows the operation of the invention during a first operating cycle after the system is started. The trigger counter 34 counts synchronously with the system clock 16 from the initial setting, via the time setting adjustment clock 48, to a final counter state, preferably zero. When the final counter value is reached, the trigger counter emits a pulse 84. The trigger counter pulse 84 is delayed by the time t^ relative to the trigger generator's output pulse or the reference pulse 80, as shown on line C in fig. 2. As mentioned above, this time delay t^ depends on the number spread between the initial and final count and on the frequency of the clock.

På lignende måte teller fortrigger-telleren 26 synkront med systemklokken 16. Men under den første driftssyklus etter at systemet er satt i gang, betraktes utgangstilstanden av fortriggertelleren 26 som uekte. Når fortriggertelleren 26 når sin sluttilstand sendes en fortriggerpuls. Ettersom denne første fortriggerpuls er basert på det som skal betraktes som en uekte utgangstilstand, skal den ignoreres av det perifere utstyr 14. Første fortriggerpuls er vist på linje B Similarly, the pretrigger counter 26 counts synchronously with the system clock 16. However, during the first operating cycle after the system is started, the output state of the pretrigger counter 26 is considered invalid. When the pretrigger counter 26 reaches its end state, a pretrigger pulse is sent. Since this first pretrigger pulse is based on what is to be considered a spurious output condition, it should be ignored by the peripheral 14. The first pretrigger pulse is shown on line B

i fig. 2 og er betegnet med 82'; dens posisjon i forhold til referansepulsen 8 0 er helt tilfeldig og den er bare vist av hensyn til illustrasjonen i linje B. in fig. 2 and is denoted by 82'; its position relative to the reference pulse 8 0 is completely random and it is only shown for the sake of illustration in line B.

Triggertellerpulsen 84 påtrykkes ledning 54 til tilbakestillingsterminalen R for triggerteller-flip-flop 38 og fører til endring av flip-flop-tilstanden, samtidig som trigger telleren 34 blir lukket og tilbakestilt. Triggertellerpulsen 84 blir også påtrykt ledningen 4 6 til radarmodulatoren 10, og trigger dermed sistnevnte på vanlig måte, slik at radarmodulatoren bringes til å tenne etter en bestemt tidsforsinkelse. Denne tenning registreres av triggeruttakskretsene 17 som danner en utgangspuls 86, vist på linje D i fig. 2. Pulsen 86 vil ses å være forsinket med en tid t ^ i forhold til triggertellerpulsen 84. Denne tidsforsinkelse tm^er den iboende tidsforsinkelse som er egen for hver spesielle radarmodulator, som vitterlig varierer fra sender til sender og med endringer i temperatur, fuktighet, drivkraftfluktuasjo-ner og lignende. Triggertellerpulsen 84 blir også påtrykt en ledning 52 til innstillingen av S terminalen for modulatorforsinkelses-flip-flop 24, og fører til en endring av den logiske tilstand på åpningsledningen 22, for dermed å åpne modulatorforsinkelsestelleren 18. Nå begynner modulatorforsinkelsestelleren 18 å telle synkront med systemklokken 16. Når radarmodulatoren 10 tenner, blir pulsen 86, som indike-rer dette, koplet via ledningen 62 til tilbakestillings-eller R terminalen for modulatorflip-flopforsinkelsen 24. Når tilbakestillingsterminalen for flip-flop 24 blir akti-vert, blir modulatorforsinkelsestelleren 18 lukket og holder den tellerstand som ble oppnådd like før lukkingen. Denne tellerstand overføres på den parallelle databuss 42 til fortriggertelleren 26. Det vil ses at tellerstanden er et mål på tidsforsinkelsen t ^ som skapes av radarmodulatorkretsene og den påtrykkes fortriggertelleren 26 som utgangstilstand for den etterfølgende operasjonssyklus. The trigger counter pulse 84 is applied to wire 54 to the reset terminal R of the trigger counter flip-flop 38 and leads to a change in the flip-flop state, at the same time that the trigger counter 34 is closed and reset. The trigger counter pulse 84 is also applied to the line 4 6 of the radar modulator 10, and thus triggers the latter in the usual way, so that the radar modulator is brought to light after a certain time delay. This ignition is registered by the trigger output circuits 17 which form an output pulse 86, shown on line D in fig. 2. The pulse 86 will be seen to be delayed by a time t^ relative to the trigger counter pulse 84. This time delay tm^ is the inherent time delay peculiar to each particular radar modulator, which of course varies from transmitter to transmitter and with changes in temperature, humidity , driving force fluctuations and the like. The trigger counter pulse 84 is also applied to a line 52 to the setting of the S terminal of the modulator delay flip-flop 24, and causes a change of the logic state on the opening line 22, thereby opening the modulator delay counter 18. Now the modulator delay counter 18 begins to count synchronously with the system clock 16. When the radar modulator 10 turns on, the pulse 86, which indicates this, is connected via the wire 62 to the reset or R terminal of the modulator flip-flop delay 24. When the reset terminal of the flip-flop 24 is activated, the modulator delay counter 18 is closed and maintains the counter level that was obtained just before the closing. This counter value is transferred on the parallel data bus 42 to the pre-trigger counter 26. It will be seen that the counter value is a measure of the time delay t ^ created by the radar modulator circuits and it is applied to the pre-trigger counter 26 as the output state for the subsequent operation cycle.

Den andre operasjonssyklus er vist på høyre side av fig. 2. Under den andre syklus, blir utgangspulsen eller referansepulsen 80 fra triggergeneratoren 12 påtrykt fortrigger-flip-flop 30 og trigger-flip-flop 38, som åpner fortriggertelleren 26 og trigger telleren 34. Begge tellerne 26 og 34 begynner tellingen synkront med systemklokken, som nevnt ovenfor. The second operating cycle is shown on the right side of fig. 2. During the second cycle, the output pulse or reference pulse 80 from the trigger generator 12 is applied to the pretrigger flip-flop 30 and trigger flip-flop 38, which opens the pretrigger counter 26 and trigger counter 34. Both counters 26 and 34 begin counting synchronously with the system clock, as mentioned above.

Når fortriggertelleren 26 åpnes, begynner den å telle og starter med utgangstilstanden som ble opprettet der via den parallelle databuss 42 under første operasjonssyklus. Når fortriggertelleren 26 når sin endelige telletilstand, avgir den en fortellerpuls 82 som på ledning 44 føres til de perifere anordninger 14 og på ledning 4 5 også føres til tilbake-stilling for R terminalen av flip-flop 30. Dette stiller flip-flop 30 tilbake, hvilket lukker fortriggertelleren 26 mot ytterligere telling. Som vist på linje B i fig. 2, opptrer fortriggerpulsen 82 en tid tm(j etter ref eransepulsen 80. Denne tid er identisk med radarmodulator-forsinkelsesti-den som ble målt av modulatorforsinkelsestelleren 18 under foregående operasjonssyklus. When the pretrigger counter 26 is opened, it begins counting and starts with the output state established there via the parallel data bus 42 during the first cycle of operation. When the pre-trigger counter 26 reaches its final counting state, it emits a telling pulse 82 which on wire 44 is fed to the peripheral devices 14 and on wire 4 5 is also fed to the reset position for the R terminal of the flip-flop 30. This resets the flip-flop 30 , which closes the pretrigger counter 26 against further counting. As shown on line B in fig. 2, the pre-trigger pulse 82 occurs a time tm(j after the reference pulse 80. This time is identical to the radar modulator delay time which was measured by the modulator delay counter 18 during the previous operation cycle.

På lignende måte begynner triggertelleren 34 å telle, og Similarly, the trigger counter 34 starts counting, and

starter med utgangstilstanden som er opprettet der av tids-innstillings- justeringsstyringen 48 via databuss 50. Når den endelige tilstand er nådd, avgir triggertelleren en puls 84, som ses på linje C i fig. 2 og opptrer en tid t^ etter referansepulsen 80. Det vil fremgå at triggerpulsen 84 opptrer en tid t^ - tmd etter fortriggerpulsen 82. Som omtalt ovenfor, vil triggerpulsen 84 samtidig trigge radarmodulatoren 10, åpne modulatorforsinkelsestelleren 18 og tilbakestille triggertelleren 34. Radarmodulatoren 10 tenner igjen, som illustrert ved puls 86 på linje D i fig. 2. Denne puls ses å være en tid T etter referansepulsen 80 som satte syklusen 1 gang. Under henvisning til linjene B og C i fig. 2, vil det ses at triggerpulsen 84 opptrer en tid tfd- t , etter fortriggerpulsen 82, og under henvisning til linje D i fig. 2 vil det ses at radarmodulator 10 tenner samtidig med puls 86 en tid t^ etter fortriggerpulsen 82. Det vil således fremgå at operatøren effektivt kan styre tidsinnstillingen av fortriggerpulsen 82 med henblikk på tenning av radarmodulatoren ved justering av tiden t^ som velges for tidsinnstilling av justeringsstyringen 48. starting with the output state established there by the timing adjustment controller 48 via data bus 50. When the final state is reached, the trigger counter emits a pulse 84, which is seen on line C in FIG. 2 and occurs a time t^ after the reference pulse 80. It will appear that the trigger pulse 84 occurs a time t^ - tmd after the pretrigger pulse 82. As discussed above, the trigger pulse 84 will simultaneously trigger the radar modulator 10, open the modulator delay counter 18 and reset the trigger counter 34. The radar modulator 10 teeth again, as illustrated by pulse 86 on line D in fig. 2. This pulse is seen to be a time T after the reference pulse 80 which set the cycle 1 time. With reference to lines B and C in fig. 2, it will be seen that the trigger pulse 84 occurs a time tfd-t, after the pre-trigger pulse 82, and with reference to line D in fig. 2, it will be seen that the radar modulator 10 ignites simultaneously with pulse 86 a time t^ after the pretrigger pulse 82. It will thus appear that the operator can effectively control the timing of the pretrigger pulse 82 with a view to igniting the radar modulator by adjusting the time t^ which is selected for timing of the adjustment control 48.

Kretsen ifølge oppfinnelsen danner således ved det illust-rerte utførelseseksempel en fortriggerpuls til bruk i det perifere utstyr og danner også en radartriggerpuls. Kretsen utfører en dynamisk måling for hver tidsinnstillingssyklus av den iboende radartidsforsinkelse t 3, og denne benyttes til sikring mot tidsinnstillingsfeil i fortriggeren som kan oppstå på grunn av komponentelding eller klimatiske forand-ringer. Den iboende radartidsforsinkelse blir målt og kom-pensert ved hjelp av oppfinnelsen, slik at behovet for justering av fortriggerkretsene for hver enkelt radarsender blir eliminert. Kretsen gjør det også mulig for operatøren å variere eller forhåndsvelge opptreden av fortriggerpulsen i relasjon til trigging av modulatoren. Dette kan f.eks. skje fra et fjerntliggende sted. In the illustrated embodiment, the circuit according to the invention thus forms a pre-trigger pulse for use in the peripheral equipment and also forms a radar trigger pulse. The circuit performs a dynamic measurement for each timing cycle of the inherent radar time delay t 3, and this is used to safeguard against timing errors in the pre-trigger which may occur due to component wear or climatic changes. The inherent radar time delay is measured and compensated by means of the invention, so that the need for adjustment of the pre-trigger circuits for each individual radar transmitter is eliminated. The circuit also enables the operator to vary or preselect the behavior of the pretrigger pulse in relation to triggering the modulator. This can e.g. happen from a remote location.

Claims

1. Apparatus for triggering a circuit of the type which, when triggered, produces a response after a time delay, and which produces a pre-trigger pulse which precedes the response from the circuit corresponding to a predetermined time interval, characterized by means (12) for producing a sequence of reference pulses, each of which starts an operation cycle, means (34) for triggering the circuit (10) during each operation cycle at a predetermined time after the reference pulse associated with the respective cycle, the period between the reference pulse and the predetermined time being selected in according to the desired length of the predetermined time interval, whereby the circuit (10) provides, when triggered, the response after said time delay, means (18) for measuring said time delay during each operation cycle and means (26) for providing at each operation cycle a pretrigger pulse at a first time after the respective reference pulse according to the time delay measured in the previous cycle.

2. Apparatus as stated in claim 1, characterized in that it further comprises a system clock (16) for producing a sequence of clock pulses, and that the means for measuring said time delay comprise delay counter means (18) which are connected to the system clock (16) and responsive to the trigger means (34) and to the circuit (10) to provide a delay count representative of said time delay.

3. Apparatus as stated in claim 2, characterized in that it further comprises first bistable means (24) which are connected to the delay counter means (18), to the trigger means (34) and to the circuit (10) for preparing the delay counter means (18) ) in response to the triggering of the circuit, and for non-provision of the delay counter means when the circuit provides said response.

4. Apparatus as set forth in claim 2 or 3, characterized in that the pretrigger generator means comprise pretrigger counter means (26) which react to the delay count and are connected to the reference pulse generation means (12) and to the system clock (16) for generating a pretrigger pulse.

5. Apparatus as set forth in claim 4, characterized in that it further comprises another bi-stable means (30) which is connected to the pretrigger generator means (26) and responds to the reference pulses to prepare the pretrigger counter means (26) and further responds to the pretrigger pulse for non-preparation of the pre-trigger counter devices.

6. Apparatus as specified in one of claims 2-5, characterized in that the trigger means comprise trig- timer means (34) responsive to the clock pulses and connected to the reference pulse generator means (12) and to the circuit (10) for providing a trigger pulse at said predetermined time after each reference pulse.

7. Apparatus as set forth in claim 6, characterized in that it further comprises third bistable means (38) which are connected to the trigger-counter means (34) and respond to the reference pulses for priming the trigger-counter means, and further respond to the trigger pulse for non-priming of the trigger counter organs.

8. Apparatus as stated in claim 6 or 7, characterized in that it further comprises timer adjustment means (48) which are connected to the trigger counter means (34) for preselection of said predetermined point in time by supplying a start counter value to the trigger counter means.

9. Apparatus as stated in claim 8, characterized in that the timer adjustment means (48) comprise manually adjustable means for pre-selection of said predetermined time.

10. Apparatus as set forth in claim 3, and any claims related thereto, characterized in that it further comprises outlet circuits (17) which are connected to the circuit (10) and to the first bistable member (24) for coupling the circuit's (10) response to the first bistable organ.

11. Apparatus as stated in claim 3, and one of the claims related thereto, characterized in that the first bistable member (24) has a setting input (S) connected to the trigger member (34) and a reset input (R) connected to the circuit (10).

12. Apparatus as stated in claim 5, or one of the claims related thereto, characterized in that the second bistable device (30) has a setting input (S) connected to the reference pulse generator device (12) and a reset input (R) which responds to the pretrigger pulse from. the pretrigger generator member (26) .

13. Apparatus as stated in claim 7, and one or more claims related thereto, characterized in that the third bistable device (38) has a setting input (S) connected to the reference pulse generator device (12) and a reset input (R) connected to the trigger counter member (34).

14. Method for triggering a circuit of the type which, when triggered, produces a response after a time delay, and which produces a pre-trigger pulse that precedes the response from the circuit by a predetermined time interval, characterized in that the method comprises the following steps: to providing a sequence of reference pulses each of which initiates a cycle of operation, triggering the circuit during each cycle of operation at a predetermined time after the reference pulse associated with the respective cycle, the period defined by the reference pulse and said predetermined time being selected according to the desired length of said predetermined time interval, whereby the circuit provides said response after the time delay with measurement of the time delay during each operating cycle, to provide in each cycle a pre-trigger pulse at a first point in time after the respective reference pulse, the first point in time corresponding to the time delay measured in the n respective previous cycle.

15. Method as stated in claim 14, characterized in that the step of measuring the time delay comprises obtaining a sequence of clock pulses, counting in synchronism with the clock pulses in each operating cycle beginning with the triggering of the circuit, and ending said count when the circuit provides said response.

16. Method as stated in claim 14 or 15, characterized in that the step of obtaining a pre-trigger pulse comprises obtaining a sequence of clock pulses, counting in synchronism with the clock pulses, starting with the provision of each reference pulse, and obtaining a pre-trigger pulse when said count reaches a predetermined number.

17. Method as stated in claim 16, characterized in that the predetermined number becomes determined by counting in synchronism with the clock pulses during each operation cycle, starting with the triggering of the circuit and ending when the circuit provides said response.

18. Method as stated in claim 14, characterized in that the step of triggering includes the provision of a sequence of clock pulses, the counting in synchronism with the clock pulses beginning with the provision of the first reference pulse, and the provision of the trigger pulse taking place when said count reaches a predetermined number.

19. Method as stated in claim 18, characterized in that the predetermined number is selected optionally.

20. Method as set forth in claim 16, characterized in that the step which consists in obtaining a pre-trigger pulse, further comprises counting in synchronism with the clock pulses that begin at a start number, ending said counting when the predetermined number is reached, and to reset to the mentioned starting number.

21. Method as stated in claim 18, characterized in that the step of providing a trigger pulse further comprises counting in synchronism with the clock pulses starting at a start number, terminating said count when a predetermined number is reached, and resetting to the start -the number.