NO152070B - Apparat for testing av en eller flere digitale kretser - Google Patents

Description

Den foreliggende oppfinnelse vedrører et apparat for testing av en eller flere digitale kretser, omfattende en mottaker for mottagelse av den eller hver digital krets for testing, en pseudotilfeldig tallgenerator koblet til nevnte mottager for generering av en sekvens av pseudotilfeldige tall for overføring til inngangsterminalene hos den eller hver digital krets som testes, en styreenhet koblet til nevnte pseudotilfeldig tallgenerator for til-føring av innlednings- og klokkesignaler til disse, og en syklisk redundanskode tester koblet til mottageren og til styreenheten for generering av en testkode som svar på digitale data overført dertil fra utgangsterminalene hos den eller hver digital krets som testes, idet nevnte tester eller testkodegenerator ved mottagelse av et testkode-utlesnings-kontrollsignal fra styreenheten genererer en testkode som tilsvarer de overførte digitale data for sammenligning med en forutetablert testkode for å bestemme hvorvidt den eller hver krets som testes er godtagbar. Et testapparat av denne type vil ikke levere en programmert datamaskin.

Logiske kretser består av diskret halvlederanordninger

og integrerte kretser med integrering i liten, middels og stor skala. Et enkelt logisk brett innbefatter et flertall slike kretser og ettersom pakningstettheten øker, blir ferre testpunkter tilgjengelige, hvilket re-sulteter i et stadig økende kompleks av datastrømmer ved tilgjengelige testpunkter. Som er resultat av dette må logisk brett-testing utføres ved å påtrykke en datastrøm til forskjellige testpunkter og observere svaret på dette ved andre testpunkter på brettet. På-trykte datastrømmer skreddersyes til brettet som er under test og genereres av en aktivt deltagende datamaskin som også bedømmer de resulterende svar. Hver

brett-type som skal testes krever et korresponderende datamaskinprogram som må genereres, utprøves og bekref-tes, og generelt er dette en kostbar tidskrevende prose-dyre .

A S. M A/S 15-000. 6.84

Passive anordninger for å teste logiske kretser med et mi-nimum av programvarestøtte eksisterer i den kjente teknikk. Disse anordninger anvender en syklisk redundans-kontroHkode frembragt av en pseudotilfeldig tallgenerator. Pseudotilfeldige tall har tilfeldige statistiske egenskaper for en bestemt sekvens av koder etter hvilken sekvensen gjentar seg. Data på utgangsklemmene av kretsen som er under test, som reagerer på et ytre eller selvpåtrykket stimuli på inngangen eller testklemmene av denne, overlagres med de pseudotilfeldige koder frembragt av den pseudotilfeldige tallgeneratoren, hvilket forstyrrer den interne sekvens. Ved avslutningen av testsekvensen, fremkommer en kode på utgangsklemmene av testeren som er enestående for kretsen under test. Ettersom disse anordninger krever enten ytre eller selv-stimuli for kretsen under test, eliminerer de ikke den programmerte datamaskin, og de er begrenset m.h.t. de logiske kretser som kan testes.

Fra US patent 3.924.181 er kjent et apparat for utprøv-ing av digitale kretser, hvor det inngår tilkoblings-midler til kretsen som skal utprøves, omfattende en generator for sekvenser av pseudotilfeldige tall, en klokkesignal- og startsignal-inngang, samt en kodegene-rator for kontroll av kretsens utganger. Patentet om-handler dog ikke et testapparat for en digital krets, hvor apparatet kobler pseudotilfeldige klokke- og til-bakestillingspulser til klokke- og tilbakestillingsterminalene hos den digitale krets som testes. En slik innbefatning av pseudotilfeldige klokke- og tilbakestillingspulser i forbindelse med den pseudotilfeldige se-kvens på inngangsterminalene for kretsen som testes, bevirker at alle de logiske kretser innenfor denne blir grunndig behandlet og bevirker at virkningene av alle interne feil forplantes til kretsens utgangsterminaler. Med pseudotilfeldige inngangssignaler og pseudotilfeldige klokke- og tilbakestillingspulser matet til en krets som testes, vil initialisering kunne gjennomføres automatisk ved å gjennomløpe testene på en gjentatt må-te. Testsykluser av tilstrekkelig lengde vil eliminere alle transientfeil, hvilket bevirker at kretsen som testes „oppnår en veldefinert tilstand etter en fullstendig syklus, hvorved man eliminserer behovet for programvare for å finne et sett av mønstre for å initialisere et nett til en bestemt tilstand.

Betydelig forenkling m.h.t. logisk brett-testing, rela-tivt det som er oppnåelig ved den kjente teknikk, kan realiseres med anvendelsen av pseudotilfeldige tall som inngangsdata. Ved å påtrykke en pseudotilfeldig sekvens med tilstrekkelig lengde på inngangsklemmene av brettet under test, og påtrykke klokke og tilbakestillingspulser på en pseudotilfeldig basis, bevirkes alle logiske kretser innenfor brettet til å bli grundig ut-prøvet og virkningen av alle interne feil vil forplante seg til utgangsklemmene på brettet. Ved således å no-tere de data som fremkommer på utgangsklemmene av brettet under test ved avslutningen av hver sekvens og sam-menligne nevnte data som på tilsvarende måte er oppnådd på et kjent godt brett, er det mulig å bestemme hvorvidt feil eksisterer innenfor nettet. Det er m.h.t. et slikt system at de foreliggende oppfinnelse finner an-vendelse.

Det foreliggende apparat kjennetegnes ifølge oppfinnelsen primært ved at apparatet dessuten omfatter en testklokkegenerator og en testtilbakestillingsgenerator

koblet til nevnte pseudotilfeldige tallgenerator, styreenheten og mottageren for generering av pseudotilfeldige klokke- og tilbakestillingspulser for overføring til klokke- og tilbakestillingsterminalene for den eller hver digitale krets som testes, hvorved digitale data kobles til utgangsterminalen hos den eller hver krets som testes som svar på de pseudotilfeldige tall og de pseudotilfeldige klokke- og tilbakestillingspulsene.

Ytterligere trekk ved den foreliggende oppfinnelse vil fremgå av de etterfølgende patentkrav samt den etter-følgende beskrivelse i eksempels form under henvisning til de vedlagte tegninger. Fig. 1. er et blokkdiagram av en utførelsesform ifølge oppfinnelsen. Fig. 2 et et blokkdiagram av en styreenhet som vist i fig. 1. Fig. 3 er en fremstilling av bølgeformer som er anvend-bar for forklaring av oppfinnelsen. Fig. 4 er et blokkdiagram av en PRNG (pseudotilfeldig tallgenerator) vist i fig. 1. Fig. 5 er et blokkdiagram av en testklokkegenerator og test- tilbakestillingsgenerator vist i fig. 1. Fig. 6 er et blokkdiagram av en utførelsesform av oppfinnelsen i hvilken en universell mottager for innfør-ing av kretsbrettet som skal testes blir anvendt. Fig. 7 er et blokkdiagram av en CRC (syklisk redundanskode) kontrollenhet som vist i fig. 1. Slik som vist i fig. 1 innbefatter en digital tester 10 i følge den foreliggende oppfinnnelse en modusbryter 11 for å velge den ønskede operasjonsmodus, en styreenhet 12 som tilveiebringer styresignaler for operasjonen av den digitale testeren 10 ifølge den valgte modus på modusbryteren 11, og en pseudotilfeldig tallgenerator

(PRNG) 13 som kobler pseudorandom-tall til inngangsklemmene av en anordning under test (DUT) 16. En testklokkegenerator 14 og en testtilbakestillingsgenerator 15, som mottar klokke- og innledningspulser fra styreenheten 12 og pseudotilfeldige tall fra nevnte PRNG 13, AS^obs]1eo^ 6gseudotilfeldige tall, klokkepulser og pseudo-

tilfeldige tilbakestillingspulser til henholdsvis data-inngangsklemmene, klokkeklemmene og tilbakestillings-klemmene for anordningen under test (DUT) 16. Utgangsklemmene fra nevnte DUT 16 kobles til en utgangsmulti-plekser 17 som styres av multiplekser styresignaler fra styreenheten 12 for sekvensmessig å koble disse klemmer gjennom en datavelger 21 og bryter 22 til inngangsklemmen av en syklisk redundanskode (CRC) kontrollenhet 23, som virker som en testkodegenerator og som mottar klokkepulser og testkodeutlesnings kontrollsignaler fra styreenheten 12. Ved mottagelse av hvert testkodeutlesnings kontrollsignal, kobler CRC kontrollenheten 2 3

en testkode til en utlesningsanordning, hvilken ikke er vist. Anordningen under test bestemmes til" å være uten feil hvis testkoden korresponderer med den som tidligere er oppnådd fra et flertall identiske anordninger som var kjent for å være feilfrie.

En selvtestevne kan innkorporeres i den digitale testeren 10 ved å innbefatte en selvtestmultiplekser 24, en selvtestposisjon på modusbryteren 11, og en DUT shunt-bryter 25. Inngangsklemmene for selvtestmultiplekse-ren 24 er koblet til utgangsklemmene av PRNG generatoren 13, testklokkegeneratoren 14, og testtilbakestillingsgeneratoren 15, mens utgangsklemmene, som kan være en eller flere, er koblet til inngangsklemmene av datavelgeren 21. Med modusbryteren 11 i selvtestposisjonen, kobler styreenheten 12 et energiseringssignal til DUT shuntbryteren 25. hvilket bevirker utgangsklemmene av PRNG generatoren 13 til å bli direkte koblet til inngangsklemmene av utgangsmultiplekseren 17 og tilfører et selvtestsignal til datavelgeren 21, hvilket åpner datavelgeren 21 til å virke som en multiplekser.

Den digitale testeren 10 kan også innbefatte evnen til

å kontrollere data ved valgte inngangsklemmer av utgangsmultiplekseren 17 (lokaliseringsmodus) og å tilveiebringe manuel sondetesting av interne testpunkter av nevnte

DUT 16 (sondemodus). I lokaliseringsmodusen kobler modusbryteren 11 et åpnesignal til lokaliseringsstyre-enheten 26, hvilken i sin tur kobler et styresignal til utgangsmultiplekseren 17. DUT shuntbryteren 25 energi-seres ikke, og alle andre enheter enn ungangsmultiplek-seren 17 opererer som i DUT operasjonsmodusen. Lokali-seringsstyreenheten 26 kobler lokaliseringsstyresig-naler til utgangsmultiplekseren 17 som velger en inngangsklemme av denne til å koble til utgangsklemmen mens den hindrer alle andre inngangsklemmer fra å koble data til utgangsklemmen. Dataene fra hver valgte inngangsklemme kobles gjennom datavelgeren 21 og bryteren 22

til CRC og kontrollenheten 23, i hvilket en testkode genereres som kobles til en utlesningsanordning (ikke vist). Testkoden som genereres av utlesningen sammen-lignes med en forutetablert testkode for utgangsklemmen under test. Med modusbryteren 11 i den manuelle sonde-posisjonen, kobles et signal fra modusbryteren 11 for å energisere bryteren 22 som frakobler datavelgeren 21 fra CRC kontrollenheten 2 3 og kobler en manuell sonde til denne. Alle enhetene opererer som i DUT operasjonsmodusen. Hvert testpunkt av nevnte DUT og selve den digitale testeren kan undersøkes, og data derfra bli koblet til CRC kontrollenheten 2 3 med den resulterende utlesning sammenlignet med en tidligere bestemt kode, for derved å lokalisere feil i nevnte DUT og/eller den digitale testenheten.

Styreenheten 12 tilveiebringer klokke- og innledningssignaler for å starte PRNG generatoren og CRC kontrollenheten samtidig fra kjente begynnelsestilstander, styrer alle multiplekserne, bestemmer antallet av testtil-stander mellom innledningspulser, bevirker CRC kontrollenheten 23 til å koble testresultatene til en fremvis-ende utlesning, og restarter sekvensen etter at testresultatene er blitt fremvist. Et diagram av styreenheten 12 er vist i fig. 2.

I Fig. 2 er en hovedklokke 31 koblet til en klokkesty-

A.S M A'S. t5.000.6.84 reenhet 32 i hvilken PRNG klokken, CRC klokken, til-bakestillingsklokken, og vippe klokkesignaler som er vist i bølgeformdiagrammene i fig. 3.,-utledes fra ho-vedklokken på vanlig måte. I klokkestyreenheten 32

kan hver tilbakestillingsklokkepuls trigges av den bakre kanten av hver vekselvise vippe klokkepuls, som vist i fig. 3. For en vanlig PRNG generator, kan bølgefor-men vist for CRC klokken også tjene som PRNG klokken.

I en utforming som skal omtales i det etterfølgende,

må imidlertid PRNG klokken ha en høyere frekvens enn CRC klokken. En bølgeform som er representativ for denne situasjon er vist i fig. 3. CRC klokkepulser fra styreenheten 32 er koblet til en klokkestyreenhet 33 i hvilken multiplekserstyrepulsene og innledningspulsene, som vist i fig. 3, genereres på vanlig måte. Multiplekseren trinnforskyver fra en inngangsklemme til den neste med hver dataendringspuls, dvs. med hver CRC puls, og kobler derved sekvensmessig hver inngangsklemme til ut-gangsk lemmen.

Ved mottagelsen av et selv-test ånnesignal fra modusbryteren 11 i fig. 1, tilveiebringer klokkestyreenheten 33 et selv-teststyresignal til datavelgeren 21, og bevirker den derved til å virke som en multiplekser, idet utgangsklemmene av selv-testmultiplekseren 2 4 og utgangsmultiplekseren 17 multiplekses til å tilveiebringe en datastrøm til CRC kontrollenheten 2 3 gjennom bryteren 22. Klokkestyreenheten 32 tilveiebringer også tilbake-stillingsklokkepulser som kobles til klokketest-tilbake-stillingsgeneratoren 15 i fig. 1, og også kobles til datainngangsklemmen av "D" vippen 34 som klokkes av vippe klokkepulsene koblet fra styreenheten 32. Vippen 34 kan vippes av den bakre kanten av hver vippe klokkepuls fra styreenheten 32 for å tilveiebringe data (på utgangsklemmen av denne) som er de data som fremkom på datainngangsklemmen under den tidligere klokkepuls. Dataene på utgangsklemmen av vippen 34, som er vist som vippe-bølgeformen i fig. 3, kobles til en inngangsklemme av en OG port 35, hvis andre inngangsklemme er koblet til modusvelgerbryteren 11 i fig. 1. Med modusvelgerbryteren 11 i DUT posisjonen kobles et høynivåsignal til den andre inngangsklemmen av OG porten 35 for således å muliggjøre at vippe-bølgeformen kan kobles til en inngangsklemme på en ELLER port 36. I denne situasjon kobles vippe-bølgeformen fra utgangsklemmen av ELLER porten 36 til klokkeklemmene av testklokkegeneratoren 14 og testtilbakestillingsgeneratoren 15 i fig. 1 for å tilveiebringe klokkepulsene til disse.

Med modusvelgerbryteren 11 i DUT posisjonen, mottar CRC enheten 2 3 data under datatilstandsendringene, og som en følge av dette ikke mottar klokkesignaler og tilbake-stillingssignaler som aldri er aktive på disse tidspunk-ter. I selv-testmodusen er det nødvendig for CRC enheten 23 å se alle klokke- og tilbakestillingspulser. Dette kan gjennomføres ved å tilveiebringe et lavnivåsignal for modusvelgeren, når modusvelgerbryteren er i selvtestposisjonen, til den andre inngangsklemmen av OG porten 35 og til inngangsklemmen av en inverterer 37, hvis utgangsklemme er koblet til en første inngangsklemme av en OG port 38, hvis andre inngangsklemme er koblet til en utgangsklemme av PRNG generatoren 13, som en-nå ikke er beskrevet, mens utgangsklemmen på OG porten 38 er koblet til en inngangsklemme av ELLER porten 36. Med modusvelgerbryteren 11 således i DUT posisjonen, kobles et høynivåsignal til OG porten 35, og et lavnivåsignal kobles til OG porten 38, hvilket således blok-kerer OG porten 38, åpner OG porten 35 og tillater bølgeformen på utgangsklemmen av vippen 34 å bli koblet gjennom OG porten 35 og ELLER porten 36 til å bli koblet til klokkeklemmene av testklokkegeneratoren 14 og testtilbakestillingsgeneratoren 15. Med modusvelgerbryteren i selvtestmodus, kobles et lavnivåsignal til

den andre inngangsklemmen av OG porten 35 og til inngangsklemmen av invertereren 37, idet det kobles et høynivåsignal til den første inngangsklemmen av OG

porten 38, OG porten 35 blokkeres, og det hindres at bølgeformen på utgangsklemmen av vippen 34 kobles til ELLER porten 36. Høynivåsignalet kobles til den første inngangsklemmen av OG porten 38 åpner og OG porten 38

og tillater bølgeformen på utgangsklemmen av PRNG generatoren 13, til hvilken den andre inngangsklemmen av OG porten 38 er koblet, og koble gjennom OG porten 38

og ELLER porten 36 til klokkeklemmene av testklokkegeneratoren 14 og testtilbakestillingsgeneratoren 15.

Ved avslutningen av hver testsekvens mottar CRC kontrollenheten 23 i Fig. 1 et testutlesningssignal fra styreenheten 12 som bevirker dataene på utgangsklemmene av denne til å bli koblet til en utlesningsanordning (ikke vist). Under henvisning påny til fig. 2 kan denne test-utlesningspuls genereres ved å koble en første inngangsklemme av en OG port 41 til innledesignal utgangsklemmen av klokken 33, koble en andre inngangsklemme av OG porten 41 til tilbakestillingsklokkesignal-utgangsklemmen av klokkestyreenheten 32, og koble en tredje inngangsklemme av OG porten 41 via en inverterer 42 til vippe klokkeutgangsklemmen av klokkestyreenheten 32.

OG porten 41 vil da tilveiebringe et testutlesningssignal når tilbakestillingsklokkebølgeformen og den inn-ledede bølgeform er på et høyt nivå, og vippe klokke-bølgeformen er ved et lavt nivå. Ettersom disse betingelser kun kan eksistere en gang for hver 2n ^ telling av CRC klokken, tilveiebringer signalet på utgangsklem-' men av OG porten 41, som er det som er vist i fig. 3 som testutlesningsstyresignal, et høynivåsignal ved avslutningen av hver testsekvens.

Et pseudotilfeldig tall er en sekvens av ENERE og NUL-LER som synes å være tilfeldig over en gitt sekvenslengde etter hvilken sekvensen gjentas. Realisering av en pseudotilfeldig generator (PRNG) kan gjennomfø-res med et lineært tilbakekoblings n bit skiftregister. PRNG generatorer av denne type kan ha en hvilken som helst sekvenslengde inntil 2n og anordninger av denne sort som har maksimal lengde, hvilke gjentar sekvensen etter nøyaktig 2n~<l> bits, er velkjente i teknikken. I disse generatorer er det nøyaktig et klokke-interpuls interval mellom pseudotilfeldige tall som er tilgjengelige på utgangsklemmene, hvilket bevirker hvert etter-følgende tall å være av den samme pseudotilfeldige nor-mererte sekvens forsinket med en bit. Selvom disse PRNG generatorer kan anvendes som datakilden for nevnte DUT 16, vil ene bit forsinkelsen ikke tilveiebringe et optimalt datamønster. Dette mønster kan forbedres ved å koble hvert trinn av n bit skiftregisteret gjennom et korresponderende trinn av et n bit register som lastes ved en lavere hastighet enn den for PRNG klokken, for således å tilveiebringe 2 n — 1 tall som er valgt tilfeldig fra den pseudotilfeldige tallsekvensen.

Det henvises nå til fig. 4. Et n bit skiftregister 43 er tilveiebragt med utgangstapninger ved hvert trinn 43 a til 43 n. Et flertall tapninger, som kan utgjøre K, er koblet til en K bit modulo-to-adderer 44 som tilveiebringer en ENER på utgangsklemmen av denne når et ulikt tall av K inngangsklemme har en ENER koblet til seg. K antallet av tapninger koblet til K inngangsklemmene av modulo-to-addereren 44 velges til å gi en pseudotilfeldig sekvens av maksimal lengde. Hvert trinn i n bit skiftregisteret 43 kobles gjennom ta<p>ningene 43a til 43n til korresponderende trinn i et n bit register 45 som lastes ved en lavere hastighet enn skifthast-igheten i n bit skiftregisteret 43. Dette kan gjennom-føres ved å koble PRNG klokken til n bit registeret gjennom en delingskrets 46. Etter innledning, innehol-der minst et trinn av n bit skiftregisteret 43 en ENER og med hver påfølgende PRNG klokke<p>uls til skiftregisteret 43, kobles signalet på utgangsklemmen av K bit modulo-to-addereren 44 inn i det første trinnet av n bit skiftregisteret 43. Med hver påfølgende klokkepuls, endrer dette signal seg pseudotilfeldig som et resultat av tilbakekoblingen fra K tapningene i n bit skiftregisteret 43. Med hver PRNG klokkepuls, endres koden som er tilgjengelig for n bit registeret 45. Dette fort-setter inntil 2<n>~^- koder er gjort tilgjengelige, hvor-etter sekvensen gjentas. Hvis f.eks. delingskretsen 46 tilveiebringer en del-med-fire funksjon, lastes hver fjerde kode som er tilgjengelig for n bit registeret 45

i dette og gjøres tilgjengelig på utgangsklemmene av dette. Ettersom 2<n_1> er et ulikt tall, vil deling med et likt tall slik som fire, bevirke at alle de 2<n>~^ koder er tilgjengelig på en sekvensmessig måte før gjen-tagelse av sekvensen. Utgangsklemmene 45a til 45n i n bit registeret 45 kobles til dataklemmene av nevnte DUT 16, mens en klemme, slik som f.eks. klemmen 45a, også kobles til den andre inngangsklemmen av OG porten 38. Ettersom data kobles til nevnte DUT 16 med CRC klokkehastigheten, er det nødvendig for PRNG klokkehastigheten å overskride datahastigheten med et multiplum som er lik det for delingskretsen 46, hvilket i det eksempel som nettopp er gitt er 4. Dette er illustrert i fig. 3, hvor PRNG klokkegjentagelseshastigheten er fire ganger CRC klokkegjentagelseshastigheten.

En tidsgenerator for en digitaltestmodul må tilfredsstille de funksjonelle tidskrav for modulene som skal testes og være i stand til å utføre praktisk talt alle betingelser som kreves for en fullstendig modultest. For å fullføre dette er det nødvendig å tilveiebringe tidssignaler med riktig eksklusivitet og med tilstrekkelig opptreden frekvens for anordningene som skal testes. Visse digitale anordninger krever tidspunktendringer, klokke og tilbake-stillingssignaler som overlapper, mens andre krever eksklusivitet av disse hendelser. Moduler som krever fullstendig eksklusivitet kan anvende signalsettet merket "testklokke 1" og "tilbakestilling 1" i fig. 3, mens moduler som ikke krever eksklusivitet kan anvende signalsettet "testklokke 2" og "tilbakestilling 2". Genereringen av disse signalsett vil bli forklart under henvis-

visning til fig. 5.

Testklokkegeneratoren 14 innbefatter en dekoder 51, hvilken dekoder en K bit innmatning til 2^ utgangsklemmer,

som har K inngangsklemmer koblet korresponderende med k av de n utgangsklemmene i PRNG generatoren 13. En utgangsklemme av dekoderen 51 er koblet til testtilbakestillingsgeneratoren 15, hvis hensikt vil bli forklart i det etterfølgende, og via en inverterer 53 til en inngangsklemme for et flertall OG porter 54. Hver av de gjen-værende 2^<_1> utgangsklemmer er koblet gjennom inverterere 55 til klokkeklemmen på en korresponderende vippe av k vipper 56 og til en andre inngangsklemme av en korresponderende port av k•OG porter 54. Klokkeklemmen på hver av vippene 56 og en tredje inngangsklemme av OG porten 54

er koblet til utgangsklemmen av ELLER porten 36 (fig.2) for å motta generatorklokkepulser. Med denne kretsen vil det være et høynivåsignal for testklokke nr. 1 bøl-geformen for utgangsklemmene av hver av OG portene 5 4

for 2k<-2> tilstander av hver 2k tilstander. Hver av vippene 56, hvis utgangssignaler omfatter testklokke nr. 2 bølgeformen åpnes for 2^<-1> tilstander og kan vippes på

den fallende kant av generatorklokkepulsene som mottas fra styreenheten. Denne kombinasjon bevirker et høyni-våsignal på utgangsklemmen av hver av vippene 56 til å inntreffe i 2k <1> av 2(^+D tilstander.

Idet det refereres påny til fig. 5, innbefatter testtilbakestillingsgeneratoren 15 en dekoder 52, hvilken dekoder eni- bit innmatning til 2 utgangsklemmer, som har JL inngangsklemmer koblet korresponderende til-^ av de n utgangsklemmene av PRNG generatoren 13. De 2^ utgangsklemmen kan hver kobles til en inngangsklemme av en korreesponderende port' av - Is OG porter 57. En andre inngangsklemme av hver av de ^ OG portene 5 7 er koblet til utgangsklemmen av ELLER porten 36 i fig. 3 for å motta generatorklokkepulser. Idet det fremdeles henvises til fig. 5, kan m av de n utgangsklemmene av PRNG generatoren 13 også kobles korresponderende til en av m låsekretser 61, og hver av disse klokkes av tilbakestil-lingsklokken fra styreenheten 12 (fig. 1). Hver utgangsklemme av de m låsekretsene 61 er koblet til en inngangsklemme av en dekoder 6 2 som dekoder denne m bit innmatning til 2m utgangsklemmer.

En puls som er representativ for et høynivåsignal, eller en ENER vil inntreffe på hver utgangsklemme av dekoderen 52 ved en periode av hver 2"^ perioder for hvilken den er åpen. Den åpnes imidlertid for dekoderen 51 kun en periode av hver 2 perioder. Følgelig vil kun en puls, slik som den vist som tilbakestillings nr. 1 fremkomme på utgangsklemmen av hver av OG portene 57 for hver av v tilstander. Hver lås 61 vippes på den fremre kant av til-bakestillingsklokkepulsen, hvorved tilveiebringes et høy-nivåsignal, slik som det som er vist som tilbakestillings nr. 2 i fig. 3, til minst en inngangsklemme av dekoderen 62 og samtidig til en av utgangsklemmene av denne. Således vil hver utgangsklemme av dekoderen 62 ha koblet til seg en tilbakestillings nr. 2 puls av hver av 2m tidspunkt-tilstander.

Fordelingen av PRNG datasignalene til nevnte DUT 16 inngangsklemmer og koblingen av utgangsklemmene av denne til utgangsmultiplekseren 17, kan gjennomføres med en universell mottager 6 3 og en fordelingsmultiplekser 6 4 (vist i fig. 6) og tilhørende programvare for å dirigere passende multipleksing for hver modul, eller ved å tilveiebringe et flertall av tilegnede mottagere som hver er fastkoblet til PRNG generatoren 13 og utgangsmultiplekseren 17 i fig. 1 for å tilveiebringe de passende inngangs og utgangsklemmekoblinger for en gitt modul-type. Bruken av tilegnede mottagere unngår tillegget av fordelingsmultiplekseren 64 og eliminerer programva-ren som kreves for den passende addressering av mottager-klemmene for hver modul under test. Fordelingsmultiplekseren 64 kan elimineres når en universell mottager anvendes ved å konstruere utgangsmultiplekseren 17 i fig. 1 til å samle alle klemmene av den universelle mottageren. Dette ville koble inngangsdata såvel som utgangsdata for nevnte DUT til CRC kontrollenheten 23, men ikke påvirke entydigheten av testutlesningskoden på utgangsklemmene av denne. Innledningssignaler kreves ikke for hverken de tilegnede mottagere eller den universelle mottager. Innledning gjennomføres automatisk i nevnte DUT ved å

la testen løpe på en gjentagende måte. Testperioder med tilstrekkelig lengde vil eliminere alle transiente feil, for hvilke nevnte DUT vil motta en godt definert tilstand etter en fullstendig testsyklus.

En syklisk redundanskode (CRC) kontrollenhet mottar en strøm av digitale data som et polynom, deler det mot-tatte polynom med et polynom som er karakteristisk for CRC kontrollenheten og presenterer resten av delingen som testkoden. En n bit CRC kontrollenhet har et n'te ordens karakteristisk polynom slik at polynomdelingen resulterer i en n bit restkode. En CRC kontrollenhet komprimerer en m bit inngangsdatastrøm som representerer et m dimensjonsmessig rom til en n bit kode som representerer et n dimensjonsmessig rom og kan anses som en pseudotilfeldig planlegger av et m dimensjonsmessig rom til et n dimensjonsmessig rom. For m større enn n representerer dette en virkningsfull komprimering av data. Når en testkode for en spesiell inngangsdatastrøm bestemmes, er det velkjent teknikk at sannsynligheten for at en n bit CRC kontrollenhet tilveiebringer det samme resultat for en hvilken som helst annen datastrøm er omtrentlig (l/2)<n.> Således er sannsynligheten for at testkontrollenheten overser en feil f.eks. mindre enn 0.002 % hvis N=16. En entydig CRC kode kan bestemmes for hver modul ved testing av et flertall slike moduler som antas gode og nedtegne testutgangskoden for hver.

En kode for modulen etableres når testutgangskoden for et forutbestemt antall moduler er invariant.

Idet det henvises til fig. 7, omfatter CRC kontrollenheten 2 3 et n bit skiftregister 65 forsynt med utgangstapninger 65a til 65n ved hvert trinn. Et flertall tapninger som utgjør L er koblet til en L bit modulo-to-adderer 66 som tilveiebringer et høynivåsignal på utgangsklemmen av denne når et ulikt tall av de L inngangsklemmene har et høynivåsignal koblet til seg. En inngangsklemme 66a i L bit modulo-to-addereren 66 er koblet til bryteren 22 i fig. 1 for å motta data som skal analyseres. Hvert trinn av n bit skiftregisteret 65 kobles gjennom tapningene 65a til 65n til korresponderende trinn i et n bit register 67. n bit skiftregisteret innledes med et høynivåsignal i minst et trinn av innledningssignalet koblet fra styreenheten 12 (fig. 1) via lederen 68 og klokkes av CRC klokkesignalet koblet fra styreenheten 12 via lederen 69. Ved avslutningen av testsyklusen, mottar n bit registeret 67 et testkodeutlesningskontrollsig-nal via en linje 71 fra styrenheten 12 og kobler testkoden som befinner seg i denne via lederne 67a til 67n til en testutlesningsanordning som ikke er vist. For å detektere periodiske feil i et kretsbrett under test,

bør bitlengden for CRC kontrollenheten 2 3 være minst lik antallet av bits i testsyklustelleren. En CRC kontrollenhet bør f.eks. ha en 20 bit lengde når en 20 bit tel-ler styrer genereringen av innledningspulsene. For i tillegg å redusere sannsynligheten for kretsbrett feil-kansellering, bør CRC kontrollenheten 2 3 inneha en til-bakekoblingsutforming som avviker fra den i PRNG generatoren 13.

Claims (9)

1. Apparat for testing av en eller flere digitale kretser, omfattende en mottaker (63) for mottagelse av den eller hver digital krets (16) for testing, en pseudotilfeldig tallgenerator koblet til nevnte mottaker (63) • for generering av en sekvens av pseudotilfeldige tall for overføring til inngangsterminalene hos den eller hver digital krets (16) som testes, en styreenhet (12) koblet til nevnte pseudotilfeldig - tall-generator for tilføring av innlednings-og klokkesignaler til disse, og en syklisk redundanskodetester (23) koblet til mottakeren (63) og til styreenheten (12) for generering av en testkode som svar på digitale data overført dertil fra utgangsterminalene hos den eller hver digital krets som testes, idet nevnte tester eller testkodegenerator (23) ved mottagelse av et testkode-utlesnings-kontrollsignal fra styreenheten (12) genererer en testkode som tilsvarer de overførte digitale data for sammenligning med en forutetablert testkode for å bestemme hvorvidt den eller hver krets som testes er godtagbar, karakterisert ved at apparatet dessuten omfatter en testklokkegenerator (14) og en testtilbakestillingsgenerator (15) koblet til nevnte pseudotilfeldige tallgenerator (13), styreenheten (12), og mottakeren (63) for generering av pseudotilfeldige klokke- og tilbakestillingspulser for overføring til klokke- og tilbakestillingsterminalene for den eller hver digitale krets (16) som testes, hvorved digitale data kobles til utgangsterminalen hos den eller hver krets som testes som svar på de pseudotilfeldige tall og de pseudotilfeldige klokke- og tilbakestillingspulsene.

2. Apparat som angitt i krav 1, karakterisert ved at det ytterligere innbefatter en første multiplekser (17) koblet mellom mottakeren (63) og testkodegeneratoren (23) for multipleksing av data koblet dertil for å tilveiebringe en datastrøm fra utgangene hos disse for kobling til testkodegeneratoren (23).

3. Apparat som angitt i krav 2, karakterisert ved at mottakeren (63) omfatter et flertall mottagere som hver er koblet til å motta pseudotilfeldige tall fra nevnte pseudotilfeldig-tall-generator (13), til å motta pseudotilfeldige klokke- og tilbakestillingspulser fra nevnte klokke- og tilbakestillingsgenerator (14, 15), og hver koblet til den første multiplekseren (17) ved terminaler som korresponderer med utgangsterminalene av en digital krets (16) som skal innføres deri .

4. Apparat som angitt i krav 2, karakterisert ved at nevnte mottaker (63) omfatter en universell mottaker (63), i hvilken hver digitale krets for testing kan innføres, idet nevnte universelle mottaker (63) er koblet til nevnte pseudotilfeldige-tall-generator (13) og nevnte klokke- og tilbakestillingsgenerator (14, 15) gjennom en fordelings-multiplekser (64) som i sin tur er koblet til den første multiplekseren (17), idet fordelingsmultiplekseren (64) bevirker passende kobling av nevnte pseudotilfeldige-tall-generator (13), nevnte testklokke- og tilbakestillingsgenerator (14, 15) og den første multiplekseren (17) til en digital krets (16) som er innført deri for testing.

5. Apparat som angitt i krav 4, karakterisert ved at den første multiplekseren (17) sampler alle terminalene hos den universelle mottakeren (63) .

6. Apparat som angitt i krav 2-5, karakterisert ved at det ytterligere innbefatter en andre multiplekser (24) koblet til nevnte pseudotilfeldig- tall-generator (13) og til nevnte klokke- og tilbakestillingsgenerator (14, 15) for multipleksing av pulser mottatt derfra til utganger derav, og en data velger (21) koblet til utgangene hos nevnte andre multiplekser (24) til utgangene hos den første multiplekseren (17) og til styreenheten (12) for på styrbar måte å koble utgangssignalene fra nevnte første og andre multipleksere (17, 24) til testkodegeneratoren (23) .

7. Apparat som angitt i krav 6, karakterisert ved at det ytterligere innbefatter en omveksler (25) for omvekselbart å koble nevnte pseudotilfeldig-tall-generator (13) til den første multiplekseren (17) for å forbipassere den eller hver digitale krets (16) som testes.

8. Apparat som angitt i et hvilket som helst av kravene 2-7, karakterisert ved ytterligere å innbefatte en manuell sonde, og en ytterligere omveksler (22) som har en terminal koblet til den manuelle sonden, en andre terminal koblet til den første multiplekseren (17) og en tredje terminal koblet til testkodegeneratoren (23) for omvekselbart å koble testkodegeneratoren (23) mellom den manuelle sonden og den første multiplekseren (17).

9. Apparat som angitt i et hvilket som helst av de fore-gående krav, karakterisert ved at nevnte pseudotilfeldig-tall-generator (13) omfatter et skiftregister (43) som har tappingsorganer i hvert trinn av dette, datainngangsmidler og klokkeinngangs-midler, en K bit modulo-to adderer (44) som har innganger derav koblet til respektive K valgte tappingsorganer i nevnte ski ftregister (43), og utgangene derav til data-inngangene hos skiftregisteret (43), et ytterligere skiftregister (45) med hvert trinn av dette koblet tilsvarende til tappingsorganene i ski ftregisteret (43), idet det ytterligere skiftregisteret (45) har tappingsorganer ved hvert trinn av dette, og en klokkeinngang, samt en delerenhet (46) koblet mellom klokkeinngangen for ski ftregisteret (43) og klokkeinngangen for det ytterligere skiftregisteret (45) for å tilveiebringe en klokkepuls til klokkeinngangen hos det ytterligere skiftregisteret (45) etterat et forutvalgt antall klokkepulser er blitt påtrykket nevnte klokkeinngang for nevnte skiftregister (43), hvorved etter hver klokkepuls som er på-trykt det ytterligere skiftregisteret (45), en datakode er tilgjengelig på nevnte tappingsorganer for det ytterligere skiftregisteret (45).