NO129653B - - Google Patents
Download PDFInfo
- Publication number
- NO129653B NO129653B NO02388/70A NO238870A NO129653B NO 129653 B NO129653 B NO 129653B NO 02388/70 A NO02388/70 A NO 02388/70A NO 238870 A NO238870 A NO 238870A NO 129653 B NO129653 B NO 129653B
- Authority
- NO
- Norway
- Prior art keywords
- circuit
- flip
- wave
- phase deviation
- flop circuit
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Description
Faseavikdetektor.
Foreliggende oppfinnelse angår faseavikdetektorer og nærmere bestemt sådanne detektorer for påvisning av faseavik mellom to likeartede bolgetog.
Det er ofte påkrevet å utnytte anordninger som angir når faseaviket mellom to bolgetog antar verdier utenfor en viss toleransegrense. Dette er f.eks. tilfelle ved en elektronisk krets som benyttet,1 seg av utgangspulser fra en klokkeoscillator idet det er påkrevet at disse pulser, innenfor en forutbestemt toleransegrense står i .onsket faseforhold med en referanse-oscillator.
Lignende forhold foreligger i forbindelse med såkalte multiple-klokkeoscillatoranlegg, der utgangspulstogene fra 2 eller fleis klokkeoscillatorer overvåkes, i den hensikt å angi når faseaviket mellom oscillatorenes repektive utgangspulsrekker overskrider en forutbestemt verdi. Foreliggende oppfinnelse har til formål å fremskaffe en .forbedret faseavikdetektor som er særskilt hensiktsmessig for anvendelse i anordninger av ovenfor angitt art.
Foreliggende oppfinnelse angår således en faseavikdetektor for påvisning av et forutbestemt faseavik mellom to bolgetog i forhold til en 'gitt referanse verdi, idet detektoren i henhold til oppfinnelsen har som særtrekk at den omfatter f or sinkelseanordninger innrettet for å bevirke relativ forsinkelse mellom de to bolgetog med en verdi som tilsvarer det forutbestemte faseavik, samt en JK-vippekrets eller ekvivalentkrets, som over en forste inngangskiemme mottar det ene av de to relativt forsinkede bolgetog direkte og over en annen inngangskiemme mottar samme bolgetog etter invertering i en inverteringsanordning; mens det annet av de to bolgetog tilfores en samplingsklemme for nevnte krets.
Faseavikdetektoren omfatter i henhold til oppfinnelsen videre fortrinnsvis en ytterligere JK-vippekrets eller ekvivalentkrets, som over en forste inngangskiemme mottar det annet av de nevnte relativt forsinkede bolgetog direkte og over en annen inngangsklemme mottar dette annet bolgetog etter invertering i en inverteringsanordning; mens nevnte forste bolgetog tilfores en saiplingsklemme for nevnte ytterligere krets.
Oppfinnelsen vil nu bli nærmere beskrevet ved hjelp av et utforelseeksempel og under henvisning til de vedfoyde tegninger, hvorpå: Fig. 1 viser en faseavikdetektor i henhold til oppfinnelsen, og Fig. 2 viser en mulig alternativ krets til hver av de viste JK-vippekretser i fig. 1. 1 forbindelse med fig. 1 antas det at det er onsMig å påvise'.-når faseaviket mellom utgangsbolgetog, som for å lette forklaringen antas å utgjores av firkantbolger'med pulslengde lik avstanden mellom pulsene, overskrider en forutbestemt verdi. De to bolgetogkilder er vist ved henholdsvis 1 og 2. Bolgetoget fra kilden 1 overfores gjennom en forste forsinkelse-enhet direkte til en forste inngangskiemme for en forste JK-vippekrets k-, samt også gjennom en inverteringskrets 5 til en annen inngang ski emme 6 for nevnte JK-vippekrets ^f. Bolgetoget fra kilden 2 overfores gjennom en annen forsinkelsekrets 7 direkte til en forste inngangsklemme 8 for en ytterligere JK-vippekrets 9 samt over en ytterligere inverteringskrets 10 til en annen inngangsklemme 11 for sistnevnte vippekrets 9. En samplingsklemme 12 er koblet for å motta det uforsinkede bolgetog fra kilden 2, mens samplingsklemmen 13 for JK-vippekretsen 9 er koblet for å motta det uforsinkede bolgetog fra kilden 1. Som det vil forståes, vil en " 1" - tilstand for utgangsledningen 1^ fra JK-vippekretsen h angi at bolgetoget fra kilden 1 har et faseforsprang for bolgetoget fra kilde 2 med mer enn en forutbestemt verdi, som bestemmes av forsinkelsen i forsinkelse-enheten 2. Et "1" - utgangssignal på utgangsklemme 15 for JK-vippekretsen9 angir på samme måte at bolgetoget fra kilde 2 har et forsprang i fase foran bolgetoget fra kilde 1 med mer
enn en forutbestemt verdi, som er lik forsinkelsen i forsinkelse-enheten 7. Vanligvis vil naturligvis de innstilte forsinkelser i de to forsinkelse-enheter være like, siden det faseforsprang og den faseetterslepnig som kan tolereres, vanligvis er like store.
Virkemåten for kretsen i fig. 1 er som folger : de avgitte bolgetog fra henholdsvis kilde 1 og kilde 2 er like. På inngangssiden av JK-vippekretsen k foreligger således en forsinket versjon av bolgetoget fra kilden 1 ferdig for sampling. Bolgetoget fra kilden 2, som tilfores samplingsklemmen for JK-vippekretsen h sampler bolgetoget fra kilden 1. Som kjent, kan enten positivt eller negativt forlopende flanker utnyttes
for sampling av-inngangspulser som tilfores en JK-vippekrets, alt etter kretsens art. I foreliggende tilfelle vil samplingen foregå ved hjelp av de tilforte samplingspulsers positivt
forlopende flanker. I de skisserte bolgekurver som er vist nær JK-vippekretsen h i fig..1 representerer W1D den forsinkede versjon av bolgetoget fra kilden 1, og som samples av bolgetoget W2 fra kilden 2. Så lenge bolgetogene fra de respektive kilder
1 og 2 er i fase, vil resultatet av at W2 sampler W1D være at
1 "0" - verdi opptrer på utgangsklemmen 1<*>+ for vippekretsen <*>f. Hvis imidlertid bolgetoget fra kilden 1 ha et faseforsprang foran bolgetoget fra kilden 2 med mer enn forsinkelsen i forsinkelsé-
enheten 2 med tillegg av den bistabile samplingstid for vedkommende vippekrets, vil resultatet av samplingen bli at en "1" opptrer"
på utgangsklemmen ^<]>+.
Når på lignende måte bolgetoget fra kilden 2 har et fasefor sprang foran .bolgetoget fra kilden 1 med mere enn forsinkelsetiden for. forsinkelse-enheten 7 med tillegg av den bistabile samplingstid for kretsen 9, vil en "1" - verdi angis på
utgangsklemmen 15 for JK-vippekretsen 9.
Fig, 2 viser en spesiell sammenkobling av NOG-porter (NAND-porter),
og som kan anvendes som ekvivalent erstatning for en JK-vippekrets h eller 9 i fig. 1. De samme klemmebetegnelser som er angitt i fig. 1, er også anvendt i fig. 2 for å betegne tilsvarende klemmer som er angitt i forbindelse med vippekretsen h i fig. 1.
Claims (2)
1. Faseavikdetektor for påvisning av et forutbestemt faseavik mellom to bolgetog i forhold til en gitt referanseverdi, karakterisert véd at den omfatter forsinkelse-
anordninger (2,7) innrettet for å bevirke relativ forsinkelse mellom de to bolgetog med en verdi som tilsvarer det forutbestemte faseavik, samt en JK-vippekrets (<*>+) eller ekvivalentkrets, som over en forste inngangsklemme (3) mottar det ene av de to relativt forsinkede bolgetog direkte og over en annen inngangsklemme (6) mottar samme bolgetog etter invertering i en inverteringsanordning (5); 'mens det annet av de to bolgetog tilfores en samplingsklemme (12) for'nevnte krets' C+) . ■
2. Faseavikdetektor som angitt i krav 1, karakterisert ved at'den videre omfatter en ytterligere JK-vippekrets (9) eller ekvivalentkrets, som over
en forste inngangsklemme (8) mottar det annet av nevnte relativt forsinkede "bBlgetog direkte og over en annen inngangsklemme (11)
mottar dette annet bolgetog etter invertering i en inverteringsanordning (10); mens nevnte forste bolgetog tilfores en sampling-klemme (13) for nevnte ytterligere krets (9).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB31505/69A GB1236494A (en) | 1969-06-23 | 1969-06-23 | Improvements in or relating to phase difference detectors |
Publications (1)
Publication Number | Publication Date |
---|---|
NO129653B true NO129653B (no) | 1974-05-06 |
Family
ID=10324102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO02388/70A NO129653B (no) | 1969-06-23 | 1970-06-19 |
Country Status (5)
Country | Link |
---|---|
US (1) | US3600690A (no) |
ES (1) | ES383650A3 (no) |
GB (1) | GB1236494A (no) |
NO (1) | NO129653B (no) |
SE (1) | SE362756B (no) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3737771A (en) * | 1971-11-12 | 1973-06-05 | Us Navy | Quadrant-selective linear phase correlator |
US3739287A (en) * | 1971-11-15 | 1973-06-12 | Bell Telephone Labor Inc | Phase difference detection circuit |
US3735324A (en) * | 1971-12-02 | 1973-05-22 | Us Navy | Digital frequency discriminator |
US3980948A (en) * | 1974-06-17 | 1976-09-14 | Olive George A | System and process for locating sources of radiation |
SE385638B (sv) * | 1974-09-19 | 1976-07-12 | Asea Ab | Anordning for att bestemma fasleget mellan minst tva signaler |
US4014025A (en) * | 1975-03-24 | 1977-03-22 | The Cessna Aircraft Company | Scalloping suppression system and method |
FR2310670A1 (fr) * | 1975-05-07 | 1976-12-03 | Thomson Csf | Dispositif de detection de synchronisme entre signaux video de television provenant de sources differentes et dispositif de melange incluant un tel dispositif de detection |
GB1519933A (en) * | 1977-01-24 | 1978-08-02 | Philips Electronic Associated | Digital phase comparison apparatus |
SE396522B (sv) * | 1976-09-15 | 1977-09-19 | Ericsson Telefon Ab L M | Forfarande och anordning for detektering av fasskillnad mellan tva elektriska signaler |
JPS5953515B2 (ja) * | 1976-10-25 | 1984-12-25 | 株式会社日立製作所 | 時間差検出回路 |
JPS6046885B2 (ja) * | 1978-05-17 | 1985-10-18 | 株式会社リコー | 位相検波方式 |
US4229702A (en) * | 1978-10-27 | 1980-10-21 | Teletype Corporation | Circuit for detecting the relative occurrence of one signal among a plurality of signals |
DE2853546C2 (de) * | 1978-12-12 | 1982-02-25 | Ibm Deutschland Gmbh, 7000 Stuttgart | Prüfschaltung für mindestens zwei synchron arbeitende Taktgeber |
US4410817A (en) * | 1980-05-27 | 1983-10-18 | Sperry Corporation | Precision time duration detector |
US4641087A (en) * | 1985-02-01 | 1987-02-03 | The United States Of America As Represented By The Department Of Energy | Phase comparator apparatus and method |
US4926115A (en) * | 1988-12-19 | 1990-05-15 | Ag Communication Systems Corporation | Unique phase difference measuring circuit |
DE4139117C1 (no) * | 1991-11-28 | 1993-06-09 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
US5917356A (en) * | 1995-09-11 | 1999-06-29 | International Business Machines Corp. | Three state phase detector |
JP3408030B2 (ja) * | 1995-09-21 | 2003-05-19 | 日本プレシジョン・サーキッツ株式会社 | 位相比較器 |
KR100244466B1 (ko) * | 1997-04-26 | 2000-02-01 | 김영환 | 클럭 위상 비교기 |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7295049B1 (en) * | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
DE102004052518A1 (de) * | 2004-10-29 | 2006-05-04 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur winkelaufgelösten Entfernungs- und Geschwindigkeitsbetimmung eines Objekts |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US9178502B2 (en) * | 2013-12-27 | 2015-11-03 | Intel Corporation | Apparatus for a monotonic delay line, method for fast locking of a digital DLL with clock stop/start tolerance, apparatus and method for robust clock edge placement, and apparatus and method for clock offset tuning |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3430148A (en) * | 1966-03-14 | 1969-02-25 | Xerox Corp | Phase comparator circuit for providing varying width signal which is a function of phase difference and angle of two input signals |
US3518556A (en) * | 1966-08-31 | 1970-06-30 | Itt | Multipulse detector for harmonically related signals |
US3510683A (en) * | 1967-10-02 | 1970-05-05 | Honeywell Inc | Control apparatus having integrating means for synchronizing and adjusting the phase of input and counter signals |
-
1969
- 1969-06-23 GB GB31505/69A patent/GB1236494A/en not_active Expired
-
1970
- 1970-05-04 SE SE06108/70A patent/SE362756B/xx unknown
- 1970-05-25 US US40305A patent/US3600690A/en not_active Expired - Lifetime
- 1970-06-19 NO NO02388/70A patent/NO129653B/no unknown
- 1970-09-15 ES ES383650A patent/ES383650A3/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3600690A (en) | 1971-08-17 |
ES383650A3 (es) | 1973-05-01 |
SE362756B (no) | 1973-12-17 |
GB1236494A (en) | 1971-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO129653B (no) | ||
US4443766A (en) | Precision digital sampler | |
US3612906A (en) | Pulse synchronizer | |
US4050062A (en) | System for digitizing and interfacing analog data for a digital computer | |
US3735270A (en) | Delayed pulse generator | |
US3634772A (en) | Digital band-pass detector | |
US3611158A (en) | Signal pulse trigger-gating edge jitter rejection circuit | |
GB1496607A (en) | Distance measuring equipments | |
GB1461459A (en) | Phase and frequency comparator | |
GB1534131A (en) | Device for the determination of the direction of propagation of a plane wave | |
SU911713A1 (ru) | Устройство фиксации середины видеоимпульса | |
SU402853A1 (ru) | Цифровой измеритель интервалов времени | |
US3305860A (en) | Digital synchronizer | |
US3487317A (en) | System for isolating a single pulse from a series of pulses | |
SU411451A1 (no) | ||
US2854664A (en) | Bearing indicator | |
SU462194A1 (ru) | Устройство дл автоматической проверки преобразователей уголкод | |
SU497708A1 (ru) | Фазовый дискиминатор | |
SU1566474A1 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU437208A1 (ru) | Синхронизатор импульсов | |
SU470068A1 (ru) | Устройство задержки электрических сигналов | |
SU1158968A1 (ru) | Устройство дл коррекции сигналов времени | |
SU585608A1 (ru) | Делитель частоты | |
US3475752A (en) | Decoder for interval encoded pulse pairs | |
SU628599A2 (ru) | Устройство дл индикации синхронизма |