NO126329B - - Google Patents

Description

Binær addisjonsanordning.

Foreliggende oppfinnelse angår elek-troniske sifferregnekretser og særlig kretser som kan anvendes for addisjon av binære sifre i form av to-verdig-signal.

Som kjent kan addisjon av binære tall utføres ved hjelp av kretser som omfatter en kombinasjon av logiske nettverk i form av dioder og/eller transistorer. Addisjonskretser av denne type har hittil krevet et stort antall slike portkomponenter, fordi der i praksis må tilveiebringes både logiske «og» og logiske «eller»-nettverk for kombinasjon av både sanne og fasevendte signaler som representerer innkomne binære sifre i den hensikt å oppnå en ønsket sum. Slike addisjonskretser har hittil også vært begrenset når det gjelder repetisjonshastig-heten med hvilken de kan arbeide på grunn av den fordelte kapasitans som skyl-des det store antall av disse komponenter, som sammen med motstander i portkompo-nentene resulterer i kretser med langsom reaksjonstid.

Addisjonskretsene ifølge foreliggende oppfinnelse anvender transistorer i en forenklet logisk portkrets, omfattende et par transistorer som tilføres binære inngangssignaler på basisen og emitteren og har en felles belastningsmotstand som forbinder begge kollektorene i transistorene med en kilde med lav spenning, slik at utgangsledningen forbundet over belastningsmotstanden får et signal med høy spenning når enten den ene eller den andre av transistorene er ledende. I denne anordning er den ene eller den annen transistor ledende når et binært inngangssignal på emitteren har høy spenning, og et binært inngangssignal på basisen med lav spenning. Den ledende transistor frembringer et signal med høy spenning på utgangsledningen, hvilket signal representerer en logisk «og»-kombinasjon av påtryk-ket på emitteren, og den inverse av på-trykket på basisen. Det kan fastslåes at kombinasjonen av transistorer forbundet i denne krets utfører funksjonene av både en «og»-portkrets og en «eller»-portkrets på en meget forenklet og ønskelig måte.

Et trekk ved den nye krets er at et lite antall komponenter som bidrar til fordelt kapasitans, anvendes og således minsker de transiente problemer slik at kretsene får en kort reaksjonstid og således muliggjør at addisjonen kan utføres med stor repeti-sjonshastighet. Dette er resultat av det faktum at logiske «og»-operasjoner i vir-keligheten er tilveiebragt uten bruk av motstander og bare en liten motstand er nødvendig i «eller»-portkretsen på grunn av transistorenes forsterkningsevne.

Det er derfor en hensikt med foreliggende oppfinnelse å tilveiebringe en forenklet logisk portkrets som adderer inngangssignaler i form av binære sifre uten også å trenge inngangssignaler tilført i fasevendt form.

En ytterligere hensikt med oppfinnelsen er å tilveiebringe en addisjonsanordning som anvender den ifølge foreliggende oppfinnelse nye logiske portkrets som er i stand til å utføre addisjon av sifre i form av binære signaler med stor repetisjons-hastighet.

Dette skjer ifølge oppfinnelsen ved at den mente-signalfrembringende krets omfatter et par transistorer, hvis kollektorer gjennom en belastning er forbundet med en felles forspenningskilde, og i hvilke emitter i den ene og basis i den andre transistor er forbundet med utgangen fra den første «utelukkende eller»-krets, idet basis i den nevnte ene transistor er forbundet med utgangen fra mentelagringskretsen, og emitter i den annen transistor er forbundet med den ene eller den annen av de binære sifferinngangssignalkilder, slik at når minst to inngangssignaler til emitterne og basisene har et potensial som representerer binær «1» frembringes et menteutgangssignal over belastningen.

Et utførelseseksempel på oppfinnelsen skal forklares nærmere under henvisning til tegningen. Fig. 1 viser et koblingsskjema for en foretrukket form av en portkrets ifølge foreliggende oppfinnelse. Fig. 2 viser et koblingsskjema for en addisjonsanordning inneholdende port-kretsen i fig. 1. Fig. 3 viser en oversikt over de bølge-former som opptrer på forskjellige punkter i addisjonsanordningen under drift. Fig. 1 viser et koblingsskjema for en logisk portkrets ifølge oppfinnelsen, og inneholdende transistorer.

Kretsen omfatter to p-n-p transistorer 12 og 13 som reagerer på binære inngangssignaler som tilføres klemmene 20 og 21. Det binære inngangssignal på klemmen 20 er forbundet med basisen 14 i transistoren 13 ved hjelp av en strømbegrensermot-stand 26, og er også forbundet direkte med emitteren 15 i transistoren 12. Det binære inngangssignal på klemmen 21 er forbundet direkte med emitteren 17 i transistoren 13. Kollektorene 18 og 19 i transistorene 12 og 13 er forbundet med et knutepunkt 25 som igjen over en motstand 28 er forbundet med en klemme 24 på minus 8 volt. Utgangsklemmen 23 er også forbundet med knutepunktet 25. Som vist kan kilden for sifferinngangssignaler til klemmene 20 og 21 være utgangssignaler Ai og Bi fra flip-flop-kretser Al og Bl.

Det er kjent fra regnemaskinteknik-ken at en krets som utfører bare en utelukkende «eller»-funksjon bare utfører en del av en addisjon ved at den adderer to binære inngangssignaler og tilveiebringer et «en»-utgangssignal bare når en av de binære inngangssignaler er «en» og det andre er «null», hvilket kan uttrykkes ved det Booleske algebraiske uttrykk (Ai'Bi + AiBi'). Kretsene ifølge fig. 1 anvender bare to binære inngangssignaler Ai og Bi som tilveiebringes fra flip-flop-kretser Al og Bl uten at det er nødvendig med særskilte fasevendte signaler som representerer deres opprinnelse. Som det vil fremgå kla-rere av den følgende beskrivelse er det nevnte Booleske uttrykk for en utelukkende «eller»-funksjon tilfredsstillet når de to inngangssignaler er forskjellige, dvs. hvis f. eks. det ene har en høy spenning og det annet en lav spenning. Det skal bemer-kes at de to logiske spenningsnivåer som anvendes i kretsene ifølge oppfinnelsen, og som realiserer det Booleske uttrykk, er f. eks. 0 volt og minus 8 volt, idet 0 volt-nivået representerer en «en»-tilstand og minus 8 volt-nivået representerer en «null»-tilstand for siffersignalet.

Virkemåten for denne krets skal forklares nærmere i det følgende. Transistorene 12 og 13 danner hver et av produktene av utgangssignalet (Ai'Br + AiBi'). Hvis således inngangssignalet Ai har høy spenning og inngangssignalet Bi har lav spenning, er knutepunkt 25 på høyt spenningsnivå (0 volt) på grunn av strømmen fra emitteren 15 til kollektoren 18 i transistoren 12 og gjennom motstanden 28 til klemmen 24. Denne høye spenning i knutepunktet 25 tilkjennegir «og»-signalet AiBi'. Når inngangssignalet Ai har lav spenning og inngangssignalet Bi har høy spenning, vil knutepunktet 25 ha høy spenning (0 volt) på grunn av strømmen som flyter fra emitteren 17 til kollektoren 19 i transistoren 13 og gjennom motstanden 28 til klemmen 24. Denne høye spenning i knutepunkt 25 tilkjennegir et «og»-signal Ai'Bi. Knutepunktet har derfor høy spenning dvs. tilnærmet 0 volt, når enten transistoren 12 eller 13 er ledende gjennom motstanden 28. I løpet av den periode transistoren 12 er ledende, fordi Ai har høy og Bi har lav spenning, er transistoren 13 sperret fordi dens basis 14 er forbundet med den høye spenning av Ai og dens emitter er forbundet med den lave spenning av Bi. I løpet av den periode transistoren 13 er ledende på grunn av at Ai har lav spenning og Bi har høy spenning, er transistoren 12 sperret. Hvis Ai og Bi begge har høy eller lav spenning, vil ingen av transistorene 12 og 13 være i stand til å lede fordi deres emittere og basiser er forbundet med samme spenning. Under disse tilstander vil ingen strøm flyte gjennom motstandeii 28, og klemmen 24 med lav spenning på-trykkes knutepunktet 25, dvs. utgangsklemmen 23 har en lav spenning på minus 8 volt.

Det er klart at fordi de binære inngangssignaler tilføres basisen i hver av transistorene og emitteren i den andre transistor, vil hver av transistorenes funk-sjoner, når de er ledende, tilveiebringe en av de to «og»-kombinasjoner og danne en eksklusiv «eller»-funksjon, idet behovet for motstander som anvendt ved vanlige «og»-portkretser elimineres.

Fordi disse «og»-portmotstander elimineres og fordi forsterkningen ved hjelp av transistorene 12 og 13 muliggjør at den fordelte kapasitet lades hurtig, kan motstanden 28, som danner en del av «eller»-portkretsen, ha en meget liten verdi og allikevel gjøre det mulig for signalet for klemmen 23 å innta et høyt logisk spenningsnivå i løpet av ønsket tid, dvs. tilveiebringe pulser med kort stigetid. Denne lille motstand i «eller»-portkretsen tillater og-så utgangspulser med kort falltid på grunn av den korte utladningstid som er forbundet med den fordelte kapasitans.

Som et ytterligere eksempel på virkemåten av en slik logisk portkrets skal denne forklares på grunnlag av sifre som mot-tas fra flip-flop-kretser Al og Bl i form av signaler Ai og Bi. Det antas at sifrene som representeres av signalene Ai og Bi tilføres flip-flop-kretser Al og Bl ved slutten av hver periode P av styresignaler (ikke vist) som tilføres flip-flop-kretsenes triggerinnganger. Når sifrene som er lagret i flip-flop-kretsene Al og Bl begge er «en» eller begge er «null», er ingen av transistorene 12 og 13 ledende og derfor opptrer signalet (A,'Bi + AiBi') på utgangsklemmen 23 med lav spenning (minus 8 volt). Når sifre som er lagret i flip-flop-kretsen Al er «en», og sifre som er lagret i flip-flop-kretsen Bl er «null» eller omvendt, dvs. når sifrene som er lagret er forskjellige, vil den ene eller den annen av transistorene være ledende, og signalet (Ai'Bi + Ai Bi') opptrer på utgangsklemmen 23 med høy spenning (tilnærmet 0 volt). Denne krets virker da som en del av en halv addisjonsordning, dvs. det danner summen av sifre som er lagret i flip-flop-kretsene Al og Bl.

Addisjonsanordningen, som er vist i fig. 2, omfatter logiske portkretser 39 og 40, slik som den som er vist i fig. 1, sammen med en mentesignalfrembringelseskrets 41 og tilhørende kretser.

Kretsen 39 omfatter transistorene 42 og 43, som er anordnet på lignende måte som i figur 1, men som avviker fra denne ved at der er anvendt en lavere spenning på minus 20 volt på klemmen 54 for belastningsmotstanden 58, og videre en begrenserdiode 49 for begrensning av spen-ningen i knutepunktet 55 på et lavt logisk spenningsnivå på minus 8 volt. I kretsen 39 er således sifferinngangssignalet Ai forbundet med emitteren 45 i transistoren 42 og med basisen i transistoren 43, og sifferinngangssignalet Bi forbundet med emitteren 47 i transistoren 43 og med basisen 44 i transistoren 42. Fra den foregående beskrivelse er det klart at med denne anordning har signalet (Ai'Bi + AiBi'). på kollektorutgangslinjen 59 i kretsen 39 høy spenning når sifferingangssignalene Ai og Bi har forskjellig verdi.

Kretsen 40 omfatter transistoren 74 og 75, som er anordnet på samme måte som i kretsen 39. Her er imidlertid kollektorutgangslinjen 59 fra kretsen 39 forbundet med basisen 79 i transistoren 74, og med emitteren 73 i transistoren 75. Det annet inngangssignal til kretsen 40 er et mente-siffersignal Ci som er forbundet med basisen 80 i transistoren 75 og emitteren 81 i transistoren 74. Spenningsnivået på kol-lektor utgangslinjen 85 i kretsen 40 be-stemmes av strømmen som flyter gjennom motstanden 82 og representerer summer-ingssiffersignalet So.

Mentesignalfrembringelseskretsen 41 omfattet transistorene 89 og 90 og adskiller seg fra de andre kretser ved at den tilføres tre inngangssignaler. Et av disse inngangssignaler er utgangssignalet på linjen 59 i kretsen 39, som er forbundet over linjen 91 med emitteren 92 i transistoren 89 og basisen 93 i transistoren 90. Det annet inngangssignal er det ikke riktige utgangssignal Ci' fra flip-flop-kretsen Cl, som er forbundet med basisen 94 i transistoren 89, og det tredje inngangssignal Bi er forbundet med emitteren 95 i transistoren 90. Utgangslinjen 97 for kretsen 41 er forbundet med knutepunktet 96 og tilveiebringer mentesiffersignalet Cu ved hver periode for summeringen og dette føres etter en for-sinkelse tilbake til adderingskretsen som et innføringssiffersignal Ci i løpet av den etterfølgende periode. For å forsinke mentesiffersignalet Co er utgangslinjen 97 forbundet med en linje 97a for styring av den sanne triggerinngangsportkrets 98 i lag-ringsflip-flop-kretsen Cl. Linjen 97a er også forbundet med basisen 101 i en p-n-p-transistor 100 med jordet emitter 102. Kollektoren 103 i transistoren 100 tilføres gjennom belastningsmotstanden 104 i spenning på minus 20 volt. Utgangslinjen 108, som er begrenset ved minus 8 volt ved hjelp av dioden 105, tilføres det fasevendte utføringssignal Cu', som anvendes for styring av den gale triggerinngangsportkrets 99 for flip-flop-kretsen Cl. Triggerport-kretsen 98 eller 99 åpnes i løpet av hver periode P av addisjonen for å muliggjøre at en puls utløser flip-flop-kretsen Cl for lagring av mentesiffersignalet i denne ved slutten av hver pulsperiode. Det sanne og det ikke riktige utgangssignal Ci og Ci' fra flip-flop-kretsen Cl tilføres inngangene i kretsene 40 og 41 som beskrevet ovenfor. Mentesignalfrembringelseskretsen 41 har en diode 110 i kollektorkretsen for transistoren 89. Dioden er således rettet at den hindrer en strøm tilbake gjennom transistoren 89 når den annen transistor 90 i kretsen er ledende. En slik tilstand forekom-mer ikke i kretsene 39 og 40 fordi de to binære inngangssignaler er forbundet med basisen i den ene transistor og emitteren i den annen transistor og sikrer således at en transistor er sperret når den annen er ledende.

Det er kjent at kretser for seriefrem-bringelse av summen av et par sifre, tatt i betraktning mentesifret som er resultat av addisjon i et foregående trinn, kan beskri-ves ved hjelp av Booleske algebraiske ligninger. Følgelig er de logiske ligninger So for summen for Co for menten kjent for definisjon av binær addisjon og anvendes her bare for å lette forklaringen av kretsene og deres virkemåte. Ligningen for summen er: So = (A,'B, + AiBi')Ci + (A,'B, + AiBi')'Ci

Ligningen for menten er:

Co = (Ai'Bi + AiBi')'Bi + (At'BL +AiBi')Ci

Man ser her straks at tolkningen av det første «og»-uttrykk (Ai'Bi + AiBi')'Br, i utføringsligningen Co er at hvis inngangssignalene Ai og Bi ikke er forskjellige i verdi og Bi er en «en», følger derav at Ai også er en «en». Med andre ord hvis Ai og Bi begge er «enere» frembringes et mentesiffer «en». Tolkningen av det annet

«og»-uttrykk (Ai'Bi + AiBi')Ci i mente-ligningen Co er at hvis At og Bi er forskjellige i verdi, må en av dem være lik «en», og hvis innføringssifret også er «en», må mentesifret være «en».

Virkemåten for hele adderingsanord-ningen skal forklares for addering av et par binære sifre, i form av et signal A, og et annet signal Bi, idet et mentesiffer i form av et signal Ci frembringes som re-sultatet av addisjonen under en foregående periode. Utgangssignalene som frembringes, er sum-sifre So og mentesifret Co, og det sistnevnte er lagret i en flip-flop-krets Ci i slutten av hver periode for å være menteinngangssignal Ci for addisjon i lø-pet av en neste periode. Når Ai og Bi til-føres kretsen 39, vil utgangssignalet på utgangslinjen 59 ha høy spenning når det ene eller det annet av «og»-signalene (Ai' Bi + AiBi') er riktig eller har høy spenning i likhet med kretsen i fig. 1. Knutepunktet 55 har således høy spenning (0 volt) når enten transistoren 42 er ledende for å danne «og»-signalet (AiBi) eller transistoren 43 er ledende for å danne «og»-signalet (Ai'Bi), og knutepunktet 55 har lav spenning (minus 8 volt) når ingen av transistorene er ledende. Knutepunktet 55 hindres fra å falle under det lave logiske nivå på minus 8 volt ved hjelp av en begrenserdiode 49.

Kretsen 40 frembringer en eksklusiv «eller»-funksjon som resultat av signalet (Ai'Bi + AiBi') på utgangsledningen 59

fra kretsen 39, og mentesignalet Ci for

riktig utgangssignal av flip-flop-kretsen Cl. Transistorene 74 og 75 frembringer et «og»-uttrykk av sumligningen So, transistoren 74 danner «og»-signalet (Ai'Bi +

AiBi')'Ci og transistoren 75 danner «og»-signalet (Ai'Bi + AiBi')Ci'. Hver transistor har høy utgangsspenning på kollektoren når de er ledende på samme måte som i kretsen 39. Kretsene 39 og 40 tilveiebringer således sumligningen So for frembringelse av en bølgeform som representerer sum-sifre.

I den hensikt å tilveiebringe et men-tesignal Ci som resultat av en addisjon er mentekretsen 41 innrettet til å virke i samsvar med den logiske ligning for mentesignalet Co. Inngangssignalene til denne krets er signalet (Ai'Bi + AiBi') som frembringes på utgangslinjen 59 av kretsen 39, som ved hjelp av en linje 91 er forbundet med basisen 93 i transistoren 90 og emitteren 92 i transistoren 89. Inngangssignalet Bi er videre forbundet med emitteren 95 i transistoren 90, og signalet Ci' utledet fra det ikke riktige utgangssignal av mente-flip-flop-kretsen Cl er forbundet med basisen 94 i transistoren 89. Således danner hver av disse transistorer en av «og»-signalene (Ai'Bi + AiBi')Ci eller (A,'B, + AiBi')'Bi på utgangslinjen 97 ved ledning gjennom belastningsmotstanden 109.

For ytterligere forklaring av addisjons-anordningens virkemåte hensvises til fig. 3, som viser bølgeformer ved addisjon av sifrene i form av signaler Ai og Bi. I løpet av hver periode Pi P2 etc. blir sifre i form av signaler Ai og Bi addert med innfør-ingssifre i form av signalet Ci fra en foregående periode for å gi sumsifret i form av signalet So og for å gi et mentesiffer i form av et signal Co. Som tidligere nevnt blir signalet Ci forsinket ved bruk av flip-flop-kretsen Cl for å adderes som signal Ci med andre inngangssifre i løpet av den etterfølgende periode. Derfor er — som vist — i løpet av perioden Pi sifre i form av

bølgeformene Ai og Bi «enere» og Ci «null».

Signalet (Ai'Bi + AiBi') på utgangslinjen

59 fra kretsen 39 er således «null». I dette

tilfelle er hverken transistoren 74 eller 75

i kretsen 40 ledende og (At'Bi + AiBi')Ci'

og (Ai'Bi + AiBi)'Ci har begge lav spenning, og det resulterer i at summen So er

«null». I mentekretsen 41 er transistoren 89 ikke ledende og (Ai'Bl')Ci har lav spenning, men (Ai'Bi + AiBi')'Bi har høy spenning, hvilket resulterer i at mentesignalet

Co er lik «en». Som følge derav åpner signalet Co i slutten av perioden Pi porten i

flip-flop-kretsen Cl for å tillate pulsen å

bringe flip-flop-kretsen Cl i tilstanden

«en».

I løpet av perioden P^ er sifrene i form

av Ai lik «null», Bi er «null», og Ci er «en»,

forutsatt at mentesignalet Co — som frembringes ved addisjon i løpet av perioden Pi

var «en». Følgelig har signalet (Ai'Bi +

AiBi') lav spenning og (Ai'Bi + AiBi<*>)Ci'

har lav spenning. Men i dette tilfelle vil

transistoren 74 være ledende og «og»-signalet (Ai'Bi + AiBi')'Ci har høyspenning,

slik at summen So er «en». Videre har signalet (Ai'Bi + AiBi')'Bi lav spenning, og

(Ai'Bi + AiBi')Ci har lav spenning, hvilket

resulterer i at mentesignalet Co er «null».

Mentesignalet Co er lagret i flip-flop-kretsen Cl av portpulsen ved slutten av perioden P^ og bringer flip-flop-kretsen Cl i

«null»-tilstand.

I løpet av perioden P;i er sifret i form

av signalet Ai «en», Bi er «null», og Ci er

«null». Slik blir summen So «en» og Co

«null».

I løpet av perioden Pi er sluttelig sifrene i form av Ai, Bi og Ci alle »null», hvilket resulterer i at sumsifret So er «null»

og mentesifret Co er «null».

Claims (2)

1. Binær addisjonsanordning omfattende en første «utelukkende eller»-kob-lingskrets (39), hvis innganger er forbundet med hver sin av et par binære sifferinngangssignalkilder, en mentelagrings-krets (Cl), en annen «utelukkende eller»-koblingskrets (40), hvis ene inngang er forbundet med en utgang i mentelagringskretsen, og hvis annen inngang er forbun-

det med en utgang av den første «utelukkende eller»-koblingskrets for å påvir-kes i samsvar med signaler på nevnte innganger for i utgangen av den annen «utelukkende eller»-krets å frembringe et signal som representerer etterhverandre følg-ende sifre i summen av de binære inngangssifre, og en mentesignalfrembring-ende krets (41) som styres i samsvar med signaler fra utgangen av mentelagringskretsen og et signal som angir de binære inngangssifre for i tur og orden å tilføre utgangssignaler for styring av mentelagringskretsen, karakterisert ved at den mente-signalfrembringende krets omfatter et par transistorer (89, 90), hvis kollektorer gjennom en belastning er forbundet med en felles forspenningskilde, og i hvilke emitter i den ene og basis i den andre transistor er forbundet med utgangen fra den første «utelukkende eller»-krets, idet basis i den nevnte ene transistor er forbundet med utgangen fra mentelagringskretsen, og emitter i den annen transistor er forbundet med den ene eller den annen av de binære sifferingangssignalkilder, slik at når minst to inngangssignaler til emitterne og basisene har et potensial som representerer binær «1» frembringes et menteutgangssignal over belastningen.

2. Binær addisjonsanordning ifølge på-stand 1, hvor mentelagringskretsen omfatter en bistabil flip-flop-krets forsynt med et par dobbeltinngangs-«og»-portkretser, i hvilke én inngang av hver portkrets er forbundet med en kilde for tids-pulser, den annen inngang av den første «og»-portkretsen er innrettet til å motta mentetidspulser for innstilling av flip-flop-kretsen til riktig tilstand, hvis denne ikke er riktig, karakterisert ved at for innstilling av flip-flop-kretsen (Cl) til en ikke riktig tilstand, hvis denne er riktig, forbindes den annen inngang (108) av den annen (99) av «og»-portkretsene (98, 99) med utgangen av en transistor-koblings-krets (100) som gjøres ledende i avhengig-het av mentesignaler som representerer et binært null, og som tas fra utgangen av mente-signal-f rembringelseskretsen (41).