NO123042B - - Google Patents

Description

Fremgangsmåte for å synkronisere blokker av digitale signaler og anordning for utførelse av fremgangsmåten.

Oppfinnelsen vedrorer en fremgangsmåte og en anordning for å synkronisere blokker av digitale signaler ved overforing av informasjon fra en sender til en mottager, hvorved et syklisk gjentatt regneforlop hvis storste utslag tilsvarer antall biter i blokken og som styrer en parallell-serieomforming på sendersiden og en serie-parallellomforming på mottagersiden, påbegynnes på sender-og mottagersiden samtidig.

Ved overforing av blokker av digitale signaler, f.eks. vokodersignaler, må to synkroniseringsbetingelser oppfylles. Dels må man tilveiebringe én bitsykronisering, dvs. de binære signalene må være innbyrdes synkrone på sender- og mottagersiden. Dessuten må man også tilveiebringe en blokksynkronisering, med andre ord må synkronitet foreligge mellom de signaler som oppstår under en og samme signalavfoling, den såkalte blokken. Bitsynk£oniseringen skjer i datatransmisjonsutstyret og behandles'ikke i denne sammen-heng. Blokksynkroniseringen må derimot skje i terminalutstyret og må være funksjonssikkert for såvel 4-trådforbindelser som 2-trådforbindelser. Ved en firetrådforbindelse kan en kvittering av synkroniseringen lett oppnås ved at man har en sluttet sloyfe. Ved totradforbindelser kreves imidlertid for kvittering av synkroniseringen en tilbakesignaliseringskanal i datatransmisjonsutstyret. Dette krav kan medfore vanskeligheter ved dårlige overforingsforbindelser uten at det også nødvendiggjor spesielle datamodem.

Formålet med oppfinnelsen er å tilveiebringe en fremgangsmåte for blokksynkronisering ved hvilken nevnte ekstra utstyr kan sloyfes og synkroniseringen kan utfores ved hjelp av en vanlig totråd-forbindelse, samt å tilveiebringe en anordning for utforelse av fremgangsmåten.

Oppfinnelsen bygger på erkjennelsen av det faktum at pauser i de overforte digitale signalene (kontinuerlig tall inneholder f.eks. minst 30 % slike pauser som overskrider 30 ms) kan benyttes for å igjenkjenne et på de digitale signalene kontinuerlig overlagret synkroniseringssignal.

Fremgangsmåten ifolge oppfinnelsen kjennetegnes slik det fremgår av hovedkravets karakteristiske del.

Anordningen ifolge oppfinnelsen kjennetegnes slik det fremgår av karakteristikken i krav 4.

Oppfinnelsen skal nærmere beskrives nedenfor ved hjelp av et ut-for elseseksempel under henvisning til tegningene hvorpå

fig. 1 viser i form av et blokkskjema et system for overforing av vokodersignaler der blokksynkroniseringen ifolge oppfinnelsen anvendes, og

fig. 2 viser et mer detaljert skjema over synkroniseringsanordningens mottagerdel.

I fig. 1 betegnes med S senderdelen og med R mottagerdelen i et vokodersystem som kan være av i og for seg kjent type, f.eks. systemet som er beskrevet i svensk patent 222 990. Ved denne kjente anordning overfores blokker av 60 biter inneholdende parametre for på mottagersiden å kunne rekonstruere et antall på sendersiden samtidig avfolte amplitudeverdier i talespektret, hvorved såvel det på sendersiden som på mottagersiden er anordnet en tellekjede WS respektive WR som trinnfremflyttes samtidig for i tur og orden å aktivere til hverandre svarende kretser samtidig på sender- og mottagersiden. Disse tellekjeder må være innbyrdes synkrone for at de i serieform innkommende binære verdiene skal havne i sine respektive kretser da det opprinnelige signalet ellers ikke kan tilbakestilles. Tellekjedene må med andre ord starte samtidig.

De digitaliserte vokodersignalene kombineres ifolge oppfinnelsen

i en eksklusiv-ellerkrets EES med en serie binære pulser som mottas fra en kodegenerator KGS. Denne frembringer en syklisk gjentatt pulsserie som nedenfor kalles for synkroniseringsord, og som omfatter et antall ett-tall og null-tall i slik kombinasjon som minsker sannsynligheten for at tilsvarende serie biter tilfeldig kan opptre i vokodersignalene.

Som kodegenerator kan man anvende en i og for seg kjent tellekjede bestående av f.eks. såkalte J-K vippekretser. Ifolge eksemplet består synkroniseringsordet av 15 biter som danner monstret 000010101100111, men også et vilkårlig annet monster kan velges ved hensiktsmessig sammenkobling av tellekjedens trinn slik det skal forklares nærmere nedenfor. Sendingen av synkroniseringsordet påbegynnes ifolge eksemplet ikke samtidig med påbegynnelsen av en blokk, men forst efter at den femtende biten i blokken er utsendt, avhengig av en viss usikkerhet i de forste bitene i begynnelsen av hver blokk. Dette er i fig. 1 symbolisert med for-bindelsen mellom utgang nr. 16 på tellekjeden WS og en startinn-gang på kodegeneratoren KGS. Når tellekjeden WS har nådd fullt utslag, f.eks. 60, og null-stilles, skjer samtidig null-stilling av kodegeneratoren som igjen starter når tellekjeden har nådd stillingen 16.

Det kombinerte digitale signalet overfores fra senderen S til mottageren R og omformes tilbake til de opprinnelige digitale vokodersignalene ved at man i en kodegenerator KGR som er av samme type som kodegeneratoren KGS, frembringer samme kodepuls-serie som på sendersiden og utforer en ytterligere eksklusiv-elleroperasjon i eksklusiv-ellerkretsen EER. Kodegeneratoren KGR styres på samme måte av mottagerens tellekjede WR som kodegeneratoren KGS styres av tellekjeden WS, med andre ord den startes ved den 16. og null-stilles ved den 60. bitposisjonen. Hopet av de forste 15 bitene,når synkroniseringsordet ikke opptrer verken på sender- eller mottagersiden, medforer selvfølgelig eksklusiv-elleroperasjonen ingen endring i de digitale signalene.

Betingelsen for at man skal gjenvinne vokodersignalene på mottagersiden, er at tellekjedene WS og WR tilbakefores samtidig til null-stilling og folgelig at også synkroniseringsordene opptrer syn-kront. Dette skjer ifolge oppfinnelsen ved at et signal som null-stiller tellekjeden WR i mottageren, frembringes når et bestemt antall synkroniseringsord, f.eks. 3 synkroniseringsord ved en blokk på 60 biter, er mottatt, dvs. mellom den 16. og den 60. biten. Når datahastigheten er 1800 baud og 46 bit/provetagning, sendes synkroniseringsordet to ganger i rekkefolge mellom den 16. og den 46. biten i blokken, og betingelsen for tellekjedens WR null-stilling er at synkroniseringsordet igjenkjennes to ganger i rekkefolge. Når datahastigheten er 1200 baud og 30 bit/prove-tagning, sendes synkroniseringsordet 1 gang mellom bit 16 og 30,

og betingelsen for null-stillingssignalene er at synkroniseringsordet igjenkjennes to ganger med et opphold av 15 biter mellom ordene. Anordningens funksjon skal nærmere beskrives ved anven-delse for ovennevnte datahastigheter og med 15 biters synkroniseringsord, men det er åpenbart at vilkårlige hensiktsmessige blokklengder med i samsvar med disse valgt hensiktsmessig syn-kroniserihgsordlengde kan anvendes.

Som nevnt innledningsvis, kan man regne med at kontinuerlige

tall inneholder minst 30 % pauser som overstiger 30 ms. I disse pauser mottas således kun kodepulsene og ikke noe vokodersignal. Mottageren inneholder et skyveregister SKR i hvilket de fra senderen mottatte signalene innmates i serieform uavhengig av at de består av kun vokodersignalene, vokodersignalene kombinert med syhkroniseringskoden eller kun synkroniseringskoden. Skyveregisteret SKR inneholder 15 trinn, og det er lett å innse at ilbpet av en talepause kan det inntreffe flere ganger i rekkefolge at synkroniseringsordet er innskrevet i skyveregisteret. Skyveregisteret er koblet til en terskeldetektor T over en mot-standsmatrise MM som er valgt på slik måte at terskeldetektoren aktiveres hver gang skyveregisteret inneholder synkroniseringsordet slik det skal beskrives i forbindelse med fig. 2. Med SM betegnes en tellelogikk som ved hver aktivering av terskeldetektoren T mottar et aktiveringssignal og teller hvor mange ganger synkroniseringsordet er mottatt. Har logikken fastslått at det for respektive dataoverforingshastighet valgte synkroniserings-antall (f.eks. 2 eller 3) er mottatt, sender den et null-stillings-signal til tellekjeden WR som tegn på* at en ny blokk skal påbegynnes, og tellingen skal således påbegynnes fra null-stillingen. Når tellekjeden WR har nådd tilstanden 16, mottar kodegeneratoren KGR et startsignal og frembringer den til synkroniseringsordet svarende pulsserien inntil den stoppes ved tellekjedens WR null-stilling.

Fig. 2 viser synkroniseringsanordningens mottagerdel mer i detalj. Kodegeneratoren KGR som er identisk med kodegeneratoren KGS i senderen, består av et skyveregister som er oppbygget av fire såkalte J-K-kretser, hver med to innganger J og K og to utganger, en 1-utgang Q og en 0-utgang Q. Q-utgangen i hvert trinn er koblet til J-inngangen i nestfolgende trinn, og Q-utgangen i hvert trinn er koblet til K-inngangen i nestfolgende trinn, mens Q-utgangen hos det siste trinnet er tilbakekoblet til begge inngangene J og K i det forste trinnet. Samtlige trinn mates parallelt med klokkepulser og på slik måte som er vel kjent hos J-K kretser: når J-inngangen mottar 1-signal og K-inngangen O-signal, inntar kretsen tilstanden 1 eller bibeholder tilstanden 1, dvs. utgangen Q har 1-signal og utagngen Q har O-signal,

når J-inngangen mottar O-signal og K-inngangen 1-signal, inntar kretsen tilstanden 0 eller bibeholder tilstanden 0, dvs. utgangen Q har O-signal og utgangen Q har 1-signal,

når begge inngangene J og K mottar O-signal, bibeholder kretsen sin tilstand ved mottagelse av klokkepulsen, og

når begge inngangene J og K mottar 1-signal, endrer kretsen tilstand ved hver mottatt klokkepuls.

Det er lett å innse at ved sammenkobling av skyveregisterets trinn på den i fig. 2 antydede måte, oppnås fra det siste trinnets Q-utgang en pulsserie av formen 00001010110111 med repetisjons-frekvensen 15.

Eksklusiv-ellerkretsen EER som er identisk med kretsen EES, er oppbygget av 4 NAND-kretser K, L, M og N på kjent måte og mates dels med det mottatte kombinerte signal, dels med signalet fra såvel Q som Q utgangen i skyveregisterets KGR siste trinn. Ved hvilestilling hos skyveregisteret oppnås således det mottatte vokodersignal direkte på kretsens EER utgang, respektive ved skyveregisterets funksjon mottas det dekodede opprinnelige vokoder-signalet.

Skyveregisteret SKR er på samme måte som skyveregisteret KGR oppbygget av J-K vipper slik som antydet i fig. 2, men som til for-skjell fra dette har 15 trinn for å kunne lagre et synkroniseringsord. De mottatte vokodersignalene mates til inngangene J og K

hos skyveregisterets forste trinn, til inngangen J direkte og til inngangen K over en inverteringskrets Z, slik at ved opptreden av klokkepulsen inntar vippekretsen en til mottatte binære signal svarende tilstand. Samtidig overfores den binære informasjonen fra hvert trinn til nestfolgende trinn, slik at under en talepause efter et antall klokkepulser vil den binære informasjonen i de

bistabile kretsene tilsvare synkroniseringsordet.

Motstandsmatrisen MM består av 15 motstander R1-R15, som er parallelt koblede til en 1-utgang eller en 0-utgang hos samtlige binære trinn, hvilke utganger er valgte på slik måte at når synkroniseringsordet er innskrevet i skyveregisteret, er samtlige motstander koblet til samme bestemte spenning, hvorved spenningsfallet til motstandens forbindelsespunkt blir lavest, dvs. det oppnås én spenning som overskrider en bestemt grenseverdi.

I fig. 2 er for enkelhets skyld kun inntegnet de forste 4 og de siste 3 trinnene i skyveregisteret og de til disse horende motstander R1-R4 respektive R13-R15, men det fremgår at i samsvar med ordmbnstret 000010100110111 er motstandene R1-R3 koblet til 1-utgangen i sine trinn, motstanden R4 til 0-utgangen og motstandene R13-R15 til 0-utgangen. Man kan tillate en viss feil-margin ved avfbling av synkroniseringsordet, f.eks. ca. 7 %, hvilket innebærer at den foreskrevne spenningsgrense ved motstandens forbindelsespunkt oppnås allerede når tilstanden i 14 trinn tilsvarer den ved synkroniseringsordets innskrivning rådende tilstand.

Ved oppnåelse av den foreskrevne spenningsverdi i motstandens forbindelsespunkt påvirkes en terskeldetektor T og avgir en aktiveringspuls til tellelogikken SM hvis oppgave er å telle antall mottatte synkroniseringsord. Ved mottagelse av fbrste aktiveringspuls 1-stilles en bistabil vippe A i en av tre bistabile vipper bestående vippegruppe. Herved igangsettes i tellelogikken en teller RK som har fem binære telletrinn D, E, F, G og H, og trinnfremflyttes i.takt med klokkepulsene. Utgangene fra telle-trinnene er koblede til et antall OG-kretser LA, LB, LC og LD. Anordningens fortsatte funksjon skal forklares i forbindelse med synkronisering av vokodersignaler ved tre forskjellige dataover-fbringshastigheter: 2400 baud_hastighet og en blokklengde_på 60 biter Når telleren RK er trinnfremflyttet til tilstanden 01110, aktiveres OG-kretsen LB, hvis innganger dannes av utgangene fra tellerens trinn for det tilfelle at en ytterligere aktiverings-betingelse, nemlig at et nytt aktiveringssignal mottas fra terskeldetektoren, er oppfylt. Dette er et tegn på at synkroniseringsordet er mottatt for andre gang, og utgangssignalet fra LB ett-stiller vippen B. Tellingen fortsetter, og når telleren RK når standen 30, mottas ordet 11101 som er en av aktiveringsbetingel-sene for OG-kretsen LC, hvis innganger er koblet til tellerens trinn. En andre betingelse er at også et aktiveringssignal fra terskeldetektoren T opptrer på samme gang som tegn på at synkroniseringsordet er mottatt for tredje gang. Utgangssignalet fra-OG-kretsen LC ett-stiller vippen C, hvorved et styresignal mates over logikkretsen LG til en monostabil vippe EV. Vippen avgir en O-stillingspuls til tellekjeden WR (ikke angitt i fig. 2),

slik at denne påbegynner en 60 biters telleperiode. Når telleren RK har nådd standen 32, dvs. 11111, null-stilles vippene A, B og C over OG-kretsen LA hvis innganger er koblede til telleren RK,

og over ELLER-kretsen. EA og ved vippens A null-stilling stopper telleren RK i null-stilling.

Hvis kun to synkroniseringsord er mottatt og et tredje ikke er innkommet, mottas intet signal fra OG-kretsens LC utgang og vippen C ett-stilles ikke. Folgelig påvirkes ikke vippen EV,og vippene A og B null-stilles når telleren RK har nådd standen 32, hvorved telleren stoppes i null-stilling.

Hvis kun ett synkroniseringsord mottas, blir forskjellen den at OG-kretsen LB ikke kan åpnes når den ikke mottar det til det

andre synkroniseringsordet svarende aktiveringssignal fra terskeldetektoren. Når telleren efter ytterligere to telletrinn når standen 17, dvs. 10000, aktiveres OG-kretsen LD dels med signalet fra trinn H, dels med signalet svarende til vippens B 0-tilstand (gjennom inverteringskretsen LE) og gjennom ELLER-kretsen EA 0-stiller A-vippen som i foregående tilfelle.

1800 baud hastighet og_en_blokklengde_på 46_biter I dette tilfelle skal synkroniseringsordet identifiseres to ganger i rekkefolge. Inntil telleren RK er trinnfremflyttet til standen 15, er funksjonen den samme som beskrevet tidligere. Nå er imid-

lertid inngangen til inverteringskretsen AK i logikken LA akti-vert som en folge av omstilling til 1800 baud, slik at når vippen B 1-stilles ved mottagelse av det andre signalet fra T, aktiverens vippen EV over NAND-kretsene AN og AM og tellekjeden RW 0-stilles. Når telleren RK når standen 32, skjer 0-stilling som i forut-beskrevne tilfelle.

Hvis kun ett synkroniseringsord mottas, er forlbpet noyaktig det samme som beskrevet i forbindelse med 2400 baud hastighet.

1200 baud hastighet og en blokkiengde_på_30_biter I dette tilfelle skal synkroniseringsordet identifiseres to ganger med et opphold på 15 biter mellom ordene. Starten av telleren RK skjer ved det forste signalet fra terskeldetektoren T på samme måte som i de foregående tilfelle. Når noe nytt synkroniseringsord ikke sendes, kan vippen B ikke ett-stilles med signalet fra terskeldetektoren T. Når telleren når standen 17, forhindres A-vippens null-stilling ved at den tredje inngangen hos OG-kretsen LD ikke mottar noe signal, og utgangen aktiveres ikke. Telleren fortsetter å telle, og når standen 30 er oppnådd, åpnes porten LC, ett-stilles vippen C og aktiveres vippen EV. Når telleren har nådd standen 32, skjer null-stilling av vippen A og av telleren.

Hvis kun et ord mottas, dvs. når telleren har nådd standen 30, mottas intet signal fra terskeldetektoren T, endres ikke vippens C tilstand og vippen EV påvirkes ikke. Tilbakestilling skjer

ved standen 32 hos telleren som beskrevet ovenfor.

Claims (7)

1. Fremgangsmåte for å synkronisere blokker av digitale signaler ved overforing av informasjon fra en sender til en mottager, idet et syklisk gjentatt telleforlop hvis storste verdi tilsvarer antall biter i blokken og som styrer en parallell-serieomforming på sendersiden og en serie-parallellomforming på mottagersiden, påbegynnes på sender- og mottagersiden samtidig, karakterisert ved at under overforingen frembringes såvel på sender- som på mottagersiden et av ett-tall og null-tall ifolge en bestemt regel dannet syklisk gjentatt synkroniseringsord hvis lengde er slik at det minst to ganger kan inngå i en blokk, idet blokkens begynnelse sammenfaller med begynnelsen av et synkroniseringsord, at disse ord superponeres på de digitale signalene på sendersiden slik at et kombinert digi-talsignal mottas, og at på mottagersiden superponeres igjen samme synkroniseringsordet på de kombinerte digitale signalene for å gjenvinne det opprinnelige digitale signalet, idet et til synkroniseringsordets lengde svarende antall binære enheter i det mottatte signalet lagres stadig på mottagersiden slik at under pauser, når synkroniseringsordet opptrer alene, inntreffer det ved visse tidspunkter at dé i mottageren lagrede bitene tilsvarer bitene i synkroniseringsordet, at de lagrede ordene identifiseres og hver gang identiteten med synkroniseringsordet fastslås, frembringes et aktiveringssignal, telles aktiveringssignalene og efter oppnåelse av et bestemt tall som svarer til antall synkroniseringsord i blokken, frembringes en styrepuls som på mottagersiden påbegynner nevnte telleforlop.

2. Fremgangsmåte som angitt i krav 1, karakterisert ved at synkroniseringsordet hvis begynnelse faller sammen med blokkens begynnelse, undertrykkes, og frembringelsen av synkroniseringsordet påbegynnes forst efter at telleforlopet er kommet til en til lengden av et synkroniseringsord svarende verdi.

3. Fremgangsmåte som angitt i krav 1 eller 2, karakterisert ved at ved blokklengder som svarer til lengden av minst to synkroniseringsord,undertrykkes det forste av disse, og som betingelse for opptreden av en styrepuls velges at to akti-veringspulser mottas med et mellomrom av vilkårlig bestemt lengde.

4. Anordning for utforelse av fremgangsmåten ifolge krav 1, karakterisert ved at den på sendersiden (S) omfatter en sender (VS) som omformer analoge signaler til digitale signaler på kjent måte, en tellekrets (WS) som styrer utsendingen av de digitale signalene i blokkform og hvis begynnelsestilstand bestemmer utsendingen av den forste biten i blokken, en kodegenerator (KGS) som frembringer synkroniseringsordet i syklisk gjentatt rekkefolge og hvis start styres fra en bestemt utgang på tellekretsen (WS), og en kodningsanordning (EES) som superponerer synkroniseringsordet på de digitale signalene, og på mottagersiden(R) omfatter en mottager (VR) med en tellekrets (WR) som styrer mot-tagningen av blokken og hvis begynnelsesstand tilsvarer forste biten i blokken, en kodegenerator (KGR) som frembringer synkroniseringsordet i syklisk gjentatt rekkefolge og hvis start styres fra en bestemt utgang fra tellekretsen (WR) i mottageren, og en dekodningsanordning (EER)som superponerer synkroniseringsordet på det mottatte kombinerte signalet for å få tilbake det opprinnelige digitalsignalet, hvorved mottageren omfatter dessuten et register (SKR) for kontinuerlig å lagre et antall i serieform mottatte digitale signaler, en sammenligningskrets (MM,T) for å sammenligne summen av et antall fra hvert av registertrinnene mottatte signaler med en bestemt verdi som svarer til summen av nevnte signaler når registeret inneholder synkroniseringsordet og ved overensstemmelse avgir et aktiveringssignal,samt en tellelogikk (SM) som teller nevnte aktiveringssignaler og ved oppnåelse av antallet som svarer til antall til blokken horende synkroniseringsord frembringer en styrepuls som mates til nevnte tellekrets (WR) for å tilbakestille denne til begynnelsestilstand.

5. Anordning som angitt i krav 4, karakterisert ved at nevnte sammenligningskrets består av et motstandsnett (MM) med et antall parallelle grener som er koblet hver til en O-utgang respektive en 1-utgang hos trinnene i registeret (SKR) på slik måte at når registertrinnene er innstilt til den til bitene i synkroniseringsordet svarende tilstand, mottar samtlige grener strom, og av en terskelgenerator (T) som er koblet til mot-standsgrenenes forbindelsespunkt og frembringer et aktiveringssignal når spenningsfallet over nevnte parallelle grener har sin laveste verdi.

6. Anordning som angitt i krav 4 eller 5, karakterisert ved at nevnte tellelogikk (SM) inneholder en teller (RK) som trinnfremflyttes i takt med bitene i det digitale signalet, et av bistabile trinn (A,B,C) bestående register og en logikkobling (LA,LB,LC,LD,LG) som hver gang telleren når en verdi som er et multippel av synkroniseringsordets lengde, mater et signal til nevnte register for der å registrere en tilstandsendring forutsatt at registeret samtidig mottar et aktiveringssignal fra sammenlig-ningskretsen (T,MM), hvorved tellelogikken også inneholder en pulsgenereringskrets (EV) som kan kobles til et av nevnte registertrinn (B,C) for ved aktivering av dette å avgi et styresignal til nevnte tellekrets (WR).

7. Anordning som angitt i krav 6, karakterisert ved at nevnte tellelogikk inneholder en sperrekrets (AL,AK,AM, AN) som er innstillbar for å koble nevnte pulsgenereringskrets (EV) til et valgt registertrinn (B,C).