NL8601073A - METHOD AND DEVICE FOR PACKAGING SEMICONDUCTOR DEVICES - Google Patents

METHOD AND DEVICE FOR PACKAGING SEMICONDUCTOR DEVICES Download PDF

Info

Publication number
NL8601073A
NL8601073A NL8601073A NL8601073A NL8601073A NL 8601073 A NL8601073 A NL 8601073A NL 8601073 A NL8601073 A NL 8601073A NL 8601073 A NL8601073 A NL 8601073A NL 8601073 A NL8601073 A NL 8601073A
Authority
NL
Netherlands
Prior art keywords
electrodes
package
conductors
members
integrated circuit
Prior art date
Application number
NL8601073A
Other languages
Dutch (nl)
Other versions
NL193513B (en
NL193513C (en
Original Assignee
Sgs Microelettronica Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sgs Microelettronica Spa filed Critical Sgs Microelettronica Spa
Publication of NL8601073A publication Critical patent/NL8601073A/en
Publication of NL193513B publication Critical patent/NL193513B/en
Application granted granted Critical
Publication of NL193513C publication Critical patent/NL193513C/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

é ..- * VO 8153é ..- * VO 8153

Werkwijze en inrichting voor het pakketteren van halfgeleiderinrichtingen.Method and device for packaging semiconductor devices.

De uitvinding heeft in het algemeen betrekking op half-geleiderinrichtingspakkettering en meer in het bijzonder op de pakkette-ring van halfgeleiderinrichtingen, zoals geïntegreerde ketens teneinde een geschikte koppeling van een halfgeleiderinrichting of geïntegreer-5 de keten met geleiders, welke zich vanuit een pakket, dat de halfgeleiderinrichting of geïntegreerde keten bevat, mogelijk te maken.The invention generally relates to semiconductor device package and more particularly to the package of semiconductor devices, such as integrated circuits, to provide a suitable coupling of a semiconductor device or integrated circuit with conductors extending from a package, which semiconductor device or integrated circuit.

Aangezien halfgeleiderinrichtingen van het discrete type of geïntegreerde ketens, welke in halfgeleiderplaatjes zijn vervaardigd, meer complex zijn geworden en de componentdichtheden daarvan zijn 10 vergroot, zijn de moeilijkheden bij het koppelen van de plaatjes, waarop de geïntegreerde ketens worden vervaardigd, met de ketens, waarin de geïntegreerde ketencomponenten worden gebruikt, vergroot. Een typerend mechanisme voor het verschaffen van een koppeling tussen het geïntegreerde ketenplaatje en een electronische keten bestaat daarin, dat eerst 15 het geïntegreerde ketenplaatje in een pakket wordt geplaatst en daarna de zeer dunne draadvormige geleiders tussen gekozen gedeelten van het plaatje en gekozen gedeelte van het pakket worden verbonden. Het pakket bezit geleiders, welke zich daaruit uitstrekken en welke geschikt zijn voor koppeling bijvoorbeeld door middel van een gedrukt-ketenpaneel, 20 met een electronische keten of een electronisch stelsel. Zo kan het pakket (met de geleiders) bijvoorbeeld via openingen in een gedrukt-ketenpaneel of in een bus in een electrische keten worden ingebracht. De elec-trische koppeling vanuit het geïntegreerde-ketenplaatje naar de pakket-geleiders vindt evenwel meer in het bijzonder plaats onder gebruik van 25 dunne draadvormige geleiders. Deze dunne draadvormige geleiders zijn fragiel en het is gebleken, dat het betrekkelijk lastig is deze tussen de geleidende gebieden van het halfgeleiderplaatje en de geleiders van het pakket te bevestigen. Voorts voorziet het bovenvlak van het plaatje, dat lichamen bevat voor electrisch contact met verschillende 30 inrichtingen of halfgeleidergebieden van het plaatje, niet in een grote flexibiliteit om een gemakkelijk contact tot stand te kunnen brengen met t V ^ 2 pakketten van verschillende afmetingen, hetgeen bijzonder belangrijk is wanneer de afmeting van het plaatje, indien nodig, wordt vergroot of verkleind.Since semiconductor devices of the discrete type or integrated circuits made in semiconductor wafers have become more complex and their component densities have increased, the difficulties in coupling the wafers on which the integrated circuits are manufactured are with the chains in which the integrated chain components are used, enlarged. A typical mechanism for providing a link between the integrated circuit board and an electronic circuit consists in first placing the integrated circuit board in a package and then the very thin filamentary conductors between selected portions of the plate and selected portion of the package be connected. The package has conductors extending therefrom and which are suitable for coupling, for example, by means of a printed circuit board, with an electronic circuit or an electronic system. For example, the package (with the conductors) can be introduced through openings in a printed circuit panel or in a bus in an electrical chain. The electrical coupling from the integrated circuit board to the package conductors, however, takes place more particularly using thin filamentary conductors. These thin filamentary conductors are fragile and have been found to be relatively difficult to secure between the conductive regions of the semiconductor wafer and the conductors of the package. Furthermore, the top surface of the wafer, which contains bodies for electrical contact with different devices or semiconductor regions of the wafer, does not provide great flexibility to allow easy contact with different packages of different sizes, which is particularly it is important to increase or decrease the size of the plate, if necessary.

Er bestaat derhalve een vraag naar een methode om de 5 electrische geleiders van het pakket op een meer zekere en betrouwbare wijze direct met de geleidende gebieden van de halfgeleiderinrichting of het geïntegreerde ketenplaatje te verbinden, waarbij een sterke electrische koppeling wordt verkregen en de electrische onderlinge verbinding gemakkelijker tot stand kan worden gebracht.Therefore, there is a demand for a method of directly connecting the 5 electrical conductors of the package to the conductive regions of the semiconductor device or integrated circuit board in a more secure and reliable manner, thereby obtaining a strong electrical coupling and the electrical interconnection. can be accomplished more easily.

10 Derhalve is een oogmerk van de uitvinding het verschaf fen van een verbeterde halfgeleiderinrichtings- of geïntegreerde-ketens-pakketteermethode.Therefore, an object of the invention is to provide an improved semiconductor device or integrated chain package method.

Een ander doel van de uitvinding is het mogelijk maken van een verbeterde koppelirig tussen de electroden van een geïnte-15 greerd ketenplaatje en de geleiders van een pakketteerelement.Another object of the invention is to enable improved coupling between the electrodes of an integrated circuit wafer and the conductors of a packet element.

Een meer bijzonder oogmerk van de uitvinding is het verschaffen van een verbeterd pakket en een werkwijze, waarbij gebruik wordt gemaakt van de combinatie van vergrote lichaamsgebieden van het plaatje en gebogen eindgedleidergedeelten van het pakket teneinde meer 20 betrouwbare electrische contacten tussen de geleiders van het gestel en de vergrote lichaamsgebieden van het plaatje tot stand te brengen.A more particular object of the invention is to provide an improved package and method using the combination of enlarged body areas of the wafer and curved end conductor portions of the package to provide more reliable electrical contacts between the conductors of the frame and create the enlarged body areas of the picture.

Weer een einder doel van de uitvinding is het reduceren van de verpakkingskosten door te voorzien in de combinatie van vergrote lichaamsgebieden van een plaatje en omgebogen geleidergedeelten van het 25 geleidergestelpakket teneinde het mogelijk te maken, dat bij eenzelfde pakket plaatjes met verschillende afmetingen kunnen worden toegepast.Yet a further object of the invention is to reduce packaging costs by providing the combination of enlarged platelet body areas and bent conductor portions of the conductor frame package to allow plates of different sizes to be used with the same package.

Een ander bijzonder doel van de uitvinding is het verschaffen van een werkwijze voor het direct aanbrengen van pakketgelei-ders op een geïntegreerd ketenplaatje.Another particular object of the invention is to provide a method of directly applying package conductors to an integrated circuit wafer.

30 Weer een ander bepaald doel van de uitvinding is het verschaffen van een direct contact tussen geleiders van een pakket en electroden van een geïntegreerd ketenplaatje, waarbij de geleiders en de electroden voor een eenvoudige electrische onderlinge verbinding met een materiaal kunnen zijn bekleed.Yet another particular object of the invention is to provide direct contact between package conductors and integrated circuit wafer electrodes, wherein the conductors and electrodes may be coated with a material for simple electrical interconnection.

35 De bovengenoemde en andere oogmerken worden volgens de uitvinding bereikt doordat wordt voorzien in een geïntegreerd keten- r-> "** . > wp * ? 3 plaatje met een laag van isolatiemateriaal, waarbij een stel betrekkelijk grote electroden op de laag van isolatiemateriaal is aangebracht.The aforementioned and other objects are achieved according to the invention in that an integrated circuit board with a layer of insulating material is provided, wherein a set of relatively large electrodes is on the layer of insulating material. fitted.

De grote electroden zijn gekoppeld met geïntegreerde ketenelectroden en de grote electroden hebben een zodanige configuratie, dat de gelei-5 ders van het pakket, dat het geïntegreerde ketenplaatje ondersteunt, in mechanisch contact zijn wanneer de elementen van het pakket zijn gemonteerd. De pakketgeleiders en de grote electroden zijn bij voorkeur bekleed met een geschikt bevochtigingsmiddel of middel van het soldeer-type voor een geschikte electrische en mechanische koppeling van deze 10 elementen en electroden.The large electrodes are coupled to integrated circuit electrodes, and the large electrodes are configured such that the conductors of the package supporting the integrated circuit wafer are in mechanical contact when the elements of the package are mounted. The package conductors and the large electrodes are preferably coated with a suitable wetting agent or solder type agent for suitable electrical and mechanical coupling of these elements and electrodes.

Bij een uitvoeringsvorm volgens de uitvinding omvat de werkwijze voor het koppelen van electroden van een halfgeleiderplaatje met geleiders van een pakket, dat het halfgeleiderplaatje bevat, het aanbrengen van grote electroden, die electrisch met vooraf gekozen electro-15 den van het halfgeleiderplaatje op een isolatielaag worden gekoppeld, welke isolatielaag zich bevindt boven de electroden van het plaatje en deze beveiligt behoudens wat betreft het gedeelte van de electroden, dat zich via de isolatielaag in aanraking met de grote electroden uitstrekt, waarbij de grote electroden direct contact maken met de pakket-20 geleiders. Tenminste één van de pakketgeleiders en de grote electroden worden bekleed met een legering, die bij een betrekkelijk lage temperatuur smelt. De pakketgeleiders worden electrisch en mechanisch met de grote electroden verbonden door de legering te verhitten teneinde te veroorzaken, dat deze vloeit en bevochtigt en de grote electroden met 25 de pakketgeleiders verbindt.In one embodiment of the invention, the method of coupling electrodes of a semiconductor wafer to conductors of a package containing the semiconductor wafer comprises applying large electrodes which are electrically deposited with preselected electrodes of the semiconductor wafer on an insulating layer coupled, which insulating layer is above the electrodes of the wafer and protects it except for the portion of the electrodes which extends through the insulating layer into contact with the large electrodes, the large electrodes making direct contact with the package conductors . At least one of the package conductors and the large electrodes are coated with an alloy that melts at a relatively low temperature. The package conductors are electrically and mechanically connected to the large electrodes by heating the alloy to cause it to flow and wet and connect the large electrodes to the package conductors.

Bij een andere uitvoeringsvorm volgens de uitvinding omvat een electronisch pakket een geïntegreerd ketenplaatje met een eerste stel electroden, dat contact maakt met halfgeleidergebieden van het plaatje. Het plaatje is voorzien van een tweede groter stel electroden, 30 welke zijn aangebracht op een isolatiemateriaal, dat het geïntegreerde ketenplaatje bedekt behoudens wat betreft de electrodegedeelten, die zich vanuit het eerste stel electroden via de isolatielaag in aanraking met het tweede grotere stel electroden uitstrekken. Er is een pakket aanwezig waaraan geleiders zijn bevestigd. Voorts zijn soldeerorganen aanwezig 35 om de geleiders met het tweede stel electroden electrisch en mechanisch te verbinden.In another embodiment of the invention, an electronic package comprises an integrated circuit wafer with a first set of electrodes that contacts semiconductor regions of the wafer. The wafer includes a second larger set of electrodes, which are applied to an insulating material covering the integrated circuit wafer except for the electrode portions which extend from the first set of electrodes through the insulating layer into contact with the second larger set of electrodes. There is a package with conductors attached. Soldering means are also provided to electrically and mechanically connect the conductors to the second set of electrodes.

44

Volgens weer een andere uitvoeringsvorm volgens de uitvinding omvat een inrichting voor het koppelen van een geïntegreerd ketenplaatje met een electrische keten geleiderorganen met gedeelten daarvan voor het electrisch koppelen met de electrische keten en pak-5 ketorganen voor het ondersteunen van de geleiderorganen en het geïntegreerde ketenplaatje. Het geïntegreerde ketenplaatje is voorzien van vergrote electrodeorganen om een electrisch contact met het geïntegreerde ketenplaatje mogelijk te maken. De geleiderorganen bezitten andere gedeelten daarvan voor het verschaffen van een electrisch en mechanisch 10 contact met de vergrote electrodeorganen. Er zijn soldeerorganen aanwezig om de andere gedeelten van de geleiderorganen electrisch en mechanisch met de vergrote electrodeorganen te koppelen.According to yet another embodiment of the invention, an apparatus for coupling an integrated circuit wafer to an electric chain comprises conductor members with portions thereof for electric coupling to the electric chain and packer members for supporting the conductor members and the integrated circuit wafer. The integrated circuit plate is provided with enlarged electrode members to allow electrical contact with the integrated chain plate. The conductor members have other portions thereof to provide electrical and mechanical contact with the enlarged electrode members. Soldering devices are provided to couple the other portions of the conductor members electrically and mechanically to the enlarged electrode members.

Volgens weer een andere uitvoeringsvorm volgens de uitvinding omvat een werkwijze voor het electrisch koppelen van een half-15 geleiderplaatje met geleidergestelgedeelten het verschaffen van vergrote electroden op het halfgeleiderplaatje, het verschaffen van omgebogen einden bij de geleidergestelgedeelten, en het aanbrengen van het halfgeleiderplaatje in een pakket, dat de geleidergestelgedeelten omvat en wel zodanig, dat de gebogen uiteinden van de geleidergestelgedeelten en 20 de vergrote electroden in contact met elkaar zijn.According to yet another embodiment of the invention, a method of electrically coupling a semiconductor wafer to conductor frame portions includes providing enlarged electrodes on the semiconductor wafer, providing bent ends at the conductor frame portions, and arranging the semiconductor wafer in a package comprising the conductor frame portions such that the curved ends of the conductor frame portions and the enlarged electrodes are in contact with each other.

De uitvinding zal onderstaand nader worden toegelicht onder verwijzing naar de tekening. Daarbij toont: fig. 1 een dwarsdoorsnede van een halfgeleider- of ge-integreerd-ketenplaatjesstelsel; 25 fig. 2 een bovenaanzicht van het stelsel volgens fig. 1 voorzien van een substraatgedeelte waaraan het ketenplaatjesstelsel bij voorkeur wordt bevestigd; fig. 3 een dwarsdoorsnede van een gedeelte van het ketenplaat jes/substraatstelsel volgens fig. 2 en een gedeelte van een ge-30 leidergestelstelsel, dat aan het ketenplaatjesstelsel moet worden bevestigd; en fig. 4 een perspectivisch aanzicht van een pakketgestel van het geleidergesteltype en het plaatje/substraatstelsel, waarbij een deel van het pakket is weggebroken om de onderlinge relatie van de vol-35 tooide gepakketteerde inrichting aan te geven.The invention will be explained in more detail below with reference to the drawing. In the drawing: Fig. 1 shows a cross section of a semiconductor or integrated circuit board system; FIG. 2 is a top view of the system of FIG. 1 provided with a substrate portion to which the circuit board system is preferably attached; FIG. 3 is a cross-sectional view of a portion of the circuit board / substrate array of FIG. 2 and a portion of a conductor array assembly to be attached to the circuit board array; and FIG. 4 is a perspective view of a package frame of the conductor frame type and the wafer / substrate system, with part of the package broken away to indicate the relationship of the completed packaged device.

In fig. 1 is een halfgeleider of bij voorkeur geinte- * · -*> A·? 5 greerd ketenplaatje 10 volgens de uitvinding afgeteeld, De geïntegreerde keten zelf is in het plaatje 10 gevormd. Een eerste niveau van electroden of metallisatie 11 omvat een aantal geleiders, welke worden gebruikt voor een electrische verbinding met verschillende geleidergebieden van 5 de geïntegreerde keten. Sommige van de geleiders of electroden 11 van het eerste metallisatieniveau vereisen een electrische koppeling met de geleiders van een pakket van het geleidergesteltype of gesteltype. De geleiders van het eerste metallisatieniveau 11 zijn bekleed met een isolerende bekleding 12, bijvoorbeeld van siliciumdioxyde of een ander ge-10 schikt isolatiemateriaal. Vervolgens is een tweede metallisatienibeau 13 op de isolerende bekleding 12 aangébracht en wel volgens een bepaald patroon. Het tweede metallisatieniveau 13 omvat een groep vergrote electroden en is verder via gebieden of gedeelten 14, die zich door de isolerende bekleding 12 uitstrekken, electrisch gekoppeld met gekozen of voor-15 afbepaalde electroden 11 van de geïntegreerde keten van het eerste metallisatieniveau. De groep van vergrote electroden vereenvoudigt het contact met de geleidergestelgeleiders en maakt ook mogelijk, dat de ge-leidergestelgeleiders contact maken met de vergrote electroden of lichamen zelfs indien de afmetingen van het plaatje worden vergroot of 20 verkleind (aangezien slechts het contactgebied tussen de geleiders van het geleidergestel en de vergrote lichamen zal veranderen met de veranderende afmeting van het plaatje doch nog steeds in verband met de vergrote lichamen een electrisch contact zal worden verkregen). De verschillende halfgeleidergebieden (N-of P-type) van het halfgeleiderplaatje 10 zijn 25 niet aangegeven, doch zullen door de electroden 11 worden gecontacteerd.In Fig. 1, a semiconductor or, preferably, * - - *> A ·? 5 greerd chain plate 10 according to the invention. The integrated chain itself is formed in the plate 10. A first level of electrodes or metallization 11 comprises a number of conductors which are used for electrical connection to different conductor regions of the integrated circuit. Some of the conductors or electrodes 11 of the first metallization level require electrical coupling to the conductors of a conductor frame type or frame type package. The conductors of the first metallization level 11 are coated with an insulating coating 12, for example, of silicon dioxide or other suitable insulating material. Subsequently, a second metallization level 13 is applied to the insulating coating 12 in a specific pattern. The second metallization level 13 includes a group of enlarged electrodes and is further electrically coupled to selected or predetermined electrodes 11 of the integrated circuit of the first metallization level via regions or portions 14 extending through the insulating coating 12. The group of enlarged electrodes simplifies contact with the conductor frame conductors and also allows the conductor frame conductors to contact the enlarged electrodes or bodies even if the size of the wafer is increased or decreased (since only the contact area between the conductors of the the conductor frame and the enlarged bodies will change with the changing size of the wafer but an electrical contact will still be obtained in connection with the enlarged bodies). The different semiconductor regions (N or P type) of the semiconductor wafer 10 are not shown, but will be contacted by the electrodes 11.

Wanneer thans wordt verwezen naar fig. 2, vindt men daarin een bovenaanzicht van het plaatje 10, dat de geïntegreerde keten bevat. Zichtbaar zijn de vergrote electroden 13 van het tweede metallisatieniveau, welke bij voorkeur zijn gevormd als sectoren (en wel één 30 voor elk van acht pennen) en de zich daaronder bevindende isolatiebekle-ding 12. Het halfgeleiderplaatje 10 is aangegeven als te zijn aangebracht op een lip of substraatgedeelte 15.Referring now to FIG. 2, there is found a top view of the wafer 10 containing the integrated circuit. Visible are the enlarged electrodes 13 of the second metallization level, which are preferably formed as sectors (one 30 for each of eight pins) and the insulating coating 12 located therebetween. The semiconductor wafer 10 is indicated as being mounted on a lip or substrate portion 15.

Wanneer thans wordt verwezen naar fig. 3 is daarin de relatieve opstelling van het substraatgedeelte 15 en het plaatje 10 in 35 een pakketstelsel aangegeven doordat een gedeelte daarvan is weergegeven om de onderlinge verbindingsmethode volgens de uitvinding toe te lich- ' w Jr 6 ten. Door de wanden 20 van het pakket strekken zich electrisch geleidende geleiders of geleidergestelgedeelten 21 uit. Aan de binnenzijde van het pakket zijn de geleiders 21 omgebogen of van omgebogen eindgedeelten voorzien om contact te maken met de vergrote electroden 13 van het twee-5 de metallisatieniveau wanneer het plaatjê/substraatstelsel in het pakket wordt ondergebracht. Bovendien is aan de vergrote electroden 13 van het tweede metallisatieniveau en de geleiders 21, behorende bij het pakket, bij voorkeur een uit een lood-tinverbinding of een legeringsbekleding of -laag 22 bevestigd of als bekleding daarop aangebracht.Referring now to FIG. 3, the relative arrangement of the substrate portion 15 and wafer 10 in a packet array is shown in that a portion thereof is shown to illustrate the interconnection method of the invention. Electrically conductive conductors or conductor frame portions 21 extend through the walls 20 of the package. On the inside of the package, the conductors 21 are bent or provided with bent end portions to contact the enlarged electrodes 13 of the second-metallization level when the platelet / substrate system is housed in the package. In addition, the enlarged electrodes 13 of the second metallization level and the conductors 21 associated with the package are preferably attached or coated thereon from a lead-tin compound or an alloy coating or layer 22.

10 In fig. 4 is een weggesneden perspectivisch aanzicht van de voltooide inrichting weergegeven. Wanneer het plaatjesstelsel en de substraat zich op een plaats in het pakketgestel bevinden, bezitten de geleiders 21, welke zijn bevestigd aan en zich uitstrekken door het gestel 20, omgebogen eindgedeelten om fysisch contact te maken met de ver-15 grote electroden 13 van het tweede metallisatieniveau. Bij voorkeur worden de omgebogen eindgedeelten van de geleiders 21 gevormd voordat het plaatje IQ in het pakket wordt aangebracht doch, indien gewenst, kunnen de omgebogen eindgedeelten van de geleiders 31 worden gevormd nadat het plaatje 10 in het pakket is geplaatst. Voorts kan, indien gewenst, de sub-20 straat 5 deel uitmaken van het pakket en kan het plaatje 10 daarop worden geplaatst en bij voorkeur daaraan worden bevestigd.Fig. 4 shows a cut-away perspective view of the completed device. When the platelet array and substrate are in place in the package frame, the conductors 21 attached to and extending through the frame 20 have bent end portions to make physical contact with the enlarged electrodes 13 of the second metallization level. Preferably, the bent end portions of the guides 21 are formed before the plate IQ is placed in the package, but, if desired, the bent end parts of the guides 31 can be formed after the plate 10 is placed in the package. Furthermore, if desired, the substrate 5 may form part of the package and the plate 10 may be placed thereon and preferably attached thereto.

Een geïntegreerd ketenpakket moet zijn voorzien van geleiders met een aanvaardbare duurzaamheid voor bevestiging aan geleidende gebieden van de keten waarin zij moeten worden gebruikt bijvoorbeeld 25 in een bus van een ketenpaneel. Bij een typerende constructie zal een geïntegreerd ketenplaatje zijn voorzien van draden, welke electrisch zijn gekoppeld met de electroden, die zich in een eerste metallisatieniveau bevinden, en electrisch zijn gekoppeld met de electrisch geleidende geleiders van het pakket. Dit bekende type draden, dat bevestigd is 30 aan het geïntegreerde ketenplaatje, is meer in het bijzonder fragiel en kan lastig worden bevestigd. De uitvinding geeft een oplossing voor dit electrische koppelprobleem door gebruik te maken van vergrote electroden, welke zijn gevormd in een tweede metallisatieniveau, dat gelei-ders/electroden met grotere oppervlakten omvat dan de geleiders/elec-35 troden van het plaatje, welke in het eerste metallisatieniveau zijn gelegen. De geleiders van het pakket worden in direct fysisch en electrisch 7 contact met de vergrote geleiders/electroden van het tweede metallisa-tieniveau gebracht. In verband met de afmeting van deze vergrote electro-den kunnen plaatjes met verschillende afmetingen bij eenzelfde pakket worden gebruikt en worden de delicate verbindingsproblemen, welke een 5 gevolg zijn van de electrische koppeling van de dunne draadvormige geleiders van het typerende bekende stelsel omgaan. Bovendien is op de oppervlakken van elk van de electroden van het tweede metallisatieniveau evenals de gestelgeleiders binnen het gestel een lood/tin (zoals 90% lood -10% tin of 95% lood - 5% tin) verbinding of legering als bekleding aan-10 gébracht. Wanneer de geleiders/electroden en da gestelgeleiders met elkaar in aanraking zijn, kan een geringe hoeveelheid warmte worden toegevoerd (door bijvoorbeeld het pakket in een oven te plaatsen en het inwendige van de oven te verhitten tot een temperatuur, welke voldoende is om de soldeerbekleding vloeibaar te maken) <, hetgeen leidt tot een vloeien van 15 het soldeer en het daarna vormen na afkoeling van het soldeer en het bevochtigen van de gecontacteerde gebieden (de gebogen eindgedeelten van de geleiders 21 met de vergrote electroden 13) van een goed elec-trisch contact, evenals een sterk mechanische koppeling.An integrated chain package must include conductors of acceptable durability for attachment to conductive regions of the chain in which they are to be used, for example, in a chain panel bus. In a typical construction, an integrated circuit wafer will have wires electrically coupled to the electrodes located in a first metallization level and electrically coupled to the electrically conductive conductors of the package. This known type of wires, which is attached to the integrated circuit plate, is more particularly fragile and difficult to attach. The invention solves this electrical coupling problem by using enlarged electrodes formed in a second metallization level, which includes conductors / electrodes of larger area than the conductors / electrodes of the wafer, which are first metallization levels are located. The conductors of the package are brought into direct physical and electrical contact with the enlarged conductors / electrodes of the second metallization level. Because of the size of these enlarged electrodes, plates of different sizes can be used in the same package and the delicate connection problems arising from the electrical coupling of the thin filamentary conductors of the typical prior art system are dealt with. In addition, on the surfaces of each of the electrodes of the second metallization level, as well as the frame conductors within the frame, is a lead / tin (such as 90% lead -10% tin or 95% lead - 5% tin) compound or alloy coating brought. When the conductors / electrodes and frame conductors are in contact with each other, a small amount of heat can be supplied (e.g. by placing the package in an oven and heating the interior of the oven to a temperature sufficient to liquefy the solder coating ), which leads to the solder flowing and then forming after cooling the solder and wetting the contacted areas (the curved end portions of the conductors 21 with the enlarged electrodes 13) of a good electrical contact, as well as a strong mechanical coupling.

Derhalve kan een doeltreffende en constructief stevige 20 methode voor het koppelen van een halfgeleider of geïntegreerd ketenplaatje met geleiders van een pakket worden verschaft. Het resultaat is " '"""een verbetering in het vermogen van een betrouwbare electrische koppe ling tussen een halfgeleider of geïntegreerd ketenplaatje en een uitwendige electrische keten.Therefore, an effective and constructively robust method of coupling a semiconductor or integrated circuit wafer to package conductors can be provided. The result is an improvement in the capability of a reliable electrical coupling between a semiconductor or integrated circuit board and an external electrical circuit.

2525

Claims (10)

1. Werkwijze voor het koppelen van electroden van een half-geleiderplaatje met geleiders van een pakket, dat het plaatje omvat, met het kenmerk, dat grote electroden (13), welke electrisch met vooraf gekozen electroden (11) van het plaatje (10) zijn gekoppeld, op een 5 isolatielaag (12) worden aangebracht, welke isolatielaag (12) zich bevindt boven en ter bescherming dient van de electroden (11) van het geïntegreerde ketenplaatje behalve wat betreft het gedeelte van de electroden (11), dat zich dóór de isolatielaag (12) in aanraking met de grote electroden (13) uitstrekt, waarbij de grote electroden (13) direct 10 contact maken met de pakketgeleiders (21), tenminste één van de pakket-geleiders (21) en de grote electroden (13) worden bekleed met een legering (22) , die bij een betrekkelijk lage temperatuur smelt, en de pakketgeleiders (21) electrisch en mechanisch met de grote electroden (13) worden verbonden door de legering (22) te verhitten teneinde te veroorza-15 ken, dat deze vloeit en bevochtigt en de grote electroden (13) met het pakket (20) verbindt.Method for coupling electrodes of a semiconductor wafer to conductors of a package comprising the wafer, characterized in that large electrodes (13) electrically with preselected electrodes (11) of the wafer (10) are mounted on an insulating layer (12), which insulating layer (12) is located above and serves to protect the electrodes (11) of the integrated circuit plate except for the part of the electrodes (11) which extends through the insulating layer (12) extends in contact with the large electrodes (13), the large electrodes (13) making direct contact with the package conductors (21), at least one of the package conductors (21) and the large electrodes (13 ) are coated with an alloy (22), which melts at a relatively low temperature, and the package conductors (21) are electrically and mechanically connected to the large electrodes (13) by heating the alloy (22) to cause that this rolling paper t and wet and connect the large electrodes (13) to the package (20). 2. Werkwijze volgens conclusie 1, met het kenmerk, dat bij het bekleden zowel de pakketgeleiders (21) als de grote electroden (13) met de legering (22) worden bekleed.Method according to claim 1, characterized in that both the package conductors (21) and the large electrodes (13) are coated with the alloy (22) during the coating. 3. Electronisch pakket, gekenmerkt door een geïntegreerd ketenplaatje (10) met een eerste stel electroden (11) , welke contact maken met halfgeleidergebieden van het plaatje (10) , welk plaatje (10) is voorzien van een tweede groter stel electroden (13) , welke zijn aangebracht op een isolatiemateriaal (12), dat het geïntegreerde keten-25 plaatje (10) bedekt behalve wat betreft de electrodegedeelten, die zich vanuit het eerste stel electroden (11) via de isolatielaag (12) in aanraking met het tweede grotere stel electroden (13) uitstrekken, een pakket (20) met daaraan bevestigde geleiders (21) en soldeerorganen (22) om de geleiders (21) electrisch en mechanisch met het tweede stel elec-30 troden (13) te verbinden.Electronic package, characterized by an integrated circuit plate (10) with a first set of electrodes (11) which contact semiconductor regions of the plate (10), which plate (10) is provided with a second larger set of electrodes (13) which are applied to an insulating material (12) covering the integrated circuit wafer (10) except for the electrode portions which contact from the first set of electrodes (11) through the insulating layer (12) to the second larger set of electrodes (13), a package (20) with conductors (21) and solder members (22) attached thereto to electrically and mechanically connect the conductors (21) to the second set of electrodes (13). 4. Electronisch pakket volgens conclusie 3, met het kenmerk, dat de soldeerorganen (22) uit lood/tin-soldeer bestaan.Electronic package according to claim 3, characterized in that the solder members (22) consist of lead / tin solder. 5. Inrichting voor het koppelen van een geïntegreerd keten- - «* ♦ j v- * pleat je met een electrische keten, gekenmerkt door geleidingsorganen (21) waarvan gedeelten dienen voor een electrische koppeling met de electrische keten, pakketorganen (20) voor het ondersteunen van de geleidingsorganen (21) en het geïntegreerde ketenplaatje (10), waarbij 5 het geïntegreerde ketenplaatje (10) is voorzien van vergrote electrodeorganen (13) om een electrisch contact met het geïntegreerde ketenplaatje (10) mogelijk te maken, waarbij van de geleidingsorganen (21) andere gedeelten voorzien in een electrisch en mechanisch contact met de vergrote electrodeorganen (13) wanneer het geïntegreerde ketenplaatje 10 (10) met de pakketorganen (20) is gekoppeld, en soldeerorganen (22) om de genoemde andere gedeelten van de geleidingsorganen (21) electrisch en mechanisch met de vergrote electrodeorganen (13) te koppelen.5. Device for coupling an integrated chain - you place with an electric chain, characterized by conducting members (21), parts of which serve for electrical coupling with the electric chain, package members (20) for supporting the conductors (21) and the integrated circuit plate (10), the integrated circuit plate (10) being provided with enlarged electrode members (13) to allow electrical contact with the integrated circuit plate (10), the conductors (21) other sections provide electrical and mechanical contact with the enlarged electrode members (13) when the integrated circuit board 10 (10) is coupled to the package members (20), and solder members (22) about said other portions of the conducting members ( 21) can be coupled electrically and mechanically to the enlarged electrode members (13). 6. Inrichting volgens conclusie 5, met het kenmerk, dat het geïntegreerde ketenplaatje (10) is gekoppeld met een substraat-onder- 15 deel (15), welk substraatonderdeel (15) met de pakketorganen (20) is gekoppeld.Device according to claim 5, characterized in that the integrated circuit plate (10) is coupled to a substrate part (15), which substrate part (15) is coupled to the package members (20). 7. Inrichting volgens conclusie 5, met het kenmerk, dat de geleidingsorganen (21) bestaan uit een geleidergestel en de vergrote electrodeorganen (13) aan dit geleidergestel zijn bevestigd.Device according to claim 5, characterized in that the guide members (21) consist of a conductor frame and the enlarged electrode members (13) are attached to this conductor frame. 8. Inrichting volgens conclusie 7, met het kenmerk, dat de geleiders (21) van het geleidergestel zich in het inwendige van de pakketorganen (20) uitstrekken.The device according to claim 7, characterized in that the conductors (21) of the conductor frame extend into the interior of the package members (20). 9. Inrichting volgens conclusie 5, met het kenmerk, dat de genoemde andere gedeelten van de geleidingsorganen (21) zijn voor- 25 zien van een omgebogen gedeelte, en het eindgedeelte van dit omgebogen eindgedeelte in mechanisch en electrisch contact is met de vergrote electrodeorganen (13).Device according to claim 5, characterized in that said other parts of the guide members (21) are provided with a bent part, and the end part of this bent end part is in mechanical and electrical contact with the enlarged electrode members ( 13). 10. Werkwijze voor het electrisch koppelen van een halfgelei-derplaatje met geleidergestelgedeelten, met het kenmerk, dat op het 30 halfgeleiderplaatje (10) vergrote electroden (13) worden aangebracht, aan de geleidergestelgedeelten (21) gebogen uiteinden worden gegeven, en het halfgeleiderplaatje (10) in een pakket (20) inclusief de geleidergestelgedeelten (21) zodanig wordt opgesteld, dat de omgebogen uiteinden van de geleidergestelgedeelten (21) en de vergrote electroden (13) con-35 tact met elkaar maken.10. Method for electrically coupling a semiconductor wafer with conductor frame portions, characterized in that enlarged electrodes (13) are applied to the semiconductor wafer (10), given bent ends on the conductor frame portions (21), and the semiconductor wafer ( 10) is arranged in a package (20) including the conductor frame portions (21) such that the bent ends of the conductor frame portions (21) and the enlarged electrodes (13) contact each other.
NL8601073A 1985-04-26 1986-04-25 Method of connecting conductors, mounted in the frame of an electrical chain package, to a first group of electrodes. NL193513C (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8520504A IT1215268B (en) 1985-04-26 1985-04-26 APPARATUS AND METHOD FOR THE PERFECT PACKAGING OF SEMICONDUCTIVE DEVICES.
IT2050485 1985-04-26

Publications (3)

Publication Number Publication Date
NL8601073A true NL8601073A (en) 1986-11-17
NL193513B NL193513B (en) 1999-08-02
NL193513C NL193513C (en) 1999-12-03

Family

ID=11167929

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8601073A NL193513C (en) 1985-04-26 1986-04-25 Method of connecting conductors, mounted in the frame of an electrical chain package, to a first group of electrodes.

Country Status (6)

Country Link
JP (1) JPH0658924B2 (en)
DE (1) DE3614087C2 (en)
FR (1) FR2581247B1 (en)
GB (1) GB2174543B (en)
IT (1) IT1215268B (en)
NL (1) NL193513C (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad
EP0693782B1 (en) * 1994-07-13 2000-11-15 United Microelectronics Corporation Method for reducing process antenna effect
DE69420841T2 (en) * 1994-07-13 2000-01-05 United Microelectronics Corp Method of eliminating the antenna effect during manufacturing
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
DE50212872D1 (en) * 2002-11-29 2008-11-20 Infineon Technologies Ag Semiconductor chip with terminal pads and arrangement of such a semiconductor chip on a support

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
FR1569479A (en) * 1967-07-13 1969-05-30
US3684931A (en) * 1970-02-26 1972-08-15 Toyo Electronics Ind Corp Semiconductor device with coplanar electrodes also overlying lateral surfaces thereof
JPS5420120B2 (en) * 1971-12-23 1979-07-20
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
JPS5091269A (en) * 1973-12-12 1975-07-21
JPS5851425B2 (en) * 1975-08-22 1983-11-16 株式会社日立製作所 Hand tie souchi
JPS5445574A (en) * 1977-09-17 1979-04-10 Tdk Corp Connection method of integrated circuit

Also Published As

Publication number Publication date
FR2581247A1 (en) 1986-10-31
JPH0658924B2 (en) 1994-08-03
DE3614087A1 (en) 1986-10-30
JPS61251047A (en) 1986-11-08
IT8520504A0 (en) 1985-04-26
FR2581247B1 (en) 1991-03-29
NL193513B (en) 1999-08-02
GB2174543B (en) 1988-11-16
DE3614087C2 (en) 1999-05-06
GB2174543A (en) 1986-11-05
NL193513C (en) 1999-12-03
IT1215268B (en) 1990-01-31
GB8609260D0 (en) 1986-05-21

Similar Documents

Publication Publication Date Title
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
EP0001892B1 (en) Lead frame and package for establishing electrical connections to electronic components
US4772936A (en) Pretestable double-sided tab design
JP3779789B2 (en) Semiconductor device and manufacturing method thereof
US6504104B2 (en) Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US20050212143A1 (en) Multichip semiconductor package
EP0425775A1 (en) Semiconductor package with ground plane
US5872700A (en) Multi-chip module package with insulating tape having electrical leads and solder bumps
NL8105387A (en) CAPSULATION FOR AN INTEGRATED SEMICONDUCTOR PLATE.
JPH0785500B2 (en) Encapsulated semiconductor package
KR100486404B1 (en) Flexible interconnecting substrate, method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board and electronic instrument
JP2568748B2 (en) Semiconductor device
NL8601073A (en) METHOD AND DEVICE FOR PACKAGING SEMICONDUCTOR DEVICES
US6078104A (en) Carrier film and integrated circuit device using the same and method of making the same
EP0563266A1 (en) Integrated circuit die-to-leadframe interconnect assembly system
US4272140A (en) Arrangement for mounting dual-in-line packaged integrated circuits to thick/thin film circuits
EP0482940A1 (en) Method of forming an electrical connection for an integrated circuit
JPH0239097B2 (en)
US6972488B2 (en) Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin
JPH0563346A (en) Device mounted with chip type electronic parts
EP0616367A1 (en) Lead structure and lead connecting method for semiconductor device
EP0117211B1 (en) Method for fabricating a package for an integrated circuit
JP2655118B2 (en) Semiconductor device
JP3410199B2 (en) Device for preventing bridging of connection member, semiconductor integrated circuit having the same, and mounting substrate

Legal Events

Date Code Title Description
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
V1 Lapsed because of non-payment of the annual fee

Effective date: 20051101