JP2655118B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2655118B2
JP2655118B2 JP7002266A JP226695A JP2655118B2 JP 2655118 B2 JP2655118 B2 JP 2655118B2 JP 7002266 A JP7002266 A JP 7002266A JP 226695 A JP226695 A JP 226695A JP 2655118 B2 JP2655118 B2 JP 2655118B2
Authority
JP
Japan
Prior art keywords
stand
semiconductor package
semiconductor device
length
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7002266A
Other languages
Japanese (ja)
Other versions
JPH08191127A (en
Inventor
哲弘 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7002266A priority Critical patent/JP2655118B2/en
Publication of JPH08191127A publication Critical patent/JPH08191127A/en
Application granted granted Critical
Publication of JP2655118B2 publication Critical patent/JP2655118B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
表面実装タイプの縦型半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a surface-mount type vertical semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置を高密度にプリント基
板等の実装基板上に実装する方法として縦型に置く方法
が注目されている。縦型実装を可能にする半導体装置と
しては、SIP(SINGLE INLINE PAC
KEGE)や、図10に示すようなパッケージ本体1の
下面2から引き出された端子23を交互に反対方向に曲
げたZIP(ZIGZAG INLINE PACKA
GE)などがある。
2. Description of the Related Art In recent years, a vertical mounting method has attracted attention as a method for mounting a semiconductor device on a mounting board such as a printed board at high density. As a semiconductor device capable of vertical mounting, SIP (SINGLE INLINE PAC) is used.
KEGE) or a ZIP (ZIGZAG INLINE PACKKA) in which terminals 23 drawn from the lower surface 2 of the package body 1 are alternately bent in opposite directions as shown in FIG.
GE).

【0003】しかしながら、上記タイプでは図10に示
すように実装基板6にスルーホール24を設ける必要が
あり、基板のコストが上昇したり基板6上の配線密度を
高めることができない。そこで、スルーホールを必要と
しない表面実装タイプが提案されている。
However, in the above type, it is necessary to provide the through holes 24 in the mounting substrate 6 as shown in FIG. 10, so that the cost of the substrate increases and the wiring density on the substrate 6 cannot be increased. Therefore, a surface mounting type that does not require a through hole has been proposed.

【0004】表面実装タイプの縦型半導体装置は、特開
昭63ー16650号公報、特開平2ー30169号公
報に示されているリード自立タイプや特開平2ー270
361号公報に示されているサポート支持タイプがあ
る。これらタイプを図11および図12に示す。
The surface mount type vertical semiconductor device is disclosed in Japanese Unexamined Patent Publication No. 63-16650 and Japanese Unexamined Patent Publication No. Hei.
No. 361 discloses a support support type. These types are shown in FIGS.

【0005】図11はリード自立タイプである。かかる
リード自立タイプはパッケージ本体1の下面より引き出
された内曲げ端子リード25や外曲げ端子リード25’
により端子リード自身で基板に立つものである。一方、
図12に記載されてるサポート維持タイプは端子リード
26を短くして本体1の下面2に設けたサポートリード
27やサポートピン28などのサポートに支持されて基
板上に立つものである。
FIG. 11 shows a self-standing type lead. Such a self-supporting lead type includes an inner bending terminal lead 25 and an outer bending terminal lead 25 ′ drawn from the lower surface of the package body 1.
Thus, the terminal leads stand on the substrate by themselves. on the other hand,
In the support maintaining type shown in FIG. 12, the terminal leads 26 are shortened and are supported by supports such as support leads 27 and support pins 28 provided on the lower surface 2 of the main body 1 and stand on the substrate.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、表面実
装タイプの縦半導体装置を実装する場合、リード自立タ
イプ、サポート自立タイプはそれぞれ図13、図14に
示されているような配線パターンの基板が必要である。
これら基板の導電パット8上に半田ペーストを塗布し、
導体パット8と端子リードが重なるように半導体装置を
基板上にのせて、リフローにより導電パットと端子リー
ドを半田づけすることで半導体装置の実装を行う。 図
13aは図11aに示す内曲げ端子リード25により自
立したリード自立タイプの半導体装置の配線パターンで
あり、半導体装置の実装を高密度に行うことができる。
しかし、内曲げ端子リード25と導電パット8との設置
面積が狭いためリフローにより半田ペーストが溶け、半
田として硬直するまでの間に半導体装置が転倒しやすい
という欠点があった。
However, when mounting a vertical semiconductor device of the surface mounting type, the independent lead type and the independent support type require a substrate having a wiring pattern as shown in FIGS. 13 and 14, respectively. It is.
A solder paste is applied on the conductive pads 8 of these substrates,
The semiconductor device is mounted on the substrate so that the conductor pad 8 and the terminal lead overlap, and the conductive pad and the terminal lead are soldered by reflow to mount the semiconductor device. FIG. 13A is a wiring pattern of a self-supporting type semiconductor device which is self-standing by the inner bending terminal lead 25 shown in FIG. 11A, and can be mounted at a high density.
However, since the installation area between the inner bent terminal lead 25 and the conductive pad 8 is small, the solder paste is melted by reflow, and there is a disadvantage that the semiconductor device easily falls down before the solder becomes rigid.

【0007】図13bは図11bに示す外曲げリード2
5’により自立したリードタイプの半導体装置の配線パ
ターンである。この構成により内曲げ端子リード25に
比べ、接地範囲が広がり転倒しにくくなるが、配線パタ
ーンが複雑であり、さらに図13cに示されるように端
子リードが増加すると、配線9を引き回すために半導体
素子の間隔を広げねばならず、実装密度が低下するとい
う問題があった。
FIG. 13b shows the outer bent lead 2 shown in FIG. 11b.
5 'is a wiring pattern of a self-supporting lead type semiconductor device. With this configuration, the grounding range is widened and it is difficult to fall down as compared with the inner bending terminal lead 25, but the wiring pattern is complicated, and when the number of terminal leads increases as shown in FIG. In this case, there is a problem that the spacing must be increased, and the mounting density decreases.

【0008】サポート支持タイプの半導体装置では、図
14aにしめすようにサポートリード27を半田づけす
るためのダミーパット29や図14bに示すようなサポ
ートピン28を挿入するための穴30を基板上に設ける
必要がある。このダミーパット29や穴30は回路上不
要なものであり、配線9を引き回す上で障害となり、実
装密度の低下を招くという欠点を有し、また、穴30に
ついては穴あけ加工により基板のコストが増加するとい
う欠点があった。
In a semiconductor device of the support support type, a dummy pad 29 for soldering a support lead 27 and a hole 30 for inserting a support pin 28 as shown in FIG. Must be provided. The dummy pad 29 and the hole 30 are unnecessary in the circuit, have a drawback that they hinder the routing of the wiring 9 and lower the mounting density, and the hole 30 reduces the cost of the substrate due to the drilling process. There was a disadvantage that it increased.

【0009】このように、従来の手法では、基板のコス
トを変えずに、半導体装置を倒れにくくすることと、基
板上の実装をさらに高密度にすることは不可能であっ
た。
As described above, in the conventional method, it is impossible to make the semiconductor device hard to fall down and to increase the mounting density on the substrate without changing the cost of the substrate.

【0010】よって、本発明の目的は、基板のコストを
増大することなく、縦型実装の際の転倒を防止しつつ実
装密度を高くすることができる半導体装置を提供するこ
とである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a semiconductor device which can increase the mounting density without increasing the cost of the substrate and preventing the tipping during vertical mounting.

【0011】[0011]

【課題を解決するための手段】本願発明の半導体装置
は、半導体素子が内部に封止された半導体パッケージ
と、前記半導体パッケージの一つの面から導出された複
数の外部リードと、前記半導体パッケージの別の面から
導出されたスタンドであって、前記外部リードの導出方
向に対し所定の角度を有してとりつけられたスタンドを
有している。
According to the present invention, there is provided a semiconductor device having a semiconductor package in which a semiconductor element is sealed, a plurality of external leads extending from one surface of the semiconductor package, and a semiconductor package having a plurality of external leads. A stand extending from another surface, the stand having a predetermined angle with respect to a direction in which the external lead extends.

【0012】[0012]

【作用】かかる構造の半導体装置によれば、上記スタン
ドの存在より半導体装置が斜めに複数点を支点として実
装されることになり、表面実装が可能となるとともに転
倒も防止される。
According to the semiconductor device having such a structure, the semiconductor device is mounted obliquely at a plurality of fulcrums due to the presence of the stand, so that the semiconductor device can be mounted on the surface and fall can be prevented.

【0013】[0013]

【実施例】以下、本発明の実施例について図面を用いて
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1は本発明の半導体装置の第1の実施例
を示す。本装置は、パッケージ本体1内に封止された半
導体チップ(図示せず)と、チップの電極と接地されて
本体1の下面2より引き出された端子リード3と、下面
2と相対しない側面4の上面から導出され、そして本体
1に対し斜め下向に延びて機械的に本体1を支持するス
タンド5により支えられている。したがって、図1
(b)に示すように本装置は搭載基板6に対し斜めに実
装されることになる。したがって、端子リード3とスタ
ンド5の基板への接地する範囲がひろがり、半導体装置
が倒れにくくなる。
FIG. 1 shows a first embodiment of the semiconductor device of the present invention. The device includes a semiconductor chip (not shown) sealed in a package body 1, a terminal lead 3 grounded to an electrode of the chip and pulled out from a lower surface 2 of the body 1, and a side surface 4 not opposed to the lower surface 2. And extends obliquely downward with respect to the main body 1 and is supported by a stand 5 that mechanically supports the main body 1. Therefore, FIG.
As shown in (b), this device is mounted obliquely with respect to the mounting substrate 6. Therefore, the range in which the terminal lead 3 and the stand 5 are grounded to the substrate is widened, and the semiconductor device is less likely to fall.

【0015】図2は第1の実施例の半導体装置を基板上
に実装したときの状態を示す。図2aはスタンド5を半
田7で固定する実装であり、スタンド5を電極として、
すなわち、半導体チップの電極と接続されたリードとし
ても使用する場合に用いる。この方法は、安定して半導
体装置を実装することができるが、スタンド5を電極と
用いるため基板6上に導電パットが必要となる。一方、
図2bはスタンド5を基板6上にのせておくだけの実装
であり、スタンド5を電極として使用しないときに用い
る。図2bはスタンド5と基板6との間に半田ペースト
が存在しないが、半導体装置の自重にてスタンド5は基
板6上に押しつけられ、半導体装置は安定して自立する
事が出来る。このため、端子リード3とスタンド5のど
ちらかが高くなり傾斜が出来ても、半導体装置の重心が
端子リード3とスタンド5の内部に存在する限り安定す
るものとなる。また、図2の示す状態はリフロー前の半
田7が半田ペーストであるときも半導体装置は安定して
自立する事が出来、リフロー時等においても倒壊しにく
くなっている。
FIG. 2 shows a state where the semiconductor device of the first embodiment is mounted on a substrate. FIG. 2A shows a mounting in which the stand 5 is fixed with solder 7, and the stand 5 is used as an electrode.
That is, it is used when it is also used as a lead connected to an electrode of a semiconductor chip. This method can stably mount a semiconductor device, but requires a conductive pad on the substrate 6 because the stand 5 is used as an electrode. on the other hand,
FIG. 2B is an implementation in which the stand 5 is simply placed on the substrate 6 and is used when the stand 5 is not used as an electrode. In FIG. 2B, although there is no solder paste between the stand 5 and the substrate 6, the stand 5 is pressed onto the substrate 6 by the weight of the semiconductor device, and the semiconductor device can stably stand alone. Therefore, even if one of the terminal lead 3 and the stand 5 is raised and inclined, the semiconductor device is stable as long as the center of gravity of the semiconductor device exists inside the terminal lead 3 and the stand 5. Further, in the state shown in FIG. 2, even when the solder 7 before the reflow is a solder paste, the semiconductor device can stably stand alone and is hardly collapsed even during the reflow.

【0016】図3は第1の実施例の半導体装置を高密度
に実装したものである。この場合、スタンド5は半田付
けされない実装が用いた方が好ましい。スタンド5は本
体1の側面4より離して基板6上へ下ろしてあるため、
隣接する半導体装置の本体1同士を密着させたもっとも
実装密度が高い実装が可能である。また、スタンド5は
垂直に下ろしてあるため、リード3およびスタンド5同
士が隣接することなく、基板への搭載作業および実装が
可能である。
FIG. 3 shows a high-density mounting of the semiconductor device of the first embodiment. In this case, it is preferable that the stand 5 be mounted without soldering. Since the stand 5 is lowered on the substrate 6 away from the side surface 4 of the main body 1,
The mounting with the highest mounting density, in which the main bodies 1 of adjacent semiconductor devices are brought into close contact, is possible. Further, since the stand 5 is lowered vertically, the lead 3 and the stand 5 are not adjacent to each other, so that mounting work and mounting on the substrate can be performed.

【0017】図4は第1の実施例の図2bの半導体装置
を実装する基板の一例を示している。図4aに示す配線
のパターンのように、本発明の半導体装置を実装するた
めには、基板6上にリード3用の導電パット8のみを設
ければ良く、スタンド5用の配慮は配線9を保護するた
め従来から行われてきた絶縁コート10のみで十分であ
る。実装の際には、図4bに示す断面図のように導電パ
ット8上に塗布された半田ペースト7’の高さと絶縁コ
ート10の高さに差が生じるが、図3で示したように半
導体装置は倒れる事なく、自立する事が出来る。
FIG. 4 shows an example of a substrate on which the semiconductor device of FIG. 2B of the first embodiment is mounted. As shown in the wiring pattern shown in FIG. 4A, in order to mount the semiconductor device of the present invention, only the conductive pad 8 for the lead 3 needs to be provided on the substrate 6, and the wiring 9 is required for the stand 5. For protection, only the insulating coat 10 conventionally used is sufficient. At the time of mounting, there is a difference between the height of the solder paste 7 ′ applied on the conductive pad 8 and the height of the insulating coat 10 as shown in the sectional view of FIG. The device can stand alone without falling down.

【0018】図5は、第1の実施例の半導体装置の製造
方法を示す。
FIG. 5 shows a method of manufacturing the semiconductor device according to the first embodiment.

【0019】まず、半導体素子をリードフレーム上でワ
イヤボンディングで接続し、エポキシ系樹脂にて封止
し、図5aに示すような曲げ加工前のリード3’とスタ
ンド5’を備えたパッケージ本体1を形成する。図6a
に示すように半導体素子6’が接着されるダイボンディ
ング部からスタンド5’が導出されても良いが、図6b
のように独立したスタンド5’を設けても良い。図6a
ではしたがってスタンド5’はチップ6’の裏面電極と
して用いられている。図6bはスタンド5’をそのまま
で使用してもよく、あるいはチップ6’の表面電極と接
続しても良い。また、図6aの点線部分を切断してリー
ドフレーム5’を半導体素子6’と切り離す形状もあ
る。
First, a semiconductor element is connected by wire bonding on a lead frame, sealed with an epoxy resin, and a package body 1 having leads 3 'and a stand 5' before bending as shown in FIG. 5A. To form FIG.
As shown in FIG. 6, the stand 5 'may be led out from the die bonding portion to which the semiconductor element 6' is bonded.
An independent stand 5 'may be provided as shown in FIG. FIG.
Therefore, the stand 5 'is used as a back electrode of the chip 6'. In FIG. 6b, the stand 5 'may be used as it is, or may be connected to the surface electrode of the chip 6'. Further, there is also a shape in which the lead frame 5 'is separated from the semiconductor element 6' by cutting the dotted line portion in FIG. 6A.

【0020】次に、図5bに示すように、本体固定用金
型11に本体1を固定し、図5cのリード曲げ用金型1
2とリード曲げ用ローラー13により端子リード3を形
成する。そして、図5dのスタンド曲げ用金型14、ス
タンド曲げ用ローラー15と、図5eのスタンド曲げ用
金型16を用いてスタンド5を2段階で曲げ成形するこ
とより、図1に示す半導体装置を得ることができる。
Next, as shown in FIG. 5B, the main body 1 is fixed to the main body fixing die 11, and the lead bending die 1 shown in FIG.
2 and the lead bending roller 13 form the terminal lead 3. Then, the stand 5 is bent in two stages using the stand bending die 14 and the stand bending roller 15 shown in FIG. 5D and the stand bending die 16 shown in FIG. 5E, whereby the semiconductor device shown in FIG. Obtainable.

【0021】図7に本発明の半導体装置の第2の実施例
を示す。図7aに示す側面図のように、スタンド17を
実装基板に対して斜めに接地されるように形成し、端子
リード3との間隔を広げた事により端子リード3とスタ
ンド17の設置する基板の段差が大きくても半導体装置
は倒れにくくなる。また、図7bに示すように本体1を
密着した高密度の実装も可能である。
FIG. 7 shows a second embodiment of the semiconductor device of the present invention. As shown in the side view of FIG. 7A, the stand 17 is formed so as to be obliquely grounded with respect to the mounting board, and the space between the terminal lead 3 and the stand 17 is increased by increasing the distance between the terminal lead 3 and the board. Even when the step is large, the semiconductor device is hard to fall down. Further, as shown in FIG. 7B, high-density mounting in which the main body 1 is closely attached is also possible.

【0022】図8は本発明の半導体装置のレイアウトに
関する実施例である。実施例1または、図示していない
が実施例2の半導体装置は、本体1を密着してレイアウ
トされた半導体装置の両側に設けられている。中側にあ
る半導体装置はスタンドを有していなく端子リード3の
みであるが、このレイアウトでも安定して半導体装置を
レイアウトできる。
FIG. 8 shows an embodiment relating to the layout of the semiconductor device of the present invention. The semiconductor device of the first embodiment or the second embodiment (not shown) is provided on both sides of a semiconductor device in which the main body 1 is closely laid out. Although the semiconductor device on the middle side has only the terminal leads 3 without a stand, the semiconductor device can be stably laid out even with this layout.

【0023】図9はリード3とスタンド5の先端の他の
実施例を示している。端子リード18、スタンド19
は、先端が丸くなっていることより基板上に段差があっ
ても設置面積は変わらず、その結果、設置条件が変わら
ず、安定して半導体装置が接地できる形状である。端子
リード20、スタンド21は基板上の設置面積が最小と
なる形状であり導電パットの大きさを小さくできるとい
う効果がある。スタンド5の先端に絶縁膜22を施して
リード形成後に寸法が変化する加工も可能である。この
スタンドでは、基板側に絶縁コートする必要が無く基板
を低コスト化することができる。
FIG. 9 shows another embodiment of the lead 3 and the tip of the stand 5. Terminal lead 18, stand 19
Since the tip is rounded, the installation area does not change even if there is a step on the substrate. As a result, the installation condition does not change and the semiconductor device can be stably grounded. The terminal lead 20 and the stand 21 have a shape in which the installation area on the substrate is minimized, and there is an effect that the size of the conductive pad can be reduced. It is also possible to apply an insulating film 22 to the tip of the stand 5 and change the dimensions after forming the leads. In this stand, there is no need to coat the substrate with an insulating coating, and the cost of the substrate can be reduced.

【0024】図5は本発明の半導体装置を得るための製
造方法の一例であり、この方法に限定するものではな
い。
FIG. 5 shows an example of a manufacturing method for obtaining the semiconductor device of the present invention, and the present invention is not limited to this method.

【0025】本発明は、スタンドが2本ある場合に限定
して説明したが、2本以上にする事も可能である。
Although the present invention has been described with reference to the case where there are two stands, it is also possible to use two or more stands.

【0026】また、本発明のスタンドは導電性のある導
電リードを用いているが、どんな材質を用いても良く、
例えば、絶縁物質でも良い。これを用いた場合には、基
板にあえて絶縁性のある膜を設ける必要がなくなり工程
数が減少するという効果がある。
The stand of the present invention uses conductive leads, but any material may be used.
For example, an insulating material may be used. When this is used, it is not necessary to provide an insulating film on the substrate, and the number of steps is reduced.

【0027】また、本願実施例のスタンドの形状は、直
線であったが、これに限定する必要はなく、バネ形や曲
線形でもよい。
Further, the shape of the stand according to the embodiment of the present invention is a straight line, but it is not limited to this, and may be a spring shape or a curved shape.

【0028】[0028]

【発明の効果】以上のとおり、本発明による半導体装置
は、基板上の端子リードとスタンドにより設置する範囲
が広くなって倒れにくくなる。さらに、端子リード用導
電パット以外の配線上の障害がなくなるため、導電パッ
ト及び配線の作製限界まで実装の高密度化が図れるとい
う効果も有する。高さ11ミリ、厚さ1.25ミリのパ
ッケージ本体を持つ半導体装置において、従来では3.
65ミリ幅の設置範囲と2.54ピッチの実装間隔であ
ったのに対して、垂直から30度傾けた本発明の半導体
装置では5.5ミリ幅の設置範囲と、1.45ミリピッ
チの実装が可能となる。
As described above, in the semiconductor device according to the present invention, the installation area is widened by the terminal leads and the stand on the substrate, and the semiconductor device is unlikely to fall. Furthermore, since there is no obstacle in wiring other than the conductive pad for terminal lead, there is also an effect that the packing density can be increased to the limit of manufacturing the conductive pad and wiring. In a semiconductor device having a package body of 11 mm in height and 1.25 mm in thickness, conventionally, 3.
In contrast to the installation range of 65 mm width and the mounting interval of 2.54 pitch, in the semiconductor device of the present invention tilted 30 degrees from the vertical, the installation range of 5.5 mm width and the mounting interval of 1.45 mm pitch Becomes possible.

【0029】図7では、さらに安定した構造の半導体装
置を提供できる。また、スタンドを図1よりも長くする
ことができ、半導体パッケージから発生する発熱を放出
しやすくすることができる。
In FIG. 7, a semiconductor device having a more stable structure can be provided. Further, the length of the stand can be made longer than that of FIG. 1, and heat generated from the semiconductor package can be easily released.

【0030】図8では、従来ある縦型半導体パッケージ
を複数配列し、本発明の半導体装置で挟み込む構造にす
ることにより、従来ある縦型半導体装置を含んでも安定
して配置することができる。
In FIG. 8, by arranging a plurality of conventional vertical semiconductor packages and sandwiching them by the semiconductor device of the present invention, it is possible to stably arrange even the conventional vertical semiconductor devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1実施例の半導体装置を示す斜視図
(a)と側面図(b)。
FIGS. 1A and 1B are a perspective view and a side view, respectively, showing a semiconductor device according to one embodiment of the present invention.

【図2】図1の半導体装置の実装状態を示す側面図。FIG. 2 is a side view showing a mounting state of the semiconductor device of FIG. 1;

【図3】図1の半導体装置を高密度に配置した側面図。FIG. 3 is a side view in which the semiconductor devices of FIG. 1 are densely arranged;

【図4】図1の半導体装置が実装される基板の平面図
(a)と断面図(b)。
4A and 4B are a plan view and a cross-sectional view of a substrate on which the semiconductor device of FIG. 1 is mounted.

【図5】図1の半導体装置の製造方法を示す図。FIG. 5 is a diagram illustrating a method of manufacturing the semiconductor device of FIG. 1;

【図6】図1の半導体装置のパッケージ内部を示す平面
図。
FIG. 6 is a plan view showing the inside of the package of the semiconductor device of FIG. 1;

【図7】本発明の第2の実施例を示す側面図。FIG. 7 is a side view showing a second embodiment of the present invention.

【図8】本発明の第3の実施例を示す側面図。FIG. 8 is a side view showing a third embodiment of the present invention.

【図9】本発明の端子リードとスタンドの形状を示す側
面図。
FIG. 9 is a side view showing the shapes of a terminal lead and a stand according to the present invention.

【図10】従来例の挿入実装縦型半導体装置(ZIG)
を示す図。
FIG. 10 shows a conventional insertion-mounted vertical semiconductor device (ZIG).
FIG.

【図11】従来例のリード自立型表面実装縦型半導体装
置を示す図。
FIG. 11 is a diagram showing a conventional lead-free type surface-mount vertical semiconductor device.

【図12】従来例のサポート支持表面実装縦型半導体装
置を示す図。
FIG. 12 is a diagram showing a conventional support-supported surface-mounted vertical semiconductor device.

【図13】従来例の図10の半導体装置の実装基板上の
配線パターン図。
FIG. 13 is a wiring pattern diagram on a mounting board of the semiconductor device of FIG. 10 of a conventional example.

【図14】従来例の図11の半導体装置の基板上の配線
パターン図。
FIG. 14 is a wiring pattern diagram on a substrate of the conventional semiconductor device of FIG. 11;

【符号の説明】[Explanation of symbols]

1 パッケージ本体 2 端子リード引出下面 3 端子リード 3’ 曲げ加工前の端子リード 4 本体1の側面 5 スタンド 6 搭載基板 6’ 半導体素子 7 半田 7’ 半田ペースト 8 端子リード半田付け用導電パット 9 回路用基板 10 配線保護用絶縁コート 11 本体固定用金型 12 リード曲げ用金型 13 リード曲げ用ローラー 14 スタンド曲げ用金型 15 スタンド曲げ用ローラ 16 スタンド曲げ用金型 17 他の実施例のスタンド 18、20 端子リード形成の他の実施例 19、21 スタンド先端形状の他の実施例 22 スタンド先端絶縁膜 23 挿入実装タイプ端子リード 24 端子リード23挿入用スルーホール 25、25’ 表面実装タイプ端子リード(端子リー
ド自立型) 26 表面実装タイプ端子リード(サポート支持型) 27 サポートリード 28 サポートピン 29 サポートリード27半田付け用ダミーパット 30 サポートピン挿入用穴
DESCRIPTION OF SYMBOLS 1 Package main body 2 Terminal lead draw-out lower surface 3 Terminal lead 3 'Terminal lead before bending 4 Side of main body 1 Stand 6 Mounting substrate 6' Semiconductor element 7 Solder 7 'Solder paste 8 Terminal lead soldering pad 9 Circuit Substrate 10 Insulation coat for wiring protection 11 Main body fixing die 12 Lead bending die 13 Lead bending roller 14 Stand bending die 15 Stand bending roller 16 Stand bending die 17 Stand 18 of another embodiment 18, 20 Other Embodiments of Forming Terminal Leads 19, 21 Other Embodiments of Stand Tip Shape 22 Stand End Insulating Film 23 Insert Mount Type Terminal Lead 24 Terminal Lead 23 Insert Through Hole 25, 25 'Surface Mount Type Terminal Lead (Terminal Self-standing type) 26 Surface mount type terminal lead (support support type) 27 Torido 28 support pin 29 support hole lead 27 dummy pads 30 support pin inserted for soldering

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 縦が第1の長さ、横が第2の長さ、高さ
が第3の長さで構成される6面体の半導体パッケージ
と、前記半導体パッケージの6面のうち前記縦と前記高
さによって決定される2つの面のうち1つの面から導出
された複数の外部リードと、前記半導体パッケージの6
面のうち前記横と前記高さによって決定される2つの面
の内少なくとも1つの面から導出されたスタンドとを有
し、前記スタンドは前記半導体パッケージの前記縦の方
向、前記横の方向又は前記高さの方向のいずれとも異な
る方向に導出され、前記スタンドが導出した面の中心点
が前記外部リードと前記スタンドの間にあることを特徴
とする半導体装置。
1. The length is the first length, the width is the second length, and the height.
Is a hexahedral semiconductor package having a third length
And the height and the height of the six surfaces of the semiconductor package.
Derived from one of the two surfaces determined by
A plurality of external leads, and 6
Two sides of the plane determined by the side and the height
A stand derived from at least one of the surfaces
And the stand is located on the vertical side of the semiconductor package.
Direction, the horizontal direction or the height direction.
Center point of the surface derived by the stand
Is between the external lead and the stand .
【請求項2】 前記スタンドは前記半導体パッケージ内
に封止された半導体素子に電位又は信号を供給するため
の端子であることを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the stand is provided in the semiconductor package.
To supply a potential or signal to a semiconductor element sealed in
2. The semiconductor device according to claim 1, wherein the terminals are:
【請求項3】 縦が第1の長さ、横が第2の長さ、高さ
が第3の長さで構成される6面体の半導体パッケージ
と、前記半導体パッケージの6面のうち前記縦と前記高
さによって決定される2つの面のうち1つの面から導出
され搭載基板上の導電パッドに電気的に接続された複数
の外部リードと、前記半導体パッケージの6面のうち前
記横と前記高さによって決定される2つの面の内少なく
とも1つの面から導出されたスタンドとを有し、前記ス
タンドは前記半導体パッケージの前記縦の方向、前記横
の方向又は前記高さの方向のいずれとも異なる方向に導
出されて前記搭載基板に接続され、前記半導体パッケー
ジが前記搭載基板に対して斜めに搭載され、前記スタン
ドが導出した面の中心点が前記外部リードと前記スタン
ドの間にあることを特徴とする半導体装置。
3. The vertical length is the first length, and the horizontal length is the second length and height.
Is a hexahedral semiconductor package having a third length
And the height and the height of the six surfaces of the semiconductor package.
Derived from one of the two surfaces determined by
Connected to the conductive pads on the mounting board
Of the semiconductor package and the front of the six surfaces of the semiconductor package.
Of the two faces determined by the horizontal and the height
And a stand derived from one surface.
The stand is in the vertical direction and the horizontal direction of the semiconductor package.
Direction or a direction different from the height direction.
And is connected to the mounting substrate, and the semiconductor package is
Is mounted diagonally with respect to the mounting substrate,
The center point of the surface derived from the external lead is
A semiconductor device which is located between the gates.
【請求項4】 縦が第1の長さ、横が第2の長さ、高さ
が第3の長さで構成される6面体の複数の半導体パッケ
ージが搭載基板上に搭載され、前記複数のうち少なくと
も2つの半導体パッケージは6面のうち前記縦と前記高
さによって決定される2つの面のうち1つの面から導出
され搭載基板上の導電パッドに電気的に接続された複数
の外部リードと、前記半導体パッケージの6面のうち前
記横と前記高さによって決定される2つの面の内少なく
とも1つの面から導出さ れたスタンドとを有し、前記ス
タンドは前記半導体パッケージの前記縦の方向、前記横
の方向又は前記高さの方向のいずれとも異なる方向に導
出されて前記搭載基板に接続され、前記半導体パッケー
ジが前記搭載基板に対して斜めに搭載され、前記スタン
ドが導出した面の中心点が前記外部リードと前記スタン
ドの間にあり、前記複数の半導体パッケージは前記縦と
前記横で決定される面において互いに密着して配置され
ていることを特徴とする半導体装置。
4. A vertical length is a first length, and a horizontal length is a second length and height.
Is a plurality of hexahedral semiconductor packages having a third length
Is mounted on a mounting substrate, and at least one of the plurality
The two semiconductor packages also have the vertical and the high
Derived from one of the two surfaces determined by
Connected to the conductive pads on the mounting board
Of the semiconductor package and the front of the six surfaces of the semiconductor package.
Of the two faces determined by the horizontal and the height
And a stand derived from one surface .
The stand is in the vertical direction and the horizontal direction of the semiconductor package.
Direction or a direction different from the height direction.
And is connected to the mounting substrate, and the semiconductor package is
Is mounted diagonally with respect to the mounting substrate,
The center point of the surface derived from the external lead is
Between the semiconductor package and the plurality of semiconductor packages.
Are placed in close contact with each other on the plane determined by the side
Wherein a is.
【請求項5】 前記複数の半導体パッケージは両はじに
ある半導体パッケージが前記スタンドを有し、他の半導
体パッケージは前記スタンドを有さないことを特徴とす
る請求項4記載の半導体装置。
5. The semiconductor package according to claim 1, wherein the plurality of semiconductor packages are connected to both sides.
One semiconductor package has the stand and another semiconductor package
Characterized in that the body package does not have said stand
The semiconductor device according to claim 4 .
JP7002266A 1995-01-10 1995-01-10 Semiconductor device Expired - Lifetime JP2655118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7002266A JP2655118B2 (en) 1995-01-10 1995-01-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7002266A JP2655118B2 (en) 1995-01-10 1995-01-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08191127A JPH08191127A (en) 1996-07-23
JP2655118B2 true JP2655118B2 (en) 1997-09-17

Family

ID=11524579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7002266A Expired - Lifetime JP2655118B2 (en) 1995-01-10 1995-01-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2655118B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718039B2 (en) 1997-12-17 2005-11-16 株式会社日立製作所 Semiconductor device and electronic device using the same
JP2004361175A (en) * 2003-06-03 2004-12-24 Seiko Epson Corp Element-mounted package
JP6079526B2 (en) * 2013-09-17 2017-02-15 株式会社デンソー Manufacturing method of electronic parts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441148U (en) * 1987-09-08 1989-03-13
JPH0158956U (en) * 1987-10-07 1989-04-13
JPH05315521A (en) * 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JPH08191127A (en) 1996-07-23

Similar Documents

Publication Publication Date Title
JP3718039B2 (en) Semiconductor device and electronic device using the same
US7279797B2 (en) Module assembly and method for stacked BGA packages
US6617695B1 (en) Semiconductor device and semiconductor module using the same
US5760469A (en) Semiconductor device and semiconductor device mounting board
US20080023848A1 (en) Semiconductor device and its wiring method
JPS6231836B2 (en)
EP0587294B1 (en) Semiconductor package
US5387814A (en) Integrated circuit with supports for mounting an electrical component
US6271480B1 (en) Electronic device
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP2655118B2 (en) Semiconductor device
JPH10256318A (en) Semiconductor device, manufacturing and mounting methods thereof, circuit board mounted with the same, flexible board and manufacture thereof
JPH0563138A (en) Semiconductor integrated circuit device
JPS6379361A (en) Upright installation type semiconductor device
KR0163868B1 (en) Down set pcb and mounting module
JPH0810192Y2 (en) Semiconductor mounting structure
JPH06169153A (en) Printed wiring board
JPH02138766A (en) Package structure of electronic component
JPS6129164A (en) Semiconductor device
JP3063733B2 (en) Semiconductor package
JPH0590335A (en) Semiconductor device
JPH09237848A (en) Flat package
JPH01187960A (en) Semiconductor device
JPH0263111A (en) Manufacture of chip electronic component
JPH02288254A (en) Semiconductor device and wiring base thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970415