NL8400225A - Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen. - Google Patents

Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen. Download PDF

Info

Publication number
NL8400225A
NL8400225A NL8400225A NL8400225A NL8400225A NL 8400225 A NL8400225 A NL 8400225A NL 8400225 A NL8400225 A NL 8400225A NL 8400225 A NL8400225 A NL 8400225A NL 8400225 A NL8400225 A NL 8400225A
Authority
NL
Netherlands
Prior art keywords
transistor
circuit
voltage
transistors
capacitor
Prior art date
Application number
NL8400225A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8400225A priority Critical patent/NL8400225A/nl
Priority to EP84201918A priority patent/EP0152651B1/en
Priority to DE8484201918T priority patent/DE3479545D1/de
Priority to KR1019850000112A priority patent/KR940010420B1/ko
Priority to US06/692,153 priority patent/US4644250A/en
Priority to IE132/85A priority patent/IE56266B1/en
Priority to JP60010710A priority patent/JPS60160098A/ja
Priority to CA000472779A priority patent/CA1235505A/en
Publication of NL8400225A publication Critical patent/NL8400225A/nl

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits

Landscapes

  • Read Only Memory (AREA)

Description

* m * FHN 10914 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
Schakeling voor het opwekken van de prograimeerspanning van een uitwis-baar leesgeheugen.
De uitvinding heeft betrekking op een schakeling voor het opwekken van de prograimeerspanning voor een uitwisbaar prograirneerbare leesgeheugen (EPROM, EEPRQM) net een spanningsbron, die over een laad-veerstand net het door een (parasitaire) capaciteit overbrugd te 5 programmeren gebeugendeel is verbonden.
’ Prograirneerbare niet-vluchtige geheugens van het EPRQM
(erasable programmable read only memory) respectievelijk van het EEPRCM (electrically erasable programmable read only memory) type zijn de laatste tijd meer en meer in zwang gekomen, omdat zij het voordeel bieden 10 van het qp eenvoudige wijze programmeren respectievelijk uitwissen en opnieuw programmeren van de geheugeneenheid in een electriscbe computer op microprocessor, waardoor de flexibiliteit voor het invoeren van nieuwe programma's aanzienlijk warden verhoogd. Zo'n EPRQM respectievelijk EEPRGM wordt daarbij in het algemeen qp een halfgeleider lichaam 15 geïntegreerd, meestal tezamen met verdere reken- respectievelijk besturingseenheden, die onderdeel uitmaken van de computer respectievelijk microprocessor.
Om een EPROM respectievelijk EEPRCM te programreren is normaliter een veel hogere bedrijfsspanning nodig dan de spanning, waarbij 20 de overige halfgeleiderelementen op het halfgeleider lichaam worden bedreven, namelijk een spanning, heel dicht onder de doorslagspanning van de in sperrichting bedreven halfgeleider overgangen (junction break down) van de halfgeleider zones, waaruit het EPRQM respectievelijk EEPRCM is opgebouwd.
25 Het is gebleken, dat EPRCM's respectievelijk EEPRQM's niet alleen kwetsbaar zijn voor de hoge programmeer spanningen, maar ook cm de snelheid, waarmee de aan deze geheugens toegevoerde programreer-spanning wordt opgewekt. Een te hoge flanksteilheid van de toenemende prograimeerspanning heeft een nadelige invloed op de levensduur (het 30 aantal malen herprogramreren) van een (E) EPRQM geheugencel vanwege de daarbij optredende piekstronen in het injectoraxide van die cel.
Een voor de hand liggende oplossing zou natuurlijk zijn, het te 8 4 C ö 2 2 5 PHN 10914 2 s e i * programmeren geheugendeel door een betrekkelijk grote condensator, bijvoorbeeld van 1000 pF, te overbruggen, maar het realiseren van een dergelijke condensator op het halfgeleider lichaam vergt een aanzienlijk oppervlak, hetgeen ongewenst is. Een andere oplossing zou zijn, in de 5 laadketen tussen de spanningsbron en het geheugendeel een spanningsvolger, bijvoorbeeld een source follower, te schakelen, waarvan de stuurelektrcde (gate) via een veel kleinere condensator (bijvoorbeeld 10 pF) aan massa wordt gelegd. Door het spanningsverlies tussen af voer- (drain-) en bron- (source-) electrode van deze source follower wordt de ter beschik-10 king staande programmeerspanning dan echter verlaagd, hetgeen ten koste gaat van de programmeersnelheid (in de praktijk bijvoorbeeld een factor 100 langzamer).
De uitvinding geeft een schakeling aan, net behulp waarvan de stijgtijd van de programmeerspanning binnen veilige grenzen gehouden 15 kan worden.
De schakeling volgens de uitvinding komt derhalve tegemoet aan alle hiervoorgenoemde bezwaren. De schakeling volgens de uitvinding heeft als kenmerk dat in een keten parallel aan de (parasitaire) capaciteit van een laadketen van het geheugendeel een eerste transistor is geschakeld, 20 waarvan de stuurelektrode wordt bestuurd door de spanning van een condensator, die in serie met een geleidingskanaal van een tweede transistor parallel aan de genoemde capaciteit van dé laadketen is geschakeld, welke eerste en tweede transistor als stroomspiegel met stroomversterking van de tweede naar de eerste transistor is uitgeveerd. Deze schakeling 25 kan worden uitgevoerd met bipolaire transistoren, maar de voorkeur wordt gegeven aan transistoren van het veldeffect type, omdat deze een aanzienlijk hogere stroomversterking (bijvoorbeeld 1000 x) van de genoemde stroomspiegel en daarmee het toepassen vaneen kleinere condensator irogelijk maken.
30 De uitvinding zal worden toegelicht aan de hand van de tekening, waarin
Figuur 1 het principe van de uitvinding te zien geeft,
Figuur 2 een verbetering van figuur 1, en
Figuur 3 een variant van figuur 1 toont.
35 De schakeling volgens figuur 1 is een equivalentschema van een geheugen 1 van het EPRCM respectievelijk EEPROM type. Het geheugen 1 op zich heeft in de praktijk een lekweerstand 1' van neer dan 2 M ohm en een parasitaire capaciteit 2 van bijvoorbeeld 10 pF en heeft een sperlaag- 8400225 PHN 10914 3 *r » doorslagspanning (junction break downvol tage) van de halfgeleider elementen in het geheugen op een halfgeleider lichaam, welke doorslagspanning (bijvoorbeeld 20 V) door een zenerdiode 5 wordt gesymboliseerd.
Voor het toevoeren van de programmer spanning aan het geheugen 1 5 dient een spanningsbron 3, bijvoorbeeld van het spanningsvermenigvul-diger- of ladingspcxtp (charge pomp-) type. Deze bron 3 is over een laadweerstand 4 net het geheugen 1 verbonden.
In de praktijk is de tijdconstante van de laadketen, gevornd door de laadweerstand 4 (bijvoorbeeld 1 M ohm), de capaciteit 2 en de 10 lékweerstand 1' van het geheugen 1 zo klein, dat bij het aanleggen van deze programmeer spanning de levensduur van het geheugen 1 nadelig beïnvloed wordt. Volgens de uitvinding is in een keten, parallel aan de (parasitaire) capaciteit 2 van de laadketen een eerste transistor geschakeld, waarvan de stuurelektrode wordt bestuurd door de spanning 15 op een condensator C, die in serie met een geleidingskanaal van een tweede transistor Q2 parallel aan de genoende capaciteit 2 is geschakeld, waarbij en Q2 als strocmspiegel met strocraversterking van Q2 naar Q1 is uitgevoerd.
Stroanversterkende stroanspiegels met bipoalire transistaren 20 laten zich op eenvoudige wijze realiseren door geschikte keuze van de emitter oppervlakken dezer trans istaren. Zoals gezegd gaat de voorkeur uit naar transistoren van het veldeffect type ondat deze een hogere stroomversterkingsf actor (bijvoorbeeld 1000 x)mogelijk naken. De faron-respectievelijk de poortelectroden van de transistoren Q1 en Q2 zijn 25 daarbij onderling doorverbonden, terwijl de breedte/lengte verhouding van het kanaal van de transistor Q1 aanzienlijk groter is dan die van de transistor Q2< De transistor heeft bijvoorbeeld een kanaallengte (gemeten van de bron- naar de afvoerelectrode) van 3 ^im en een kanaal-breedte van 100 ^im, de transistor Q2 daarentegen een kanaallengte van 30 100 ^jm en een kanaalbreedte van 3 ^im . De stroom door de transistor Q1 zal dan 1000 x groter zijn dan de stroom door de transistor Q2·
Bij het inschakelen van de spanningsbron 1 zal aanvankelijk het overgrote deel van de laadstrocm door de weerstand 4 via de transistor Q| wegvloeien en alleen een klein gedeelte de ketens Q2 - C 35 respectievelijk capaciteit 2 en weerstand 1' bereiken. De condensator C (bijvoorbeeld 1 pF) wordt derhalve veel langzamer (in bovengenoemd getallenvoorbeeld 1000 x zo langzaam) opgeladen dan zou overeenkomen met de tijdconstante van de laadweerstand 4, de condensator C en 3400225 PHN 10914 4’ ·» * 4 -¾ capaciteit 2 alleen. Naarmate de condensator C verder opgeladen wordt, zullen langzamerhand de transistoren en dicht gedrukt worden, zodat de volle programmeer spanning het geheugen 1 bereikt. Na af schakelen van de programmeerspanningsbron 1 wordt de condensator C met behulp van de 5 transistor 6 ontladen.
De weergegeven stroomspiegel kan op bekende wijze uitgebreid worden, ten einde storende effecten ten gevolge van een processpreiding de kop in te drukken. Zo kan bijvoorbeeld in serie met de transistor Q2 een verdere transistor in cascade geschakeld worden, teneinde hinderlijke 10 terugkoppeling van de afvoerelectrode op de stuurelectrode te onderdrukken. In de variant volgens figuur 2 is een als spanningsvolger geschakelde extra transistor Q3 tussen de transistor Q2 en de condensator C aangebracht, waarbij de stuurelectrode van met de condensator C en de spanningsvolgelectrode (in het getekende geval de bron- of 15 source electrode) met de stuurelectrode van de transistor is verbonden. Is daarbij de (gate-source) drempelspanning (waarbij de stroom-geleiding door de transistor inzet) van de transistor groter dan het verschil in drempelspanning van de transistor Q2 en - wat in het algemeen het geval zal zijn - dan is daarmee veilig gesteld, dat de transis-20 tor Q.j eerder ophoudt stroom te geleiden dan de transistoren Q2 en .
Om er nu toch voor te zorgen dat de stroom door de transistor vele malen groter blijft dan die door de transistor Q2, dient de breedte-léngte verhouding van het kanaal van de transistor aanmerkelijk groter te zijn dan die van de transistor Q^, bijvoorbeeld ten minste 25 10 x zo groot.
In principe kunnen de transistor Q1 respectievelijk Q2 (en Q^) ook als N-kanaal veldeffecttransistoren in plaats van de weergegeven P-kanaal veldeffecttransistoren worden uitgevoerd.
In figuur 3 ten slotte is aangegeven hoe, onafhankelijk van de 30 grootte van de (parasitaire) capaciteit 2 van het' (E-EPROM) geheugen, dat op de bron 3 wordt aangesloten, bereikt kan worden, dat de spannings-stijging per tijdseenheid steals beneden de veilige grenswaarde blijft.
De transistor is daartoe multipel uitgevoerd, dat wil zeggen in ketens parallel aan de oorspronkelijke transistor zijn verder transis-35 toren 1, '' enz. geschakeld, die al naar gelang de grootte van de (parasitaire) capaciteit van het aan te sluiten geheugen (-deel) naar wens (één of meer) met behulp van de transistoren 7, 7', 7" enz. kunnen worden ingeschakeld. De breedte/lengte verhouding van de kanalen 8400225 f- r * PHN 10914 5 van deze transistoren Q Q11' enz. zijn verschillend gekozen bijvoorbeeld 150/3/ 300/3 enz. zodat telkens de stroanversterking van de transistor naar de transistor en/of ' (en/of '' etc.) kan worden ingesteld. Met de waarde van de breedte/lengte verhouding van de 5 transistoren/ die in figuur 3 zijn weergegeven/ wordt een fictieve condensator gerealiseerd ter grootte :
Cf = (50 . B + 1) . C, waarbij B de decimale waarde is van het binaire getal/ b^ b^ b^ bQ en b^ 10 { 3 > i ^ 0) de waarde 1 respectievelijk 0 heeft, indien de bijbehorende transistor geleidt respectievelijk spert.
15 20 25 30 35 8400225

Claims (5)

1. Schakeling voor het opwekken van de progrartiraeerspanning voor een uitwisbaar programmeerbare leesgeheugen (EPROM, EEPRQM), net een spanningsbron, die over een laadweerstand met een door een (parasitaire) capaciteit overbrugd,te programmeren geheugendeel is verbonden, met het 5 kenmerk, dat in een keten parallel aan de parasitaire capaciteit van een laadketen van het geheugendeel een eerste transistor is geschakeld, waarvan de stuurelectrode wordt bestuurd door de spanning van een condensator, die in serie met het geleidingskanaal van een twaede transistor parallel aan genoemde capaciteit van de laadketen is geschakeld, welke 10 eerste en tweede transistor als stroomspiegel met strocmversterking van de tweede naar de eerste transistor is uitgevoerd.
2. Schakeling volgens conclusie 1, met het kenmerk, dat tussen genoemde tweede transistor en de condensator een derde, in spannings-volgschakeling geschakelde transistor is aangebracht, waarvan de stuur- 15 electrode mét genoemde condensator, en de spanningsvolgelectrode met de stuurelectrode van genoemde eerste transistor is verbonden.
3. Schakeling volgens conclusie 1, waarbij de transistoren als veldeffecttransistoren zijn uitgevoerd, met het kenmerk, dat de breedte-lengte verhouding van het kanaal van de eerste transistor aanzienlijk 20 bijvoorbeeld minstens een grootte orde groter is dan die van de tweede transistor.
4. Schakeling volgens conclusie 2 en 3, waarbij ook de derde transistor als veldeffecttransistor is uitgevoerd, met het kenmerk,· dat de breedte-lengte verhouding-van het kanaal van de derde transistor 25 groter is dan die van de tweede transistor.
5. Schakeling volgens conclusie 1, waarbij de transistoren zijn uitgevqerd als veldeffecttransistoren, net het kenmerk, dat parallel aan de eerste transistor één of meer verdere naar wens inschakelbare transistoren zijn geschakeld met onderling verschillende kanaal breedte-lengte 30 verhoudingen. 35 8400225
NL8400225A 1984-01-25 1984-01-25 Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen. NL8400225A (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL8400225A NL8400225A (nl) 1984-01-25 1984-01-25 Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen.
EP84201918A EP0152651B1 (en) 1984-01-25 1984-12-19 Circuit for generating the programming voltage for an erasable read-only memory
DE8484201918T DE3479545D1 (en) 1984-01-25 1984-12-19 Circuit for generating the programming voltage for an erasable read-only memory
KR1019850000112A KR940010420B1 (ko) 1984-01-25 1985-01-10 프로그래밍 전압 발생회로
US06/692,153 US4644250A (en) 1984-01-25 1985-01-17 Circuit for controlling rise time of EPROM programming voltage
IE132/85A IE56266B1 (en) 1984-01-25 1985-01-22 Circuit for generating the programming voltage for an erasable read-only memory
JP60010710A JPS60160098A (ja) 1984-01-25 1985-01-23 プログラミング電圧発生用回路
CA000472779A CA1235505A (en) 1984-01-25 1985-01-24 Circuit for generating the programming voltage for an erasable read-only memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8400225A NL8400225A (nl) 1984-01-25 1984-01-25 Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen.
NL8400225 1984-01-25

Publications (1)

Publication Number Publication Date
NL8400225A true NL8400225A (nl) 1985-08-16

Family

ID=19843380

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8400225A NL8400225A (nl) 1984-01-25 1984-01-25 Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen.

Country Status (8)

Country Link
US (1) US4644250A (nl)
EP (1) EP0152651B1 (nl)
JP (1) JPS60160098A (nl)
KR (1) KR940010420B1 (nl)
CA (1) CA1235505A (nl)
DE (1) DE3479545D1 (nl)
IE (1) IE56266B1 (nl)
NL (1) NL8400225A (nl)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442558Y2 (nl) * 1985-10-19 1992-10-07
FR2600810A1 (fr) * 1986-06-27 1987-12-31 Eurotechnique Sa Procede de programmation de donnees dans une memoire morte programmable electriquement
FR2605447B1 (fr) * 1986-10-20 1988-12-09 Eurotechnique Sa Memoire non volatile programmable electriquement
FR2611954B1 (fr) * 1987-03-02 1992-02-14 Crouzet Sa Embase universelle de terminal de paiement electronique
US4924344A (en) * 1989-02-27 1990-05-08 Teledyne Industries, Inc. Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits
US4916572A (en) * 1989-02-27 1990-04-10 Teledyne Industries, Inc. Circuitry for protecting against load voltage transients in solid state relay circuits
US4931778A (en) * 1989-02-27 1990-06-05 Teledyne Industries, Inc. Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
US5146617A (en) * 1990-10-15 1992-09-08 Seiko Corp. Harmonic noise minimization in a radio receiver by selectively optimizing ic's which produce harmonics in the radio's frequency range
US5260643A (en) * 1992-07-16 1993-11-09 National Semiconductor Corporation Programmable reference voltage generator
US5408133A (en) * 1993-05-03 1995-04-18 Delco Electronics Corporation Ramp control circuit
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
EP0793343B1 (en) * 1996-02-29 2001-07-18 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Current limitation programmable circuit for smart power actuators
KR100725373B1 (ko) * 2006-01-20 2007-06-07 삼성전자주식회사 플래쉬 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115729A (en) * 1979-02-28 1980-09-05 Toshiba Corp Mos transistor circuit
WO1980001972A1 (en) * 1979-03-13 1980-09-18 Ncr Co Write/restore/erase signal generator for volatile/non-volatile memory system
US4441172A (en) * 1981-12-28 1984-04-03 National Semiconductor Corporation Semiconductor memory core program control circuit

Also Published As

Publication number Publication date
KR940010420B1 (ko) 1994-10-22
DE3479545D1 (en) 1989-09-28
EP0152651B1 (en) 1989-08-23
IE56266B1 (en) 1991-06-05
IE850132L (en) 1985-07-25
EP0152651A2 (en) 1985-08-28
JPH0519799B2 (nl) 1993-03-17
KR850005632A (ko) 1985-08-28
US4644250A (en) 1987-02-17
CA1235505A (en) 1988-04-19
EP0152651A3 (en) 1985-10-23
JPS60160098A (ja) 1985-08-21

Similar Documents

Publication Publication Date Title
NL8400225A (nl) Schakeling voor het opwekken van de programmeerspanning van een uitwisbaar leesgeheugen.
US6456529B1 (en) Programmable impedance device
US4689495A (en) CMOS high voltage switch
US3911289A (en) MOS type semiconductor IC device
US4216393A (en) Drive circuit for controlling current output rise and fall times
EP0541221B1 (en) Method and apparatus for preventing overerasure in a flash cell
US3532899A (en) Field-effect,electronic switch
GB2102646A (en) Power-on reset circuit
EP0849878A2 (en) Improvements in or relating to integrated circuits
JPS60107857A (ja) 集積回路チツプにおける電圧発生回路
NL8402764A (nl) Schakeling voor het opwekken van een substraatvoorspanning.
US5930129A (en) Power on reset circuit
JPS62177797A (ja) 電気的にプログラム可能な半導体メモリ装置とアレ−のプログラミング電流を制御する方法
US4442481A (en) Low power decoder circuit
US6563372B1 (en) Device for the control of a translator-type high voltage selector switch
US7245529B2 (en) Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell
US5872733A (en) Ramp-up rate control circuit for flash memory charge pump
US5424669A (en) Digitally controlled output slope control/current limit in power integrated circuits
US3624530A (en) Electronically controlled variable resistance device
NL8400523A (nl) Geintegreerde logische bufferschakeling.
JPS60109269A (ja) 集積回路チツプにおける発振器
WO1997021226A1 (en) Power supply independent current source for flash eprom erasure
NL8800287A (nl) Geheugenschakeling met een uitwisbaar programmeerbaar geheugen, generator voor het opwekken van een programmeerspanning voor het geheugen, spanningsregelaar en flankregelaar, beide geschikt voor toepassing in de generator, en een diode-element.
US6545527B2 (en) Configurable electronic circuit
KR920000218B1 (ko) 전원전압 감지회로

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed