NL8203195A - FOLDED SIEVE WITH FINAL IMPULSE DISCRETION. - Google Patents
FOLDED SIEVE WITH FINAL IMPULSE DISCRETION. Download PDFInfo
- Publication number
- NL8203195A NL8203195A NL8203195A NL8203195A NL8203195A NL 8203195 A NL8203195 A NL 8203195A NL 8203195 A NL8203195 A NL 8203195A NL 8203195 A NL8203195 A NL 8203195A NL 8203195 A NL8203195 A NL 8203195A
- Authority
- NL
- Netherlands
- Prior art keywords
- input
- coupled
- output
- signal
- counter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
Description
* + ί ξ VO 361k* + ί ξ VO 361k
Betr.: Opgevouwen zeef met eindige impulsaanspreking.Betr .: Folded sieve with finite impulse response.
De uitvinding heeft betrekking op een digitale zeef met eindi-ge impulsaanspreking (FIR), en in bet bijzonder op een digitale FIR-zeef met een "opgevouwen” constructiekenmerk.The invention relates to a digital screen with final impulse response (FIR), and in particular to a digital FIR screen with a "folded" constructional feature.
In een digitale FIR-zeef wordt een ingangssignaal met verander-5 lijke tijdsmaten gewogen en vertraagd ten opzichte van het impulspunt van de zeef. De gewogen en vertraagde signaalcomponenten worden gecombineerd aan een uitgang, die een gewenste aanspreekeigenschap vertoont.In a digital FIR screen, an input signal is weighted with variable times and delayed relative to the pulse point of the screen. The weighted and delayed signal components are combined at an output that exhibits a desired response property.
Digitale FIR-zeven kunnen worden geconstrueerd onder gebruikma-king-van schuifregisters met uitgangsaftakkingen of schuifregisters met 10 ingangsaftakkingen. Een FIR-zeef met uitgangsaftakkingen kan zijn geconstrueerd zoals getoond in hoofdstuk 9 van bet leerboek ’’Theory and Application of Digital Signal Processing” door Rabiner en Gold (Prentice-Hall, 1975)j waarbij van de uitgang afgetapte signalen van het schuifre-gister worden gewogen en dan parallel worden gecombineerd door een tel-15 lerboominrichting voor het produceren van een gezeefd uitgangssignaal.Digital FIR screens can be constructed using output tap shift registers or 10 input tap shift registers. An output tap FIR screen may be constructed as shown in Chapter 9 of the textbook "Theory and Application of Digital Signal Processing" by Rabiner and Gold (Prentice-Hall, 1975) j where signals from the shift register are tapped are weighted and then combined in parallel by a counter-15 boom device to produce a screened output.
Een FIR-zeef met ingangsaftakkingen kan zijn geconstrueerd zoals getoond in het genoemde leerboek en verduidelijkt in fig. 1.- Het schuifregister onrvat een aantal eenkloks vertragings element en, elk vertegenwoordigd door —1 —1 de Z-transformatie z” , waarbij tellers 10, 12, 1k, 16 elk z vertra- 20 gingselement volgen. Een ingangssignaal x(n) wordt parallel gelegd aan het eerste vertragingselement en de tweede ingangen van de tellers 10-16 via ketens a^, a^ ... a^g, a^ met weegwerking, die het aangelegde x(n) signaal wegen. Gewogen signaalmonsters worden dus geaccumuleerd wan- · neer zij worden opgeteld en verschoven door het register voor het produce-25 ren van een uiteindelijk uitgangssignaal y(n) aan de uitgang van de laat-ste teller 16.An input tap FIR screen may be constructed as shown in said textbook and illustrated in Fig. 1.- The shift register includes a number of single clock delay element and, each represented by —1 –1 the Z transformation z ”, where counters are 10 , 12, 1k, 16 each z retard element. An input signal x (n) is paralleled to the first delay element and the second inputs of counters 10-16 through circuits a ^, a ^ ... a ^ g, a ^ with weighting, which is the applied x (n) signal weigh. Thus, weighted signal samples are accumulated when added and shifted by the register to produce a final output signal y (n) at the output of the last counter 16.
Aan de FIR-zeef van fig. 1 kan een lineaire faze-aanspreek-eigenschap zijn gegeven door het symmetrisch rond het impulsaanspreekpunt bij het middelpunt (in tijd) van de zeef verdelen van de vertragingsele-30 menten en de ketens met weegwerking, en het gebruiken van symmetrisch ver-deelde belastingen in de ketens met weegwerking. Een FIR-zeef met vijf aftakkingen bevat bijvoorbeeld de ketens aQ, a^, a^, a^ en a^ met weegwerking, verbonden met de ingangsaftakkingen van de zeef. Voor het ver-schaffen van een lineaire faze-eigenschap, zullen de weegketens aQ, a^, 35 en \ symmetrisch zijn verdeeld voor en achter· de middelste aftakking 820 3 1 9 5 - 2 - ag, die overeenkomt met het impulsaanspreekpunt van de zeef. Aan de eer-ste en laatste veegfuncties aQ en a^ vorden dan dezelide vaarden gegeven als aan de tveede en vierde veegfuncties en a^· Het is venselijk een FIR-zeef met lineaire faze uit te voeren onder gebruikmaking van een 5 minimale hoeveelheid schakeling, en de veegfunctievaarden programmeerbaar te maken, zodat de eigenschap van de zeef dynamisch kan vorden veranderd.The FIR screen of FIG. 1 may have been given a linear phase response property by distributing the retardation elements and the weighting chains symmetrically around the impulse point of contact at the midpoint (in time) of the screen. use of symmetrically distributed loads in the weighing chains. For example, a five branch FIR screen contains the chains aQ, a ^, a ^, a ^ and a ^ with weight, connected to the input branches of the screen. To provide a linear phase property, the weight chains aQ, a ^, 35 and \ will be symmetrically distributed in front and behind the center tap 820 3 1 9 5 - 2 - ag, which corresponds to the impulse point of the sieve. The first and last sweeping functions aQ and a ^ are then given the same values as the second and fourth sweeping functions and a ^ It is feasible to perform a linear phase FIR screen using a minimum amount of switching, and make the sweeping function values programmable so that the property of the screen can be dynamically changed.
Overeenkamstig de beginselen van de uitvinding is een digitale FIR-zeef verschaft, vaarin veegfunctieketens vorden verdeeld en gewogen signalen verschaffen aan een aantal verschillende vertragingspunten 10 van het schuifregister. In een voorkeursuitvoeringsvorm bestaat de FIR-zeef uit een aantal modulen, die elk een veegfunctieketen bevatten, evenals een aantal tellers en vertraging s element en, die onderling zijn verbonden voor het aan de zeef geven van een "opgevouven" constructie-eigenschap.In accordance with the principles of the invention, a digital FIR screen is provided, sweeping function chains are distributed within it, and weighted signals are provided to a number of different delay points of the shift register. In a preferred embodiment, the FIR screen consists of a number of modules, each of which includes a wipe function chain, as well as a number of counters and delay elements, and which are interconnected to provide a "blown" construction property to the screen.
15 Overeenkamstig een verder aspect, zijn de veegfunctieketens programmeerbaar gemaakt', zodat de zeefaanspreekeigenschap dynamisch kan worden veranderd. De veegfunctieketens bevatten in een voorkeursuitvoeringsvorm van de FIR-zeef elk een register voor het aanhouden van veeg-coefficientinformatie, verder tvee programmeerbare schuiforganen en een 20 teller voor het sommeren van door de schuiforganen verschafte, gevogen signalen. Door het veranderen van de coefficientinformatie, opgeslagen in het register, kan de aanspreekeigenschap en/of de volgorde (aanduiding van het aantal in de zeef geaccumuleerde monsters) van de FIR-zeef vorden veranderd.According to a further aspect, the sweeping function chains have been made programmable so that the sieve response property can be dynamically changed. In a preferred embodiment of the FIR screen, the wipe function chains each include a register for maintaining wipe coefficient information, further programmable sliders and a counter for summing signals supplied by the sliders. By changing the coefficient information stored in the register, the response property and / or the order (indicating the number of samples accumulated in the screen) of the FIR screen can be changed.
25 De uitvinding vordt nader toegelicht aan de hand van de teke- ning, vaarin : fig. 1 in de vorm van een blokschema een bekende FIR-zeef toont met veging aan de ingangsaftakking; fig. 2 in de vorm van een blokschema de uit modulen bestaande, 30 programmeerbare FIR-zeef toont; fig. 3 in de vorm van een blokschema een programmeerbare veeg-functieketen toont voor de FIR-zeef volgens fig. 2; fig. k in de vorm van een blokschema een gedetailleerdere af-beelding toont van de schuiforgaanmatrix van de keten volgens fig. 3; 35 . fig. 5 in de vorm· van een blokschema een gedetailleerdere· af~ beelding toont van het schuifregister van de keten volgens fig. 3; fig. 6 een schema is van een half-dynamische grendelketen, die 8203195 ♦ '* - 3 - kan vorden gebruikt in het schuifregister volgens fig. 5; en fig. 7 schematisch de schuiforgaanmatrix volgens fig. b voor- stelt.The invention is further elucidated with reference to the drawing, in which: Fig. 1 shows in the form of a block diagram a known FIR sieve with sweeping at the entrance branch; Fig. 2 shows in block diagram form the modular programmable FIR screen; FIG. 3 shows in block diagram form a programmable wipe function chain for the FIR screen of FIG. 2; FIG. k in block diagram form shows a more detailed depiction of the slider matrix of the circuit of FIG. 3; 35. FIG. 5 in block diagram form shows a more detailed depiction of the shift register of the circuit of FIG. 3; FIG. 6 is a schematic of a semi-dynamic latch circuit which can be used in the shift register of FIG. 5; and FIG. 7 schematically represents the slider matrix of FIG. b.
Verwijzende naar fig. 2, is de overeenkomstig de beginselen 5 van de uitvinding geconstrueerde FIR-zeef getoond. Een digitaal ingangs-signaal x(n) vordt gelegd aan de veegfunctieketens 20, 229 2b en 26.Referring to Figure 2, the FIR screen constructed in accordance with principles 5 of the invention is shown. A digital input signal x (n) is applied to the sweep function chains 20, 229, 2b and 26.
De nitgang van de veegfunctieketen 20 is gekoppeld aan ingangen van een grendelketen 30 en een teller 66. De uit'gang van de veegfunctieketen 22 is gekoppeld aan ingangen van de tellers 32 en 36. De uitgang van de 10 grendelketen 30 is gekoppeld aan een tveede ingang van de teller 32, en de uitgang van de teller 36 is gekoppeld aan de ingang van een grendelketen 3^·. De uitgang van de grendelketen 3^ is gekoppeld aan een tveede ingang van de teller 66. De uitgang van de teller 32 is gekoppeld aan de ingang van een grendelketen 40, en een tveede ingang van de teller 36 15' is gekoppeld aan de uitgang van een grendelketen kk. De veegfunctieketen 22, de grendelketens 30 en 3¼ en de tellers 32 en 36 zijn gegroepeerd tot een moduuluitvoering 60. De onder"broken lijnen onder de moduul 60 geven de mogelijke plaats aan van aanvullende modulen, die kunnen zijn opgenomen indien een zeef van een hogere orde gevenst is·.The output of the wipe function chain 20 is coupled to inputs of a latch chain 30 and a counter 66. The output of the wipe function chain 22 is coupled to inputs of the counters 32 and 36. The output of the latch chain 30 is coupled to a second part. input of the counter 32, and the output of the counter 36 is coupled to the input of a locking circuit 3. The output of the latch circuit 3 ^ is coupled to a second input of the counter 66. The output of the counter 32 is coupled to the input of a latch circuit 40, and a second input of the counter 36 15 'is coupled to the output of a bolt chain kk. The sweeping function circuit 22, the latch chains 30 and 3¼ and the counters 32 and 36 are grouped into a module embodiment 60. The broken lines below the module 60 indicate the possible location of additional modules, which may be included if a screen of a higher giving order is.
20 De ingang van de grendelketen bb en de uitgang van de grendel keten U0 zijn gekoppeld aan respectievelijk de uitgang van een teller b6 en een ingang van een teller b2. De uitgang van de veegfunctieketen 2b is gekoppeld aan ingangen van de tellers b2 en 1+6. De uitgang van de teller b2 is gekoppeld aan de ingang van een grendelketen 50, en een 25 grendelketen 5^ is met de uitgang daarvan gekoppeld aan een tveede ingang van de teller b6. De uitgang van de grendelketen 50 is gekoppeld aan een ingang van een teller 52, vaarvan een tveede ingang is gekoppeld aan de uitgang van de veegfunctieketen 26. De uitgang van de teller 52 is gekoppeld aan de ingang van een grendelketen 5^. De coefficientgenera-30 toren 20, 22, 2b en 26 zijn in serie geschakeld door gedeelten van een coefficiSntregelverzamelleiding 77·The input of the latch circuit bb and the output of the latch circuit U0 are coupled to the output of a counter b6 and an input of a counter b2, respectively. The output of the sweeping function chain 2b is coupled to inputs of the counters b2 and 1 + 6. The output of counter b2 is coupled to the input of a latch circuit 50, and a latch circuit 5 ^ is coupled with its output to a second input of counter b6. The output of the latch circuit 50 is coupled to an input of a counter 52, a second input of which is coupled to the output of the wipe function circuit 26. The output of the counter 52 is coupled to the input of a latch circuit 5. The coefficient generators 20, 22, 2b and 26 are connected in series by portions of a coefficient line control header 77
Set sckuifregister van de zeef "bestaat uit de in serie geschakel-de grendelketens 30, bo, 50, 5^·, bh, 3^ en een grendelketen 6b, die is gekoppeld aan de uitgang van de teller 66. De grendelketens van het schuif-35 register vorden geklokt door een schuifregisterkloksignaal voor het door de zeef overbrengen van gegevens. Het ingangssignaal x(n) vordt door de veegfunctieketens gevogen en gelegd aan de tellers, die de grendelketens 8203195 - k - verbinden, alsmede aan de ingang van de eerste grendelketen 30.. De weeg-funetieketens 20, 22 en 2k ontwikkelen elk gevogen signalen voor twee trappen van de zeef. De weegfunctieketen 20 bijvoorbeeld produceert gevogen signalen voor de eerste traps-grendelketen 30 en de laatste traps-* 5 teller 66, hetgeen overeenkomt met de veegfunctiewaarden en a^ ^ van een zeef met Ν'-aftakkingen. Op soortgelijke wijze ontwikkelt de weegfunctieketen 22 signalen, gewogen door de functies en a^ g voor res-pectievelijk de eerste en voorlaatste tellers 32 en 36. Gewogen signalen vorden zodoende door de grendelketen- en tellerschakeling geaccumuleerd, 10. en een gezeefde versie y(n) van bet ingangssignaal x(n) wordt geprodu-ceerd aan de uitgang van de laatste grendelketen 6k.The sieve shift register set "consists of the series-connected latch chains 30, b0, 50, 5 ^, bh, 3 ^ and a latch chain 6b coupled to the output of the counter 66. The latch chains of the slider -35 register are clocked by a shift register clock for data transmission through the screen The input x (n) is passed through the sweep function chains and applied to the counters connecting the latch chains 8203195 - k - as well as to the input of the first latch circuit 30 .. The weighing funtus chains 20, 22 and 2k each develop two-stage fetched signals, for example, the weighing function circuit 20 produces fetched signals for the first stage latch 30 and the last stage counter 5 66, corresponding with the sweep function values and a ^ ^ of a screen with Ν 'branches. Similarly, the weigh function chain 22 generates signals weighted by the functions and a ^ g for the first and penultimate counters 32 and 36, respectively. Thus, weighted signals are accumulated by the latch circuit and counter circuit, 10. and a screened version y (n) of the input signal x (n) is produced at the output of the last latch circuit 6k.
De FlR-zeef volgens fig. 2 bestaat uit een aantal modulen, waar-van er een is aangegeven door het onderbroken blok 60. Elke moduul bevat een weegfunctieketen 22, twee tellers 32,. 36 en twee grendelketens of 15'. scbuifregistertrappen 30, 3^. Het aantal in de zeef gebruikte modulen be-paalt de zangorde van de zeef. De modulen bij de einden en bet midden van de zeef zijn gewijzigd, zoals verduidelijkt in de uitvoeringsvorm van fig. 2. Het vertakkingspunt 62 kan bijvoorbeeld een telverk omvatten van een moduul in de verduidelijkte uitvoeringsvorm, die 00k een weegfunctie-20 keten 20, grendelketens 6θ en 6k en een teller 66 bevat, overeenkomende met respectievelijk de teller 32, de weegfunctieketen 22, de grendelketens 30 en 3k en de teller 36 in de moduul 6θ. Opdat een teller op die plaats werkt als een vertakkingspunt, moet de teller een nulvaardesignaal (van de grendelketen 68) optellen bij bet door de keten 20 geleverde , 25 gewogen signaal voor bet zodoende doelmatig leggen van bet gewogen sig-naal van de keten 20 aan de ingang van de grendelketen 30. Bij bet impuls .aanspreekmidden van de zeef, bevat op soortgelijke wijze een moduul de weegfunctieketen.^, de grendelketens 50 en 5^, de teller 52 en een vertakkingspunt 56, overeenkomende met respectievelijk de weegfunctieketen 30 22, de grendelketens 30 en 3^- en de tellers 32 en 36 in de moduul 60. Het vertakkingspunt 56 kan 00k een teller van die moduul omvatten. In dat geval wordt de weegfunctiewaarde a( )/2) van de middsaaftakking in tweeen gedeeld, en wordt het door deze waarde gewogen ingangssignaal op-geteld bij bet uitgangssignaal van de grendelketen 50 in zowel de teller 35 52 als de teller 56. Indien bijvoorbeeld de waarde van de weegfunctie van de middenaftakking 1/2 is, wordt de weegfunctie a^^^ ^gelijh gesteld aan 1 A. Het door 1A gewogen ingangssignaal wordt dan opgeteld bij bet 82 0 3 1 3 5 “ ” ' ........ ..........The FlR screen of Figure 2 consists of a number of modules, one of which is indicated by the interrupted block 60. Each module contains a weighing function circuit 22, two counters 32 ,. 36 and two latch chains or 15 '. scbuif register stages 30, 3 ^. The number of modules used in the screen determines the singing order of the screen. The modules at the ends and center of the screen have been modified, as illustrated in the embodiment of Fig. 2. Branch point 62 may include, for example, a counter of a module in the illustrated embodiment, which also includes a weight function 20 circuit, latch chains 6θ and 6k and a counter 66, corresponding to the counter 32, respectively, contains the weighing function circuit 22, the latches 30 and 3k, and the counter 36 in the module 6θ. In order for a counter to act as a branch point at that location, the counter must add a null signal (from the latching circuit 68) to the 25 weighted signal supplied by the circuit 20 to thereby efficiently apply the weighted signal from the circuit 20 to the input of the lock circuit 30. At the impulse center of contact of the screen, a module similarly contains the weighing function chain, the lock chains 50 and 5, the counter 52, and a branch point 56, corresponding to the weighing function chain, respectively, 22. the latches 30 and 3 and counters 32 and 36 in the module 60. Branch point 56 may also include a counter of that module. In that case, the weighing function value a () / 2) of the center tap is divided in two, and the input weighted by this value is added to the output signal of the latching circuit 50 in both the counter 35 and the counter 56. If, for example, the value of the center tap weighing function is 1/2, the weighing function a ^^^ ^ is equated to 1 A. The input signal weighted by 1A is then added to bet 82 0 3 1 3 5 “” '.... .... ..........
- 5 - uitgangssignaal van de grendelketen 50 in de teller 52 en nogmaals in de teller 56 voor het zodoende verschaffen van de gevenste optelling van ge-vogen signalen.- output from the latch circuit 50 in the counter 52 and again in the counter 56 to thereby provide the best addition of fetched signals.
De in fig. 2 getoonde FIR-zeef is een zeef van de zevende orde, 5 die zeven aan een ingangsaftakking gevogen signalen en zeven grendel- trappen bevat. De zeef kan vorden amgevorind tot een zeef van de aehtste orde door bet aanbrengen van een aanvullende grendeltrap tussen de tellers 52 en 56. In cLpze gevijzigde uitvoering gaan vier ingangsaftakkingen vooraf aan en volgen op deze aanvullende grendeltrap, die zich in het midden van 10 de zeef bevindt.The FIR screen shown in Figure 2 is a seventh-order screen containing seven input tap signals and seven latch stages. The screen can be shaped into a second-order screen by providing an additional latching stage between counters 52 and 56. In this mode, four input branches precede and follow this additional latching stage, which is located in the middle of 10th. sieve.
De moduuluitvoering van de FIR-zeef volgens fig. 2, vaarbij dezelfde weegfunctieketen gevogen ingangssignalen verschaft op tvee pun-ten in de zeef en in tijd gelijk verdeeld rond het impulsaanspreekmidden van de zeef, geeft de zeef een lineaire faze-aanspreekeigenschap. Een 15 aanzienlijke besparing in apparatuur is het gevolg van dit tveevoudig gebruik van de veegfunctieketens, hetgeen aan de zeef 00k een "opgevouven" constructie-eigenschap geeft rond de impulsaanspreek- of middenmoduul.The module embodiment of the FIR screen according to FIG. 2, with the same weighing function chain having input signals provided at two points in the screen and equally spaced around the impulse contact center of the screen, gives the screen a linear phase response property. Substantial savings in equipment are the result of this tedious use of the wipe function chains, which gives the screen 00k an "inflated" construction property around the impulse address or center module.
Overeenkamstig een ander aspect kan de aanspreekeigenschap en/of de rangorde van de FIR-zeef volgens fig. 2, dynamisch worden veran-20 ’ derd door het veranderen van de veegfunctiewaarden. Dit vordt tot stand gebracht door een coeffici&itregelverzamelleiding 77, die de veegfunctieketens onderling verbindt. De aanspreekeigenschap van de zeef vordt ver-anderd door het in serie verschuiven van nieuve coefficienten in de veegfunctieketens, zoals hierna beschreven.In accordance with another aspect, the response property and / or the rank of the FIR screen of Figure 2 can be dynamically changed by changing the sweep function values. This is accomplished by a coefficient control manifold 77 interconnecting the sweep function chains. The response property of the screen is changed by shifting new coefficients in the sweeping function chains in series, as described below.
25 Vervijzende naar fig, 3 is een blokschema getoond van een van de veegfunctieketens volgens fig. 2. Tvee dynamische schuifregisters 72 en jk zijn in serie geschakeld door gedeelten van de coefficientregelverzamel-leiding 77· Een uitgang van het dynamische schuifregister 72 is gekoppeld aan een regelingang van een schuiforgaan-matrix j63 en een uitgang van het 30' dynamische schuifregister 7¼ is gekoppeld aan een regelingang van een schuiforgaanmatrix 78. Het x(n) ingangssignaal vordt gelegd aan signaal-ingangen van de schuiforgaanmatrices 76 en 78, waarvan uitgangen zijn gekoppeld aan tvee ingangen van een teller TO. Een gevogen x(n) signaal vordt aan een uitgang van de teller 70 geproduceerd.Referring to FIG. 3, there is shown a block diagram of one of the sweeping function chains of FIG. 2. The dynamic shift registers 72 and jk are connected in series through portions of the coefficient control header 77. An output of the dynamic shift register 72 is coupled to a control input of a shift matrix 63 and an output of the 30 'dynamic shift register 7¼ is coupled to a control input of a shift matrix 78. The x (n) input signal is applied to signal inputs of the shift matrices 76 and 78, outputs of which are coupled at the inputs of a counter TO. A sensed x (n) signal is produced at an output of counter 70.
35 De veegfunctieketen volgens fig. 3 veegt het aangelegde x(n) signaal met een functie, die een som of een verschil is van veelvouden van amgekeerde machten van tvee onder gebruiimaking van een schuif- en 820 3 1 95 - 6 - -opt el- of -aftrektechniek. Aangenomen wordt bijvoorbeeld, dat de weeg-functieketen een signaal moet produceren, dat gelijk is aan (3/16) x (n). Coefficientwaarden, die 1/8 en 1/16 vertegenvoordigen, worden eerst ver-schoven in respectievelijk de dynamische schuifregisters 72 en 7^· De 5 .1/8 coefficient wordt gelegde aan de schuiforgaanmatrix 76, die het x(n) ingangs signaal met drie bitposities naar rechts verschuift, waar-door een signaal wordt geproduceerd, dat gelijk is aan (1/8) x (n). De 1/16 coefficient wordt gelegd aan de schuiforgaanmatrix 78» die het x(n) met vier bitposities naar rechts verschuift voor het zodoende pro-10 duceren van een signaal, dat gelijk is aan (1/16) x (n). De teller 70 telt dan de waarde van (1/8) x (n) op bij (1 /16) x (n), waardoor het ge-wenste, gewogen signaal van (3/16) x (n) wordt geproduceerd.35 The sweep function chain of FIG. 3 sweeps the applied x (n) signal with a function that is a sum or difference of multiples of inverted powers of TV using a slider and 820 3 1 95 - 6 - option. - or deduction technique. For example, it is believed that the weight function chain should produce a signal equal to (3/16) x (n). Coefficient values representing 1/8 and 1/16 are first shifted in the dynamic shift registers 72 and 7, respectively. The 5.1 coefficient is applied to the shift matrix 76, which has the x (n) input signal shifts three bit positions to the right, producing a signal equal to (1/8) x (n). The 1/16 coefficient is applied to the slider matrix 78 »which shifts the x (n) by four bit positions to the right to thereby produce a signal equal to (1/16) x (n). The counter 70 then adds the value of (1/8) x (n) to (1/16) x (n) to produce the desired weighted signal of (3/16) x (n).
De schuiforgaanmatrices en dynamische schuifregisters van fig.The shifting arrays and dynamic shifting registers of FIG.
3 zijn gedetailleerder getoond in respectievelijk fig. 4 en 5· Verwij-15 zende naar de in fig. 4 afgebeelde schuiforgaanmatrix, wordt het aange-legde x(n) ingangssignaal .van bijvoorbeeld acht bits, gelegd aan een invert eersectie 80 van de schuiforgaanmatrix. De in inverteersectie 80 invert eert het x(n) signaal of laat het niet-gexnverteerd door overeenkom-stig de waardenvan complementaire regelsignalen INVERT en INVERT. Het 20 door de invertsectie geprocudeerde signaal wordt dan gelegd aan een met ' een half-wegende sectie 82, waar het met een half kan worden gewogen of niet-gewogen kan worden doorgelaten, overeenkomstig de waarden van complementaire regelsignalen en C·^ . Een negenbitssignaal wordt geproduceerd door de met een half wegende sectie, en gelegd aan een met een kwart 25 wegende sectie 84. In deze sectie kan het signaal verder met een .kwart worden gewogen of niet-gewogen worden doorgelaten overeenkomstig de waarde van complementaire regelsignalen Cg en Cg . Een elf-bitssignaal, geproduceerd door de weegsectie 84 wordt gelegd aan een met een een-zestiende wegende sectie 86, die het signaal met nog een factor van een-zestiende 30 kan wegen of het niet-gewogen kan doorlaten overeenkomstig de instelling van complementaire regelsignalen en . Het gewogen signaal wordt dan gelegd aan een nullende en buffersectie 88, die een regelsignaal ontvangt van een ΕΤΓ-poort 87. Wanneer-de C^-, Cg- en C^-regelsignalen, gelegd aan de EN-poort 87, alle werkelijk zijn (d.w.z. alle een logische een) produ-35 ceert de sectie 88 een uitgangssignaal met een nulwaarde. Anders wordt het gewogen x(n) signaal slechts tijdelijk opgeslagen door de sectie 88 en gelegd aan de teller 70 van fig. 3.3 are shown in more detail in FIGS. 4 and 5, respectively. Referring to the slider array shown in FIG. 4, the applied x (n) input signal of, for example, eight bits is applied to an inverter section 80 of the slider array. . The invert section 80 inverts the x (n) signal or leaves it non-inverted by corresponding values of complementary control signals INVERT and INVERT. The signal processed by the invert section is then applied to a half-weighing section 82, where it can be half-weighted or non-weighted passed, according to the values of complementary control signals and C1. A nine-bit signal is produced by the half-weighted section, and applied to a quarter-weighted section 84. In this section, the signal can be further weighted by a quarter or passed unweighted according to the value of complementary control signals Cg and Cg. An eleven-bit signal produced by the weighing section 84 is applied to a one-sixteenth weighing section 86, which may weigh the signal by a further factor of one-sixteenth or pass it unweighted according to the setting of complementary control signals and . The weighted signal is then applied to a null and buffer section 88, which receives a control signal from a ΕΤΓ gate 87. When the C ^, Cg and C ^ control signals, applied to AND gate 87, are all real (ie all a logic one), section 88 produces a zero value output signal. Otherwise, the weighted x (n) signal is only temporarily stored by section 88 and applied to counter 70 of FIG. 3.
82031958203195
„ I"I
- 7 -- 7 -
Wanneer de weegfunctiewaarden programmeerbaar zijn, zoals ge-toond in fig. 3 en !)·, lean de rangorde van de FIR-zeef worden veranderd door bet nullen van de signalen van de weegfunctieketens, beginnende met die, welke zijn gefcoppeld aan de eerste en laatste sebuifregistertrappen 5 van de zeef. De uitvoeri-ngsvorm van fig. 2 toont bijvoorbeeld een FIR-zeef van de zevende^ orde, met aftakgewichten aQ, a^, a((jr-t)/2)-t*' a( (H-1 )/2) * a( (1-1 )/2)+1 ’ V2 “ Vi > H = 7· De waarden van de weegfunct ieket en 20 van fig. 2 kunnen worden ingest eld op nul (bijvoorbeeld aQ » 0 en a^ ^ * 0) door het gebruiken van de construc-10 tie van de fig. 3 en 4, waarbij de C^-, Cg- en C^-coefficienten gelijk zijn gesteld aan een. De weegfunctieketen 20 legt dan signalen met een nulwaarde aan bet grendelorgaan 30 en de teller 66. Dit verandert de FIR-zeef tot een zeef van de vijfde orde met aftakgewichten van a.j, (k_i ) /2)-1 * a((N-l}/2)s a((N-1)/2)+1 ®n ^-2* Deze zeef van de vij’fde orde 15 gevolgd door de twee klokperiodevertragingen van de grendelorganen 34 en 64, die bet gezeefde uitgangssignaal ontvangen, geproduceerd aan de uit- gang van de werkzame eindteller 36 van de zeef van de vijfde orde.When the weighing function values are programmable, as shown in Fig. 3 and!), The rankings of the FIR sieve are changed by zeroing the signals of the weighing function chains, starting with those coupled to the first and last sebuif register stages 5 of the sieve. For example, the embodiment of Figure 2 shows a seventh order FIR screen, with branch weights aQ, a ^, a ((yr-t) / 2) -t * 'a ((H-1) / 2 ) * a ((1-1) / 2) +1 'V2 “Vi> H = 7 · The values of the weighing function circuit and 20 of fig. 2 can be set to zero (for example aQ» 0 and a ^ ^ * 0) using the construction of FIGS. 3 and 4, where the C 1, C 2 and C 2 coefficients are set equal to one. The weighing function circuit 20 then applies zero value signals to the latch 30 and counter 66. This changes the FIR sieve to a fifth order sieve with branch weights of aj, (k_i) / 2) -1 * a ((Nl} / 2) sa ((N-1) / 2) +1 ®n ^ -2 * This fifth order sieve 15 followed by the two clock period delays of latches 34 and 64 receiving the screened output produced at the output of the operative end counter 36 of the fifth order screen.
De schuiforgaanmatrix van fig. k kan worden geregeld voor bet wegen van bet x(n) signaal met de factoren van eens 1/2, 1 A, 1/8, 1/16, 20 1/32' of 1/64 overeenkomstig de waarden van de regelsignalen. Het gewogen signaal kan, zoals biervoor besproken, worden geinverteerd (tot enen ge- complementeerd) of niet-geinverteerd worden doorgelaten overeenkomstig de waarden van de INVERT- en INVERT- regelsignalen. Indien bijvoorbeeld twee gewogen signalen moeten worden afgetrokken, moet bet signaal, dat van bet 25 andere moet worden afgetrokken, eerst tot tweeen worden geeomplementeerd.The slider matrix of Fig. K can be controlled for weighing the x (n) signal by the factors of 1/2, 1 A, 1/8, 1/16, 20 1/32 'or 1/64 according to the values of the control signals. The weighted signal, as discussed before, can be inverted (to ones complemented) or passed non-inverted according to the values of the INVERT and INVERT control signals. For example, if two weighted signals are to be subtracted, the signal to be subtracted from the other 25 must first be implemented to two.
Het tot tweeen complementeren produceert een signaal, dat een waarde beeft, dat bet negatieve is van de waarde van bet ingangs signaal. Voor bet tot tweeen complementeren van een tweetallig signaal, worden eerst de ingangssignaalbits gelnverteerd, waarna een tweetallige 1 wordt opgeteld 30 bij bet resultaat. Indien de gewogen signalen tot twee moeten worden ge- complementeerd, kan bet INVERT-regelsignaal ook worden gelegd aan de nrinst belangrijke (invoer) bitpositie van de teller TO voor bet voltooien van bet tot twee complementeren door bet optellen van 1 bij de som van bet opteltal en de opteller.Complementing to two produces a signal that trembles a value that is negative from the value of the input signal. For completing a binary signal to two, the input signal bits are inverted first, then a binary 1 is added to the result. If the weighted signals are to be complemented to two, the INVERT control signal can also be applied to the no.inst important (input) bit position of the counter TO before completing the bet to two by adding the 1 to the sum of the bet. addition and the adder.
35 Een sebuifregister, dat gesebikt is om te worden gebruikt als bet dynamische sebuifregister 72 of 74 van fig.- 3, is getoond in fig. 5· D-flip-flops 90, 92, 94 en 96 zijn in serie geschakeld met de coefficient- 820 3 1 9 5 - 8 - regelverzamelleiding 70 en worden door een kloksignaal geklokt..Wanneer het gewenst is de waarde van de weegfunctie van de schuiforgaanmatrix van fig. ^ te veranderen, wordt het kloksignaal gestart voor het vanaf de verzamelleiding 77 in het register schuiven van nieuwe regelsignalen.A sebuff register, which is used to be used as the dynamic sebuff register 72 or 74 of Fig. 3, is shown in Fig. 5. D flip-flops 90, 92, 94 and 96 are connected in series with the coefficient. - 820 3 1 9 5 - 8 - control manifold 70 and are clocked by a clock. When it is desired to change the value of the weighing function of the slider matrix of FIG. ^, The clock signal is started for entering from the manifold 77 into the register shifting of new control signals.
5 De stroma met regelsignaalgegevens, hestaande nit een serie coefficient-gegevenshits, wordt door het register geklokt totdat de hits, die de ge-'wenste coefficienten vert egenwo or digen, in de juiste trappen van het register zijn opgeslagen. Coefficientwaarden voor opeenvolgende registers kunnen. ook door het register gaan en in volgende, op soortgelijke wijze 10 geconstrueerde registers. Wanneer het register op juiste wijze is ge-laden, worden de INVERT-, C^-, Cg- en C^-regelsignalen geproduceerd aan de Q-uitgangen van de flip-flops, en worden complementaire waarden gepro-duceerd aan de Q -uitgangen.- De schuifiaatrix van fig. k weegt dan en/of inverteert het x-(n) ingangssignaal overeenkomstig deze coefficient-15'· waarden.The control signal data stroma, which is a series of coefficient data hits, is clocked by the register until the hits representing the desired coefficients are stored in the appropriate stages of the register. Coefficient values for consecutive registers can. also go through the register and into subsequent similarly constructed registers. When the register is loaded correctly, the INVERT, C ^, Cg, and C ^ control signals are produced at the Q outputs of the flip-flops, and complementary values are produced at the Q - outputs. The slide array of FIG. k then weighs and / or inverts the x (n) input signal according to these coefficient values.
Verwijzende naar fig. 6 is een half-dynamische grendeltrap, die geschikt is cm te worden gehruikt in het schuifregister van de fig. 3 en 5» in de vorrn van een schema veergegeven. Vier van de grendeltrappen van fig.Referring to Figure 6, a semi-dynamic latching stage suitable for use in the shift register of Figures 3 and 5 is shown in the form of a schematic. Four of the locking stages of fig.
6 kunnen achter elkaar zijn geschakeld voor het produceren van een vier-20 traps schuifregister, dat in werking gelijk is aan dat van fig. 5·6 may be connected in sequence to produce a four-20 stage shift register, which is similar in operation to that of FIG.
In fig. 6 wordt het coefficientregelsignaal gelegd aan een zendpoort 200, die twee met de toevoer- en afvoerelektroden gekoppelde, complementaire p- en n-MOS-transistoren 202 en 20k hevat. De uitgang van de zendpoort 200 is gekoppeld aan de ingang van een inverteerorgaan 208, 25 waarvan de uitgang is gekoppeld aan een tweede zendpoort 210, die met de toevoer- en afvoerelektroden gekoppelde, complementaire MOS-transistoren 212. en 21U hevat. De uitgang van de zendpoort 210 is gekoppeld aan de ingang van een invert eer or gaan 218, waarvan de uitgang is gekoppeld aan de ingang van een derde zendpoort 220, die met de toevoer- en afvoerelektro-30 den gekoppelde, complementaire MOS-transistoren 222 en 22^ hevat. De uitgang van de zendpoort 220 is gekoppeld aan de ingang van het inverteer-orgaan 208. Complementaire uitgangssignalen OUT en OUT (overeenkomende met de Q- en Q-uitgangen van de flip-flops 90 - 96 in fig. 5) worden geproduceerd aan de uitgangen van respect ievelijk de invert eer organen 218 35 en 208..In Fig. 6, the coefficient control signal is applied to a transmit port 200 which includes two complementary p and n MOS transistors 202 and 20k coupled to the supply and drain electrodes. The output of the transmit port 200 is coupled to the input of an inverter 208, the output of which is coupled to a second transmit port 210, which includes complementary MOS transistors 212 and 21U coupled to the supply and drain electrodes. The output of transmitter port 210 is coupled to the input of an inverter 218, the output of which is coupled to the input of a third transmitter port 220, which is coupled to the supply and drain electrodes, complementary MOS transistors 222 and 22 ^ hates. The output of the transmit port 220 is coupled to the input of the inverter 208. Complementary output signals OUT and OUT (corresponding to the Q and Q outputs of the flip-flops 90 - 96 in Fig. 5) are produced at the outputs of respective inverters 218, 35 and 208.
De half-dynamische grendeltrap van fig. 6 wordt geklokt door complementaire kloksignalen i en φ , terwijl de poort 220 open is omdat 8203195 ----------------------------------------------------------- - 9 - het WRITE-signaal hoog is en het WRITE-signaal laag. Wanneer het ^-klok-signaal laag is en het £$-kloksignaal is hoog, wordt het coeffieientregel-signaal geleid door de zendpoort 200 en opgeslagen over de ingangsconden-sator 206 van het inverteerorgaan '208. Het <6- en ^-kloksignaal verandert 5 dan van toestand, hetgeen de zendpoort 200 opent en de zendpoort 210 ge-leidend maakt. Het signa'alniveau aan de ingang van het inverteerorgaan 208 wordt geinverteerd, gezonden door de poort 210 en aangehouden bij de in-gangscondensator 216’ van het inverteerorgaan 218. Wanneer de grendel met de gewenste waarden is geladen, daalt het WRITE-signaal en stijgt het TO WRITE-signaal, hetgeen de zendpoort 220 geleidend maakt. Het signaalni-veau aan de ingang van het inverteerorgaan 218 wordt door dat inverteerorgaan geinverteerd en gezonden door de poort 220 voor het zodoende verst erken van het signaalniveau, opgeslagen bij de ingang· van het inverteerorgaan 208. Het nitgangssignaal van het inverteerorgaan 208 wordt 15 verder geleid door de poort 210 voor het verst erken van het signaalniveau, aangehouden aan de-ingang van het inverteerorgaan 216. De opgeslagen sig-naalniveaus worden dus aan de ingangen gehouden van de twee inverteer-organen door een positieve terugkoppeling, en camplementaire uitgangs-signalen OUT en OUT worden door het grendelorgaan verschaft aan de schuif-20 orgaanmatrix.The semi-dynamic latching stage of Fig. 6 is clocked by complementary clock signals i and φ, while gate 220 is open because 8203195 ------------------------ ----------------------------------- - 9 - the WRITE signal is high and the WRITE signal is low . When the clock signal is low and the clock signal is high, the coefficient control signal is passed through the transmitter port 200 and stored over the input capacitor 206 of the inverter 208. The 6 and-clock signal then changes state, opening the transmit port 200 and rendering the transmit port 210 conductive. The signal level at the input of the inverter 208 is inverted, sent through the gate 210 and maintained at the input capacitor 216 'of the inverter 218. When the latch is loaded with the desired values, the WRITE signal drops and rises the TO WRITE signal, which makes the transmit port 220 conductive. The signal level at the input of the inverter 218 is inverted by that inverter and sent through the gate 220 to thereby amplify the signal level stored at the input of the inverter 208. The output from the inverter 208 is further passed through the gate 210 to amplify the signal level, held at the input of the inverter 216. Thus, the stored signal levels are held at the inputs of the two inverters by positive feedback, and camaraderial output signals OUT and OUT are provided to the slide member matrix by the locking member.
Een gedetailleerder uitvoeringsvorm van de schuiforgaanmatrices van de fig. 3 en U, geschikt voor het vervaardigen in de vorm van een geintegreerde MOS-keten, is getoond in fig. T. In deze figuur zijn geme-talliseerde hanen weergegeven door dikke, getrokken lijnen, zijn diffu-25 sielaagbanen weergegeven door dunne, getrokken lijnen en zijn polysilicium-hanen weergegeven door dunne, onderbroken lijnen. Snijpunten van banen van dezelfde soort sluiten verbindingen op die punten in. Signalen worden door de matrix geleid door zendpoort en, gevormd door de snijpunten van de diffusielaagbanen en de polysiliciumbanen onder de regeling van de signaal-30 niveaus op de polysiliciumbanen. Wanneer het signaal op de polysilicium-baan hoog is, kunnen signalen door dat punt in de diffusielaagbaan gaan, waarbij, wanneer het signaal op de polysilieiumbaan laag is, het door dat punt in de diffusielaagbaanr.gaan van; signalen wordt geblokkeerd.A more detailed embodiment of the slider arrays of FIGS. 3 and U, suitable for fabrication in the form of an integrated MOS chain, is shown in FIG. T. In this figure, metallized cocks are shown by thick, drawn lines, his diffusion layer webs are represented by thin, drawn lines and his polysilicon cocks are shown by thin, broken lines. Intersections of orbits of the same type include connections at those points. Signals are passed through the matrix through transmit port and formed by the intersections of the diffusion layer webs and the polysilicon webs under the control of the signal levels on the polysilicon webs. When the signal on the polysilicon web is high, signals can pass through that point in the diffusion layer web, where when the signal on the polysilicon web is low, it can pass through that point in the diffusion web. signals is blocked.
Bits - Bq van een acht-bits x(n) ingangssignaal worden gelegd 35 aan een eerste kolom 100 met acht inverteerorganen in de inverteersectie v van de schuiforgaanmatrix. Elk deze inverteerorganen wordt omzeild door een geregelde signaalbaan, die gedeeltelijk een gemetalliseerde geleider 8203195 - 10 - is en gedeeltelijk een diffusielaagbaan. De uitgangen ran de eerste acht inverteerorganen zijn gekoppeld aan ingangen van een tveede kolom 102 met acht invert eer or ganen. Uitgangssignalen worden door de tveede kolom met inverteerorganen geproduceerd op zeven diffusielaagsignaalbanen 110 - 116 5 ' en op een baan 117 » die gedeeltelijk een gemitalliseerde geleider is en gedeeltelijk een diffusiebaan.Bits - Bq of an eight-bit x (n) input signal are applied to a first column 100 with eight inverters in the invert section v of the slider matrix. Each of these inverters is bypassed by a controlled signal path, which is partly a metallized conductor 8203195-10 and partly a diffusion layer path. The outputs of the first eight inverters are coupled to inputs of a second column 102 with eight inverters. Output signals are produced by the second inverter column on seven diffusion layer signal paths 110-116 5 'and on a path 117 which is partly a metallized conductor and partly a diffusion path.
De aeht signaalbanen 110 - 117' gaan eerst door de met een half vegende sectie 82, die een polysiliciumbaan 130 bevat, die bet regelsig-naal draagt, en een polysilicium- en gemetalliseerde signaalbaan 132, 10 die het regelsignaal draagt. De aeht signaalbanen 110 - 117 en de signaalbaan 120,voor bits van een lagere orde,. gaan vervolgens door de met een kwart wegende sectie 8^, die een polysiliciumbaan 1U0 bevat, die het regelsignaal draagt, en een polysilicium en gemetalliseerde baan 1^+2, die het regelsignaal draagt. De acht signaalbanen 110 - 117 en de 1-5 signaalbanen 120 - 122 voor bits van een lagere orde, gaan dan door de met een-zestiende vegende sectie 86, die een polysiliciumbaan 150 bevat, die het regelsignaal draagt, en een polysilicium en gemetalliseerde baan 152, die het regelsignaal draagt. Tenslotte gaan de acht signaalbanen 110 - 117' en de signaalbanen 120 - 122 voor bits van een lagere 20 orde door een nullende en bufferketen 88. Een nullende keten 1β0 bevat een polysiliciumbaan 166, een diffusielaag en gemetalliseerde signaalbaan Ιβ2 en een gemetalliseerde aarde-verzamelleiding ϊβΗ·. De elf signaalbanen zijn dan gekoppeld aan bufferketeninvert eer or ganen van de kolommen^ 170 en 172,. die elf uitgangsbits WBj - produceren.The other signal paths 110-117 'first pass through the half-sweeping section 82 which contains a polysilicon track 130 carrying the control signal and a polysilicon and metallized signal path 132,10 carrying the control signal. The aeht signal paths 110 - 117 and the signal path 120, for bits of a lower order. then pass through the quarter-weighted section 8 ^, which contains a polysilicon lane 1U0, which carries the control signal, and a polysilicon and metallized lane 1 ^ + 2, which carries the control signal. The eight signal paths 110 - 117 and the 1-5 signal paths 120 - 122 for bits of the lower order then pass through the one-sixteenth sweeping section 86, which includes a polysilicon path 150 carrying the control signal, and a polysilicon and metallized lane 152, which carries the control signal. Finally, the eight signal paths 110 - 117 'and the signal paths 120 - 122 for lower order bits pass through a nulling and buffering circuit 88. A nulling circuit 1β0 contains a polysilicon pathway 166, a diffusion layer and a metallized signal path Ιβ2 and a metallized earth manifold. ϊβΗ ·. The eleven signal paths are then coupled to buffer chain inverters of columns 170 and 172. which produce eleven output bits WBj.
25 De nullende keten 160 wordt geregeld door signalen van een EU- poort 87, die ingangssignalen ontvangt van de -, Cg- en C^-banen 132, 1 b2 en 152, De .uitgang van de EIT-poort 87 is gekoppeld aan de gemetalliseerde en polysiliciumbaan 162 en aan de ingang van een invert eer or gaan 165. De uitgang van het invert eer or gaan 165 is gekoppeld aan de poly-30 siliciumbaan 166.The nulling circuit 160 is controlled by signals from an EU gate 87, which receives input signals from the Cg and Cg lanes 132, 1 b2 and 152. The output of the EIT gate 87 is coupled to the metallized and polysilicon strip 162 and at the input of an inverter 165. The output of the inverter 165 is coupled to the poly-silicon strip 166.
Indien het x(n)-ingangssignaal niet moet worden geinverteerd, is het INVERT-signaal laag en het MVERT-signaal hoog. Het lage IHVERT-signaal opent de zendpoorten (zoals hiervoor beschreven) in de signaalbanen, die om de eerste inverteerorganen 100 heen lopen, en het hoge 35 IHVERT-signaal sluit de zendpoorten aan de ingangen naar de eerste inverteerorganen 100. De acht bits van het ingangssignaal vorden dan dubbel geinverteerd door twee inverteerorganen in elke bit baan, en de signalen 8203195 .If the x (n) input signal is not to be inverted, the INVERT signal is low and the MVERT signal is high. The low IHVERT signal opens the transmit gates (as described above) in the signal paths surrounding the first inverters 100, and the high IHVERT signal closes the transmit ports at the inputs to the first inverters 100. The eight bits of the input signals are then double inverted by two inverters in each bit path, and the signals 8203195.
- 11 - op de leidingen 110 - 117 worden met betrekking tot de ingangssignalen niet gelnverteerd.- 11 - on the lines 110 - 117 are not inverted with regard to the input signals.
Het IHVERT-signaal vordt ook gelegd aan de' ingangen van drie inverteerorganen 10k, 10'β en 108, waarvan de uitgangen zijn gekoppeld 5 aan de ingangen van respectievelijk de signaalbanen 120, 121 en 122 voor bits van een lagere orde. Wanneer het ingangssignaal niet moet worden ge-Inverteerd, doet het hoge INYERT-signaal de inverteerorganen 10h, 106 en 108 signaalniveaus met nulvaarde leggen aan de ingangen van de signgal-• banen 120, 121 en 122 voor bits van een lagere orde.The IHVERT signal is also applied to the inputs of three inverters 10k, 10'β and 108, the outputs of which are coupled to the inputs of lower order signal paths 120, 121 and 122, respectively. When the input signal is not to be inverted, the high INYERT signal causes the inverters 10h, 106 and 108 to zero signal levels at the inputs of the signaling paths 120, 121 and 122 for lower order bits.
10. ' Wanneer de inverteersectie 80 het ingangssignaal moet inver ter en,. is het IFVERT-signaal laag en is het IWVERT-signaal hoog. Het IUVERT-signaal opent dan de zendpoorten aan de ingangen naar de eerste kolom 100 met inverteerorganen, en het IHVERT-signaal sluit de banen, die am de eerste inverteerorganen heen lopen. De bits van het ingangssignaal 15 worden dan slechts eenmaal door de inverteerorganen 102 gelnverteerd.10. When the inverting section 80 is to invert the input signal, and. the IFVERT signal is low and the IWVERT signal is high. The IUVERT signal then opens the transmit gates at the inputs to the first column 100 with inverters, and the IHVERT signal closes the paths leading to the first inverters. The bits of the input signal 15 are then inverted only once by the inverters 102.
Tezelfder tijd produceert het lage IUVERT-signaal aan de ingangen van de inverteerorganen 10k, 106 en 108 signalen met een logisch een-niveau aan de ingangen van de deelbitbanen 120, 121 en 122. Dit ver-' schaft een volledig gecoaplementeerd elf-bitssignaal aan de uitgang van 20 de schuifmatrix.At the same time, the low IUVERT signal at the inputs of inverters 10k, 106 and 108 produces logical one-level signals at the inputs of subbit paths 120, 121 and 122. This provides a fully encapsulated eleven-bit signal. the output of the sliding matrix.
Wanneer het ingangssignaal moet worden gewogen met een half door de veegsectie. 82, is het -signaal hoog en het -signaal laag. Het hoge Cj-signaal op de regelbaan 132 sluit dan de diagonale banen,. die naburige signaalbanen verbinden. Het lage -signaal op de regelbaan 130 25 opent ook de signaalbanen 110 - 116 en 120 op punten, die volgen op de aftakpunten. voor de diagonale banen en voor de punten, waar de signalen aaa bijbehorende lagere banen worden gelegd. Signalen op de geleider 117 worden dus geleid naar de baan 116, signalen op de baan 116 worden geleid naar de baan 115, enz. (signalen op de baan 117 worden onbexnvloed door-30 gelaten, omdat de baan 117 een gemetalliseerde baan is). Indien de weeg-sectie 82 het ingangssignaal zonder verschuiven moet doorlaten, is het -signaal laag,. hetgeen de diagonale banen opent, en sluit het hoge C^-signaal de banen 110 — 116 en 120 door de sectie.When the input signal should be weighted by half through the sweeping section. 82, the signal is high and the signal is low. The high Cj signal on the control path 132 then closes the diagonal paths. connecting neighboring signal paths. The low signal on the control path 130 also opens the signal paths 110-116 and 120 at points following the tapping points. for the diagonal tracks and for the points where the signals aaa corresponding lower tracks are laid. Thus, signals on conductor 117 are conducted to path 116, signals on path 116 are directed to path 115, etc. (signals on path 117 are left unaffected because path 117 is a metallized path). If the weighing section 82 is to pass the input signal without shifting, the signal is low. which opens the diagonal tracks, and the high C1 signal closes tracks 110-116 and 120 through the section.
De secties 8k en 86 werken op een soortgelijke wijze als de 35 sectie 82, behalve dat het ingangssignaal met twee en vier bitposities respectievelijk door deze secties wordt verschoven. Regelbanen 1 Uo en 150 regelen zendpoorten in de direkfce banen 110 - 116 en 120 - 122, en regel- 8203195 - 12 - banen 1^2 en 152 regelen zendpoorten in de diagonaalsignaalbanen voor bet verschuiven. Alle weegsecties 82, 8¾ en 86 kopieben ook het belang-rijkste bit wanneer bet signaal neerwaarts wordt versehoven voor bet daarop volgend tot tweeen complementerend. optellen. .Wanneer bijvoorbeeld 5 bet ingangssignaal met een-zestiende wordt-gewogen door de sectie 86, wordt bet B^-signaal op de baan 117' ook gelegd aan de banen 116, 115 en 11U, alsmede de baan 113’ via de diffusiebaan 15¾.Sections 8k and 86 operate in a similar manner to section 82 except that the input signal is shifted by two and four bit positions through these sections, respectively. Control lanes 1u and 150 control transmit gates in direct paths 110 - 116 and 120 - 122, and control 8203195 - 12 - lanes 1, 2 and 152 control transmit gates in the diagonal signal paths for shifting. All weighing sections 82, 8¾ and 86 also copy the main bit when the signal is shifted downward for the next two to complement. adding up. For example, when the input signal is weighted one-sixteenth through section 86, the B1 signal on lane 117 'is also applied to lanes 116, 115 and 11U, as well as lane 113' through diffusion lane 15 '.
Wanneer de regelsignalen , en alle hoog zijn, wordt bet schuiforgaansignaal genuld. Het door de EN-poort 87 leiden van deze drie 10. signalen plaatst een boog signaal op de geleider 162. Dit boge signaal verbindt dan de signaalbanen 110 - 122 met de geaarde verzamelleiding 16¾. Tezelfderttijd openen bet inverteerorgaan 165 en de polysiliciumbaan 166 alle signaalbanen (met inbegrip van de baan 117» die een diffusiebaan is) voor de punten, waar zij zijn geaard. Een signaal met allemaal nollen . 15 wordt dan geproduceerd aan de uitgang van de bufferinvert eerorganen 170 en 172. ·When the control signals, and all are high, the slider signal is zeroed. Passing these three signals through AND gate 87 places an arc signal on conductor 162. This high signal then connects signal paths 110-122 to grounded bus 16 gea. At the same time, inverter 165 and polysilicon track 166 open all signal paths (including path 117 which is a diffusion path) to the points where they are grounded. A signal with all niles. 15 is then produced at the output of the buffer inverters 170 and 172.
Bij vijze van voorbeeld wordt aangenomen, dat het x(n)-ingangssignaal met een factor van 1/6¾ moet worden gewogen. Dit wordt tot stand gebracht door- het door de weegsecties 8¾ en 86 doen verschaffen van een 20 verschuiving met zes bitposities. Het bit B^ wordt geplaatst op de sig-naalbaan 115 door de invert eerorganen in de kolommen 100 en 102, en gaat dan direkfe door de met een half wegende sectie 82, waarbij bet op de signaalbaan 115 blijft. Het bit B^ wordt dan geleid naar de signaalbaan 113 door de weegsectie 8)+, en dan naar de signaalbaan 120 door de weegsec-25 tie 86. Het oorspronkelijke B^-bit van bet ingangssignaal gaat dan door naar de uitgang WB_^, te weten een verschuiving van zes plaatsen vanaf zijn oorspronkelijke positie. Alle bits van het ingangssignaal worden op deze wijze verscboven, waardoor bet x(n)-ingangssignaal met een factor van 1/6¾ wordt gewogen.In this example, it is assumed that the x (n) input signal must be weighted by a factor of 1 / 6¾. This is accomplished by providing a six bit position shift by the weighing sections 8¾ and 86. The bit B1 is placed on the signal path 115 by the inverters in columns 100 and 102, and then passes directly through the half-weighted section 82, remaining on the signal path 115. The bit B ^ is then conducted to the signal path 113 through the weighing section 8) +, and then to the signal path 120 through the weighing section 86. The original B ^ bit of the input signal then continues to the output WB_ ^, namely a shift of six places from its original position. All bits of the input signal are scanned in this way, weighting the x (n) input signal by a factor of 1 / 6¾.
30 De scbuiforgaanmatrices en de weegfunctieketens van de onder- havige FIR-zeef zijn vollediger beschreven in de Merikaanse octrooi-aanvrage 363.827· 8203195 ......The scrubber arrays and the weight function chains of the present FIR sieve are more fully described in the U.S. patent application 363,827,8203195 ......
//
Claims (9)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8124927 | 1981-08-14 | ||
| GB8124927 | 1981-08-14 | ||
| US36382682A | 1982-03-31 | 1982-03-31 | |
| US36382682 | 1982-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8203195A true NL8203195A (en) | 1983-03-01 |
Family
ID=26280473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8203195A NL8203195A (en) | 1981-08-14 | 1982-08-13 | FOLDED SIEVE WITH FINAL IMPULSE DISCRETION. |
Country Status (10)
| Country | Link |
|---|---|
| DE (1) | DE3230032A1 (en) |
| DK (1) | DK365082A (en) |
| ES (1) | ES8305987A1 (en) |
| FI (1) | FI822750L (en) |
| FR (1) | FR2511562A1 (en) |
| GB (1) | GB2104332A (en) |
| NL (1) | NL8203195A (en) |
| PL (1) | PL237905A1 (en) |
| PT (1) | PT75358B (en) |
| SE (1) | SE8204612L (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2617982B1 (en) * | 1987-07-09 | 1989-10-27 | Labo Electronique Physique | DEVICE FOR ELIMINATING FIXED ECHOES FOR ULTRASONIC ECHOGRAPH |
| US5479363A (en) * | 1993-04-30 | 1995-12-26 | The Regents Of The University Of California | Programmable digital signal processor using switchable unit-delays for optimal hardware allocation |
-
1982
- 1982-08-02 PT PT75358A patent/PT75358B/en unknown
- 1982-08-06 FI FI822750A patent/FI822750L/en not_active Application Discontinuation
- 1982-08-06 SE SE8204612A patent/SE8204612L/en not_active Application Discontinuation
- 1982-08-06 ES ES514823A patent/ES8305987A1/en not_active Expired
- 1982-08-10 GB GB08222992A patent/GB2104332A/en not_active Withdrawn
- 1982-08-12 DE DE19823230032 patent/DE3230032A1/en not_active Withdrawn
- 1982-08-13 FR FR8214133A patent/FR2511562A1/en not_active Withdrawn
- 1982-08-13 PL PL23790582A patent/PL237905A1/en unknown
- 1982-08-13 NL NL8203195A patent/NL8203195A/en not_active Application Discontinuation
- 1982-08-13 DK DK365082A patent/DK365082A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FI822750L (en) | 1983-02-15 |
| ES514823A0 (en) | 1983-04-16 |
| SE8204612L (en) | 1983-02-15 |
| FR2511562A1 (en) | 1983-02-18 |
| PT75358B (en) | 1984-10-31 |
| DE3230032A1 (en) | 1983-03-03 |
| SE8204612D0 (en) | 1982-08-06 |
| ES8305987A1 (en) | 1983-04-16 |
| GB2104332A (en) | 1983-03-02 |
| DK365082A (en) | 1983-02-15 |
| PT75358A (en) | 1982-09-01 |
| FI822750A0 (en) | 1982-08-06 |
| PL237905A1 (en) | 1983-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448186A (en) | Field-programmable gate array | |
| Oklobdzija et al. | Improving multiplier design by using improved column compression tree and optimized final adder in CMOS technology | |
| US7924057B2 (en) | Logic system for DPA resistance and/or side channel attack resistance | |
| US6483343B1 (en) | Configurable computational unit embedded in a programmable device | |
| Vuillemin | A combinatorial limit to the computing power of VLSI circuits | |
| US6359468B1 (en) | Programmable logic device with carry look-ahead | |
| US4593390A (en) | Pipeline multiplexer | |
| US5262974A (en) | Programmable canonic signed digit filter chip | |
| US4507725A (en) | Digital filter overflow sensor | |
| JPH05252025A (en) | Logic module and integrated circuit | |
| US7138844B2 (en) | Variable delay circuitry | |
| US5122982A (en) | Carry generation method and apparatus | |
| WO1993013598A1 (en) | Digital self-calibrating delay line and frequency multiplier | |
| US4486851A (en) | Incrementing/decrementing circuit as for a FIR filter | |
| NL8203195A (en) | FOLDED SIEVE WITH FINAL IMPULSE DISCRETION. | |
| MXPA96002531A (en) | An efficient interpolation filter of equipoelectron | |
| US4956797A (en) | Frequency multiplier | |
| US8832535B1 (en) | Word-serial cyclic code encoder | |
| JPH0444287B2 (en) | ||
| Luk | A regular layout for parallel multiplier of 0 (log2N) time | |
| KR100554488B1 (en) | Comb filter | |
| US5719798A (en) | Programmable modulo k counter | |
| US5761106A (en) | Horizontally pipelined multiplier circuit | |
| SU1499380A1 (en) | Arrangement for selecting features of object images | |
| WO2011061099A1 (en) | Reset/load and signal distribution network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A85 | Still pending on 85-01-01 | ||
| BV | The patent application has lapsed |