NL8202320A

NL8202320A - LINE SYNCHRONIZER FOR AN IMAGE DISPLAY.

Info

Publication number: NL8202320A
Application number: NL8202320A
Authority: NL
Original assignee: Philips Nv
Priority date: 1982-06-09
Filing date: 1982-06-09
Publication date: 1984-01-02
Also published as: GB8315471D0; JPS594275A; DE3319283A1; GB2122450A; FR2528648A1

Description

itr t EHN 10.370 1 N.V. Philips* Gloeilampenfabrieken te Eindhoven.itr t EHN 10,370 1 N.V. Philips * Incandescent lamp factories in Eindhoven.

Lijnsynchroniseerschakeling voor een beeldweergeefinrichting.Line synchronizing circuit for an image display device.

De uitvinding heeft betrekking op een lijnsynchroniseerschakeling voor een beeldweergeef inrichting, net middelen voor het toevoeren van een , in een inkomend videosignaal aanwezig samengesteld, eerste synchroniseersignaal aan een regenerator voor het in bedrijf geduren-5 de de rasterslagtijd opwekken van een tweede synchroniseersignaal voor toevoer aan een lijnfazecregellus voor het opwekken van een lijn-frékwent signaal dat een nagenoeg vaste fazepositie heeft ten opzichte van het in het tweede synchroniseersignaal aanwezige lijnsynchroniseer-signaal, welk tweede synchroniseersignaal lijnfrékwente impulsen bevat 10 met een nagenoeg konstante duur en waarvan de voorflanken in nagenoeg vaste tijdsposities liggen ten opzichte van de voorflanken van de impulsen in het eerste synchroniseersignaal, waarbij de regenerator een vertragingselement voor het vertragen van het eerste synchroniseersignaal en een verwerkingstrap net een eerste ingang voor toevoer van 15 het eerste synchroniseersignaal en een tweede ingang voor toevoer van het vertraagde signaal bevat.The invention relates to a line synchronizing circuit for an image display device, with means for supplying a composite first synchronizing signal present in an incoming video signal to a regenerator for generating the frame stroke time during operation of a second synchronizing signal for supply to a line phase control loop for generating a line-frequency signal having a substantially fixed phase position relative to the line synchronizing signal contained in the second synchronizing signal, the second synchronizing signal comprising line-frequency pulses of substantially constant duration and whose leading edges in substantially fixed time positions with respect to the leading edges of the pulses in the first synchronizing signal, the regenerator has a delay element for delaying the first synchronizing signal and a processing stage with a first input for supplying the first synchronizing signal and includes a second input for supplying the delayed signal.

Een dergelijke lijnsynchroniseerschakeling is uit het Amerikaanse octrooischrift 3.530.238 bekend. Deze bekende schakeling bevat ook een klokgenerator die een kloksignaal met de dubbele lijn-20 frekwentie opwekt, welk signaal net dezelfde tijdsduur wordt vertraagd als het eerste synchroniseersignaal. Beide vertraagde signalen alsmede het eerste synchroniseersignaal worden toegevoerd aan de verwerkingstrap die een EN-poort is. Aan de uitgang hiervan is het geregenereerde, tweede synchroniseersignaal aanwezig. Het bevat lijnfrékwente 25 impulsen waarvan de duur nagenoeg konstant is en die tijdens de tweede helf van de oorspronkelijke lijnsynchroniseerimpulsen optreden. De voorflanken hiervan treden dus op vooraf bepaalde tijdstippen die elkaar met de lijnperiode opvolgen.Such a line synchronizing circuit is known from United States Patent Specification 3,530,238. This known circuit also includes a clock generator that generates a dual line frequency clock signal, which signal is delayed just the same amount of time as the first synchronizing signal. Both delayed signals and the first synchronizing signal are applied to the processing stage which is an AND gate. The regenerated second synchronizing signal is present at its output. It contains line frequency 25 pulses, the duration of which is substantially constant and which occur during the second half of the original line synchronizing pulses. The leading edges thereof thus occur at predetermined times which follow each other with the line period.

Het voordeel van de békende schakeling is dat de inhoud van 30 het uitgangssignaal van een fazediskriminator, die deel uitmaakt van de lijnfazeregellus, konstant blijft in de gesynchroniseerde toestand van de lus. Gedurende beide egalisatie-intervallen in de rasteronder- 8202320 ψ » ' · ΕΗΝ 10.370 2 drukkingstijd bevat het geregenereerde, tweede signaal echter geen impuls. Dit leidt tot een afwijking van de inhoud van het genoemde uitgangssignaal ten opzichte van de streefwaarde hiervan en derhalve tot een fout in de regeling die aan het einde van de rasteronderdruk-5 kingstijd nog niet verwerkt is. Ten gevolge hiervan hebben de eerste lijnen van de raster een foutieve faze waardoor vertikale lijnen bovenaan op het beeldwaergeefscherm krom zullen warden weergegeven.The advantage of the known circuit is that the content of the output signal of a phase discriminator, which is part of the line phase control loop, remains constant in the synchronized state of the loop. During both equalization intervals in the screen underprint 8202320 ψ »'· ΕΗΝ 10,370 2, however, the regenerated second signal contains no pulse. This leads to a deviation of the content of the said output signal from its target value and therefore to an error in the control which has not yet been processed at the end of the field blanking time. As a result, the first lines of the frame have an erroneous phase, causing vertical lines to be warped at the top of the image display.

Met de uitvinding wordt beoogd een schakeling van de boven genoemde soort te verschaffen die in dit opzicht verbeterd is en daar-10 toe vertoont de lijnsynchroniseerschakeling volgens de uitvinding het kenmerk, dat de door het vertragingselement veroorzaakte vertraging ongeveer gelijk aan of korter is dan de helft van de te verwachten duur van een in het eerste synchroniseersignaal aanwszige lijnsynchroni-seerimpuls en dat de regenerator tevens een ctrikeertrap bevat voor het 15 ankeren van een van de aan de verwerkingstrap toegevoerde signalen, waarbij het tweede synchroniseersignaal in bedrijf ook gedurende de rasteronderdrukkingstijd impulsen bevat met de genoemde nagenoeg kanstante duur en waarvan de voorflanken in de genoemde nagenoeg vaste tijdsposities liggen.The object of the invention is to provide a circuit of the above-mentioned type which has been improved in this respect and for this purpose the line synchronizing circuit according to the invention has the feature that the delay caused by the delay element is approximately equal to or less than half of the expected duration of a line synchronizing pulse present in the first synchronizing signal and that the regenerator also contains a triggering stage for anchoring one of the signals applied to the processing stage, the second synchronizing signal in operation also containing pulses during the field blanking time said substantially constant duration and whose leading edges lie in said substantially fixed time positions.

20 Bij voorkeur vertoont de schakeling het kenmerk dat het nagenoeg vertragingselement van het type is dat/geen vormverandering van het hieraan toegevoerde signaal teweegbrengt. Hierdoor wordt de storings-ongevoeligheid aanzienlijk vergroot.Preferably, the circuit is characterized in that the substantially delay element is of the type which does not effect a shape change of the signal applied thereto. This significantly increases the immunity to interference.

Bevat de lijnfazeregellus een oscillator voor het opwekken 25 in de nominale toestand van een signaal waarvan de frekwentie een veelvoud is van de lijnfrekwentie, dan kan de schakeling het kenmerk vertonen,dat het vertragingselement een schuifregister is waarvoor het signaal van de oscillator het kloksignaal is.If the line phase control loop contains an oscillator for generating in the nominal state a signal whose frequency is a multiple of the line frequency, the circuit may be characterized in that the delay element is a shift register for which the signal from the oscillator is the clock signal.

Een schakeling waarbij de middelen voor het toevoeren van 30 het eerste synchroniseersignaal aan de regenerator een synchronisatie-afscheider bevatten waarvan het uitgangssignaal slechts twee waarden kan aannemen, kan het kenmerk vertonen,dat de verwerkingstrap een koïncidentietrap is.A circuit in which the means for supplying the first synchronizing signal to the regenerator contain a synchronizing separator whose output signal can only take two values can be characterized in that the processing stage is a coincidence stage.

De uitvinding zal aan de hand van de bijgaande figuren bij 35 wijze van voorbeeld nader worden toegelicht. Hierin tonen: fig. 1 een eerste uitvoeringsvorm van de regenerator, fig. 2 golf vormen die daarin optreden, fig. 3 een principeschema van een lijnsynchroniseerschakeling 8202320 HJN 10.370 3 met een tweede uitvoeringsvorm van de regenerator en fig. 4 golf vonten die tijdens de rasteronderdrukkingstijd in beide uitvoeringen optreden.The invention will be explained in more detail by way of example with reference to the accompanying figures. Herein: Fig. 1 shows a first embodiment of the regenerator, Fig. 2 forms wave which occur therein, Fig. 3 shows a principle diagram of a line synchronizing circuit 8202320 HJN 10.370 3 with a second embodiment of the regenerator and Fig. 4 waves that appear during the raster blanking time in both embodiments.

In fig. 1 is de regenerator uitgevoerd als een differen-5 tierend filter gevolgd door een gelijkrichter. Hieraan wordt het syn-chroniseersignaal toegevoerd dat van een synchronisatie-afscheider afkomstig is. Een bekend, eenvoudig differentiërend filter bestaat uit een hoogdocrlaatfilter. Hiermee kan de voorflank van een inkomende impuls werden afgeleid terwijl de impuls die vanwege de achterflank 10 ontstaat met behulp van de gelijkrichter wordt verwijderd. Een dergelijk filter heeft echter het nadeel dat de hogere frekwenties hierdoor sterk worden bevoordeeld. Omdat het frekwentiespektrum van het lijn-synchroniseersignaal de meeste informatie in de lagere frekwenties bevat, houdt dit In dat het ruisgedrag slecht zal zijn.In Fig. 1, the regenerator is designed as a differencial filter followed by a rectifier. The synchronizing signal from a synchronizing separator is fed to this. A well-known, simply differentiating filter consists of a high-democrat filter. This allows the leading edge of an incoming pulse to be derived while the pulse resulting from the trailing edge 10 is removed with the aid of the rectifier. However, such a filter has the disadvantage that the higher frequencies are strongly favored by this. Since the frequency spectrum of the line synchronizing signal contains most of the information in the lower frequencies, this means that the noise behavior will be poor.

15 Het filter van fig. 1 bevat een vertragingselement 1 waarmee het synchroniseersignaal vertraagd wordt. Element 1 is van een type, bijvoorbeeld is een vertragingslijn, dat het hieraan toegevoerde signaal in zijn totaliteit, zonder noemenswaardige vormverandering vertraagt. Het verkregen, vertraagde signaal wordt vervolgens door 20 middel van een cmkeertrap 2 omgekeerd. Het uitgangssignaal van trap 2 alsmede het niet-vertraagde synchroniseersignaal warden toegevoerd aan een opteltrap 3. In fig. 2a worden twee positief gerichte lijnsyn-chroniseerimpulsen H voorgesteld die aan de ingang van het filter aanwezig zijn. Fig. 2b toont het signaal dat aan de uitgang van trap 2 25 verkregen wordt. Hierbij wordt het gehele ingangssignaal en niet slechts de voorflanken hiervan met een bepaalde tijdsduur vertraagd.The filter of Fig. 1 contains a delay element 1 with which the synchronizing signal is delayed. Element 1 is of a type, for example, is a delay line which delays the signal applied thereto in its entirety without significant change in shape. The delayed signal obtained is then inverted by a reversing stage 2. The output of stage 2 as well as the undelayed synchronizing signal were applied to an adder stage 3. In Fig. 2a two positively directed line synchronizing pulses H are presented which are present at the input of the filter. Fig. 2b shows the signal obtained at the output of stage 2. The entire input signal and not only the leading edges thereof is hereby delayed by a certain period of time.

Het door het optellen verkregen signaal is in fig. 2c voorgesteld.The signal obtained by the addition is shown in Fig. 2c.

Door middel van gelijkrichter 4 wordt het positieve gedeelte hiervan (fig. 2d) aan een lijnfazeregellus toegevoerd. Uit de tijdsdiagranmen 30 van fig. 2, waarin T de lijnperiode, dit is ca. 64 ^us voor de Europese of Amerikaanse standaard, aanduldt, blijkt dat de voorflanken van de geregenereerde impulsen met die van het ingangssignaal samenvallen terwijl de achterflanken na een kanstante tijd, die gelijk is aan de door element 1 veroorzaakte vertraging, optreden. Hierbij is voor 35 de vertraging een duur gekozen die niet langer is dan de duur van de kortste impuls die in het inkomende signaal aanwezig kan zijn, te weten de egalisatie-impuls, dit is de helft van de duur van een lijn- 8202320The positive part thereof (Fig. 2d) is supplied to a line phase control loop by means of rectifier 4. From the time charts 30 of FIG. 2, in which T denotes the line period, which is about 64 µs for the European or American standard, it appears that the leading edges of the regenerated pulses coincide with those of the input signal while the trailing edges after a probability time equal to the delay caused by element 1 occurs. For the delay, a duration is chosen that is no longer than the duration of the shortest pulse that can be present in the incoming signal, namely the equalization pulse, which is half the duration of a line 8202320

* J* J

EHN 10.370 4 synchroniseerimpuls, oftewel ongeveer 2,4 ^us. Voor de keuze van de vertraging heeft men een zékere vrijheid, het zal de vakman duidelijk zijn dat een te korte duur de ruisgevoeligheid van de schakeling te groot maakt.EHN 10,370 4 synchronizing pulse, or about 2.4 µs. The choice of delay has a certain freedom, it will be clear to the skilled person that too short a duration makes the noise sensitivity of the circuit too great.

5 In fig. 2a is met een pijltje een stoorimpuls N van korte duur aangegeven. Uit fig. 2b, c en d blijkt dat impuls N. zonder verslechtering van het gewenste signaal doorgegeven wordt door de schakeling. Zou element 1 uitgevoerd zijn met behulp van monostabiele raul-tivibratoren, die elementen zijn die op flanken reageren, dan zou 10 in fig. 2d in plaats van een kortstondige stoorirrpuls een impuls optreden met een niet onaanzienlijke duur die een nadelige invloed op de lijnfazeregellus zou kunnen hebben. Bovendien, zou de vertraging bijvoorbeeld vanwege teirperatuureffekten variëren, dan zou de tijdspositie van de flanken van de vertraagde impulsen variëren. Daarentegen 15 variëren de voorflanken van de impulsen in fig. 2d in dit geval niet.In Fig. 2a an interference pulse N of short duration is indicated by an arrow. 2b, c and d show that pulse N. is transmitted through the circuit without deterioration of the desired signal. If element 1 were to be constructed using monostable rail vibrators, which are flank responsive elements, then in FIG. 2d, instead of a transient interference pulse, an impulse of not insignificant duration would adversely affect the line phase control loop. can have. In addition, if the delay were to vary, for example due to temperature effects, the time position of the edges of the delayed pulses would vary. On the other hand, the leading edges of the pulses in Fig. 2d do not vary in this case.

Het signaal dat na gelijkrichter 4 beschikbaar is bestaat dus uit lijnfrekwente impulsen met een kartere duur dan de oorspronkelijke impulsen H, waarbij de ruisgevoeligheid enigszins maar de gevoeligheid voor stoor impulsen niet verslechterd is.Thus, the signal available after rectifier 4 consists of line frequency pulses of a shorter duration than the original pulses H, the noise sensitivity slightly but the sensitivity to interfering pulses not deteriorated.

20 Fig. 3 geeft een mogelijke uitvoeringsvorm weer van een lij nsynchroniseerschakeling waarin een variant van de schakeling van fig. 1 wordt toegepast. Hierin stelt 5 een laagdoorlaatfilter voor waaraan een inkanend videosignaal wordt toegevoerd dat bijvoorbeeld in het ontvanggedeelte van een televisie-antvanger opgewekt en ver-25 werkt wordt. Filter 5 heeft een bandbreedte van ongeveer 1 MHz en verzwakt de ruis enigszins. Het signaal wordt vervolgens toegevoerd aan een synchronisatie-afscheider 6 die een samengesteld synchroniseer-signaal opwekt.. Is afscheider 6 van een zodanige, bekende opbouw dat het uitgangssignaal hiervan slechts twee waarden kan aannemen, dan 30 kan de regenerator uitgevoerd zijn zoals in fig. 3 is weergegeven.FIG. 3 shows a possible embodiment of a line synchronizing circuit in which a variant of the circuit of FIG. 1 is used. Herein 5 represents a low-pass filter to which an in-moving video signal is applied, which is generated and processed, for example, in the receiving section of a television receiver. Filter 5 has a bandwidth of about 1 MHz and slightly attenuates the noise. The signal is then fed to a synchronization separator 6 which generates a composite synchronizing signal. If separator 6 is of such a known construction that its output signal can only take two values, the regenerator can be designed as shown in FIG. 3 is shown.

Het signaal van afscheider 6 wordt toegevoerd aan een niet getekende rastersynchronisatie-afscheider ten behoeve van een rastersynchroni-seerschakeling, aan vertragingselement 1 en aan een EN-poort 7. Hierbij is de vertraging ongeveer gelijk aan de helft van de voorgeschreven 35 duur van een lijnsynchroniseerimpuls. Poort 7 werkt als koïncidentie-trap en een gelijkrichter is niet nodig. Aan de uitgang hiervan is een geregenereerd synchroniseersignaal beschikbaar waarin de impulsen een kortere duur hebben dan de inkomende impulsen, terwijl de voor- 8202320 • » ΓΗΝ 10.370 5 flanken met die van het inkomende signaal samenvallen.The signal from separator 6 is applied to a frame synchronizer separator (not shown) for the purpose of a frame synchronizing circuit, to delay element 1 and to an AND gate 7. The delay is approximately equal to half the prescribed duration of a line synchronizing pulse. . Port 7 acts as a coincidence stage and a rectifier is not required. At its output, a regenerated synchronizing signal is available in which the pulses have a shorter duration than the incoming pulses, while the leading edges coincide with those of the incoming signal.

De lijnfazeregellus, die het signaal van poort 7 toegevoerd krijgt^ bevat achtereenvolgens een fazediskriminator 8, een lusfilter 9 en een spanningsgestuurde oscillator 10. Oscillator 10 heeft een no-5 minale frékwentie van 40 MHz. Door middel van een frekwentiedeelschake-ling 11 wordt het signaal hiervan door 2560 gedeeld. Schakeling 11 wekt dus in de nominale toestand van de lus een signaal op met een frekwentie van 15,625 kHz, dit is de lijnfrekwentie (Europese standaard), dat aan een dekodeerschakeling 12 wordt toegevoerd. Door schakeling 12 worden 10 een aantal lijnfrekwsnte signalen opgewekt ten behoeve van verschillende delen van de beeldwaergeefinrichting, waarvan de schakeling van fig* 3 deel uitmaakt, onder andere het stuursignaal voor de lijn- (horizontale) afbuiging. Op andere, bekende, wijze kan tussen ' schakeling 12 en de lijnafbuigschakeling een tweede lijnfazeregellus worden tussen-15 gevoegd. Een van de signalen van schakeling 12 wordt toegevoerd aan fazediskriminator 8 waarin de faze hiervan wordt vergeleken met die van de lijnsynchroniseerimpulsen aan de uitgang van poort 7, waardoor een regelspanning ten behoeve van oscillator 10 wordt opgewekt. De regellus van fig. 3 kan ook een koïncidentiedetektor bevatten voor 20 het op bekende wijze cmschakelen van de lus versterking tussen de ingevangen en de niet-ingevangen toestand en/of bij ontvangst van een door een video-opneemren-weergeefinrichting opgewekt signaal en voor het, evenals qp bekende wijze in- en uitschakelen van een poortschake-ling waarmee het door schakeling 12 aan diskriminator 8 toegevoerde 25 signaal wordt gesleuteld.The line phase control loop, which is fed the signal from gate 7, successively comprises a phase discriminator 8, a loop filter 9 and a voltage-controlled oscillator 10. Oscillator 10 has a no-5 minimum frequency of 40 MHz. The signal thereof is divided by 2560 by means of a frequency dividing circuit 11. Circuit 11 thus generates in the nominal state of the loop a signal with a frequency of 15.625 kHz, this is the line frequency (European standard), which is applied to a decoding circuit 12. Circuit 12 generates a number of line-frequency signals for various parts of the image display device, of which the circuit of FIG. 3 forms part, including the control signal for the line (horizontal) deflection. In another known manner, a second line phase control loop can be interposed between circuit 12 and the line deflection circuit. One of the signals from circuit 12 is applied to phase discriminator 8 in which its phase is compared to that of the line synchronizing pulses at the output of gate 7, thereby generating a control voltage for oscillator 10. The control loop of FIG. 3 may also include a coincidence detector for switching the loop gain between the trapped and the untrapped state in a known manner and / or upon receipt of a signal generated by a video recording display device and for as well as in a known manner switching on and off a gate circuit with which the signal supplied by circuit 12 to discriminator 8 is keyed.

Het door oscillator 10 opgewekte signaal wordt in verschillende delen van de beeldweergeefinrichting als kloksignaal gebruikt. Ver-tragingselement 1 wordt uitgevoerd als een 94-bits-schuifregister en krijgt ook het genoemde kloksignaal toegevoerd. Het veroorzaakt dus 30 een vertraging van 94 perioden van het kloksignaal, dit is ongeveer de helft van de voargeschreven duur van de lijnsynchroniseeriitpulsen.The signal generated by oscillator 10 is used as a clock signal in various parts of the image display device. Delay element 1 is designed as a 94-bit shift register and also receives the said clock signal. Thus, it causes a delay of 94 periods of the clock signal, which is approximately half of the prescribed duration of the line synchronizing pulses.

aeae

Gedurende/rasterslagtijd krijgt fazediskriminator 8 het geregenereerde synchroniseersignaal van fig. 2d, hetzij van gelijk-richter 4, hetzij van poort 7, alsmede het lijnfrekwente signaal van 35 schakeling 12 toegevoerd. Fig. 4a toont een deel van het tijdens de rastercnderdrukkingstijd aan element 1 toegevoerde signaal. Het bevat egalisatie-impulsen E die dezelfde richting hebben als de lijnsynchroni- 8202320 EHN 10.370 6 m J ft seerimpulsen maar waarvan de duur de helft is van de duur van deze impulsen en waarvan de herhalingsfrékwentie de dubbele lijnfrekwentie is.. Na vertraging met ongeveer de duur van een impuls E en na omkering ontstaan de impulsen van fig. 4b. Fig. 4c geeft het signaal weer aan de 5 uitgang van de regenerator. De impulsen in dit signaal hebben ongeveer dezelfde duur· als impulsen E. Fig. 4d stelt het door schakeling 12 aan . diskriminator 8 toegevoerde signaal voor. Het is een lijnfrekwent gesleuteld signaal waarvan een flank in de gesynchroniseerde toestand van de door elementen 8 tot en met 12 gevormde regellus nagenoeg samen-10 valt met het midden van een impuls van fig. 4c en derhalve een kanstante, geringe faze heeft ten opzichte van de impulsen van fig. 4a, terwijl de impuls van fig. 4c die in de tussentijd tussen twee impulsen van fig. 4d optreedt geen invloed heeft op de regeling.During frame rate time, phase discriminator 8 is supplied with the regenerated synchronizing signal of Figure 2d, either from rectifier 4 or from port 7, as well as the line frequency signal from circuit 12. Fig. 4a shows part of the signal applied to element 1 during the frame blanking time. It contains equalization pulses E which have the same direction as the line synchronizing pulses 8202320 EHN 10.370 6 m J ft but whose duration is half the duration of these pulses and whose repetition frequency is double the line frequency .. After delay by approximately duration of a pulse E and after reversal the pulses of fig. 4b are generated. Fig. 4c represents the signal at the output of the regenerator. The pulses in this signal have approximately the same duration as pulses E. FIG. 4d appoint it by circuit 12. discriminator 8 supplied signal for. It is a line-frequency scrambled signal whose edge in the synchronized state of the control loop formed by elements 8 through 12 substantially coincides with the center of an impulse of FIG. 4c and therefore has a potent, low phase to the pulses of Fig. 4a, while the pulse of Fig. 4c which occurs in the meantime between two pulses of Fig. 4d has no influence on the control.

Tijdens, het ras ter synchroniseer interval bevat het signaal van 15 fig. 4a rasterinzaagimpulsen S met dezelfde duur als lijnsynchroniseer-impulsen maar met de hi^raan^ tegengestelde richting en waarvan de herhalingsfrekwentie de^lijnfrekwentie is. Uit fig. 4 blijkt dat het geregenereerde signaal van fig. 4c in het genoemde interval impulsen bevat met dezelfde duur en met dezelfde tijdspositie ten opzichte van 20 het signaal van fig. 4d als in de rest van de tijd. Uit de fig. blijkt ook dat de voorflank van de rastersynctooniseerimpuls V die de eerste rasterinzaagimpuls S voorafgaat een impuls veroorzaakt aan de uitgang van element 4 respectievelijk 7 met dezelfde duur en dezelfde tijdspositie. De impulsen van het geregenereerde lijnsynchroniseersignaal 25 hebben dus gedurende de gehele rasterperiode dezelfde duur alsmede de juiste tijdspositie. Doordat geen verstoring van de lijnsynchroniseer- de schakeling gedurende/rasteronderdrukkingstijd veroorzaakt wordt, kan de bandbreedte van de regellus warden verlaagd, wat het ruisgedrag hiervan verbetert en de door de regenerator veroorzaakte vermelde, geringe 30 verslechtering hiervan ten minste koipenseert.During the race for synchronizing interval, the signal of FIG. 4a contains raster saw pulses S having the same duration as line synchronizing pulses but with the opposite direction and whose repetition frequency is the line frequency. It can be seen from Fig. 4 that the regenerated signal of Fig. 4c in the said interval contains pulses of the same duration and with the same time position relative to the signal of Fig. 4d as in the rest of the time. It can also be seen from the FIG. That the leading edge of the frame synconizing pulse V which precedes the first frame sawing pulse S causes a pulse at the output of elements 4 and 7, respectively, of the same duration and the same time position. The pulses of the regenerated line synchronizing signal 25 thus have the same duration as well as the correct time position during the entire field period. Because no disturbance of the line synchronized circuit is caused during / frame blanking time, the bandwidth of the control loop can be decreased, improving its noise behavior and at least compensating for the reported slight deterioration caused by the regenerator.

Het zal duidelijk zijn dat de regenerator cp andere wijze dan in fig. 1 en 3 uitgevoerd kan worden, voor wat betreft, bijvoorbeeld, de plaats van de cmkeertrap of de geleidingsrichting van de gelijkrichter.It will be clear that the regenerator cp can be designed differently than in Figs. 1 and 3, as regards, for example, the location of the reversing stage or the direction of the rectifier.

35 820232035 8202320

Claims

1. Line synchronizing circuit for an image display device, with means for supplying a. Composed in an incoming video signal, a composite first synchronizing signal to a regenerator for generating a second synchronizing signal during operation during the frame beat time for supplying a line phase control loop for generating a line frequency signal having a substantially fixed phase position relative to the second phase position synchronizing signal line synchronizing signal present, which second synchronizing signal contains line frequency pulses of substantially constant duration and of which the leading edges 10 are in substantially fixed time positions with respect to the leading edges of the pulses in the first synchronizing signal. the regenerator comprising a delay element for delaying the first synchronizing signal and a processing stage with a first input for supplying the first synchronizing signal and a second input for supplying the delayed signal, characterized in that the delay caused by the delay element is at or less than half the expected duration of a line synchronizing pulse present in the first synchronizing signal and that the regenerator also includes a reverse stage for anchoring one of the signals applied to the processing stage, the second synchronized signal in operation also during pulsation blanking time it contains pulses with the said substantially probable duration and whose leading edges lie in the said substantially fixed time positions.

2. A circuit according to claim 1, characterized in that the delay element is of the type which produces a change in the signal applied thereto.

3. A circuit according to claim 2, wherein the line phase control loop comprises an oscillator for generating in the nominal state a signal whose frequency is a multiple of the line frequency frequency, characterized in that the delay element is a shift register for which the signal from the oscillator the clock signal.

Circuit according to claim 1 or 2, characterized in that the leading edges of the pulses in the second synchronizing signal coincide with the leading edges of the pulses in the first synchronizing signal.

Circuit according to claim 4, characterized in that the processing stage is an addition stage for adding the signals applied thereto and a rectifier for transmitting the polarity of 8202320 * t EHN 10-370 8, the signal just obtained. polarity of the impulses. the first synchronizing signal matches.

6. Circuitry according to claim 4, wherein the means for supplying the first synchronizing signal to the regenerator comprise a synchronization separator, the output signal of which can take only two values, characterized in that the processing stage is a coincidence stage. 10 15 20 25 30 35 8202320