NL7907949A - DIGITAL SYNCHRONIZATION SIGNAL GENERATOR WITH VARIABLE PULSE WIDTH. - Google Patents
DIGITAL SYNCHRONIZATION SIGNAL GENERATOR WITH VARIABLE PULSE WIDTH. Download PDFInfo
- Publication number
- NL7907949A NL7907949A NL7907949A NL7907949A NL7907949A NL 7907949 A NL7907949 A NL 7907949A NL 7907949 A NL7907949 A NL 7907949A NL 7907949 A NL7907949 A NL 7907949A NL 7907949 A NL7907949 A NL 7907949A
- Authority
- NL
- Netherlands
- Prior art keywords
- signal
- edges
- pulse
- clock signal
- clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
4 79 3459/ïi/AA/asm4 79 3459 / ii / AA / asm
Aanvraagster : Tektronix, Inc., BEAVERTON, ÏÏ.S.A.Applicant: Tektronix, Inc., BEAVERTON, ÏÏ.S.A.
Korte aanduiding : Digitale synchronisatiesignaalgenerator met variabele pulsbreedte.Short designation: Digital synchronization signal generator with variable pulse width.
De uitvinding heeft betrekking op verbeteringen in digitale te-levisiesynchronisatiepulsgenerators. Televisiesynchronisatiepuls-generators geven de vereiste tempeerpulsen, nodig on de aftasting door de camera met de televisie-ontvanger te synchroniseren en wor-5 den doorgaans op een centrale plaats opgewekt en door de televisie-apparatuur geleid. Door het signaal op deze wijze te dirigeren is men ervan verzekerd, dat alle videobronnen een gelijke aftastsnelheid behouden, hetgeen belangrijk is, indien van de ene videobron naar de andere wordt geschakeld. Het zal dus duidelijk zijn, dat de IQ tempering van het samengesteld synchronisatiesignaal kritisch is.The invention relates to improvements in digital television synchronization pulse generators. Television sync pulse generators provide the required timing pulses required to synchronize the scan by the camera with the television receiver and are usually generated in a central location and passed through the television equipment. By directing the signal in this manner, it is ensured that all video sources maintain an equal sampling rate, which is important when switching from one video source to another. It will thus be appreciated that the IQ timing of the composite synchronizing signal is critical.
In de VS heeft ECC in samenwerking met de televisie-industrie normen opgesteld, die de tempering van het samengestelde synchronisatiesignaal en de samengestelde video-componenten specificeren. In andere landen en voor andere televisie-systemen bestaan overeenkomen--jtjde normen. Bekende synchronisatiepulsgenerators geven pulsen met nauwkeurige pulsflanken en pulsduren.In the US, ECC, in conjunction with the television industry, has developed standards specifying the timing of the composite sync signal and composite video components. Corresponding standards exist in other countries and for other television systems. Known synchronization pulse generators provide pulses with accurate pulse edges and pulse durations.
Een dergelijke pulsgenerator is beschreven in het Amerikaanse octrooischrift 5.935.387· In pulsgenerator volgens dit octrooischrift worden zonder gebruik van een vertragingslijn een of meer pulstreinen 2overkregen, waarbij de flanken op zeer nauwkeurig en stabiele vaste tijdstippen optreden en waarbij wordt voldaan aan de voomoemde televisienormen. Deze pulsgenerator heeft een klokpulsperiode, die gelijk is aan of een geheel deel is van 80 x de televisielijnfrequentie. Deze pulsgenerator is gebaseerd op het feit dat de pulsflanken 2^met behulp van een klokpulsgenerator met een relatief hogere frequentie dan de televisielijnfrequentie door de klokpulsen van de pulsgenerator bepaald kunnen worden. De frequentie van de klokpulsgenerator wordt door middel van zeer nauwkeurige digitale elementen gedeeld.Such a pulse generator is described in US patent 5,935,387. In pulse generator according to this patent, one or more pulse trains 2 are obtained without using a delay line, whereby the edges occur at very precise and stable fixed times and in which the aforementioned television standards are met. This pulse generator has a clock pulse period, which is equal to or an integral part of 80 times the television line frequency. This pulse generator is based on the fact that the pulse edges 21 can be determined by the clock pulses of the pulse generator with the aid of a clock pulse generator having a relatively higher frequency than the television line frequency. The frequency of the clock pulse generator is divided by means of very accurate digital elements.
Omdat de vertraging ter verkrijging van nauwkeurige pulsflanken ^echter gelijk aan de propagatievertraging van de gebruikte digitale elementen is, zijn er slechts pulsbreedten met vaste stapverschillen, bijvoorbeeld 70ns, 140ns etc. beschikbaar. Het is gewenst gebruik te maken van het nauwkeurigheidsaspeet van digitale pulsgeneratortech-However, since the delay to obtain accurate pulse edges is equal to the propagation delay of the digital elements used, only pulse widths with fixed step differences, for example, 70ns, 140ns, etc. are available. It is desirable to use the accuracy axis of digital pulse generator technology.
790 79 4S790 79 4S
t -2- % nieken met variabele pulsbreedtestappen, daar televisienormen ver- xs anderd kunnen worden. Het eveneens gewenst over variabele synchroni-satiepulsbreedten te kunnen beschikken, omdat de pulsbreedten de neiging hebben toe te nemen indien zij de verschillende apparaten 5 van een televisie-uitrusting doorlopen. De oorspronkelijke puls-breedte kan dus bijgesteld worden ter compensatie van opeenvolgende systeemvertragingen.t -2-% nics with variable pulse width steps, since television standards can be changed. It is also desirable to have variable sync pulse widths because the pulse widths tend to increase as they cycle through the different devices of a television set. The original pulse width can thus be adjusted to compensate for successive system delays.
De uitvinding verschaft een keten voor het variëren van de synchronisatiepulsbreedte in een digitaal bestuurde synchronisatie- 10 pulsgenerator voor televisiesystemen. Ter verkrijging van de synchro-nisatiepulsflanken gebruikt de keten beide flanken van een klokpuls. Alle positieve overgangen van de synchronisatiepuls worden op een positieve overgang van de klokpuls geklokt. Negatieve overgangen van de synchronisatiepuls worden echter onmiddellijk vóór de over- 15 gang die het normaal geklokt zou hebben via een transmissiepoort geklokt. De negatieve synchronisatiepulsovergang treedt dus dientengevolge voordat het normaal zou optreden op en de resulterende synchronisatiepuls wordt versmald om tegemoet te komen aan de eisen van de toegepaste normen.The invention provides a circuit for varying the synchronization pulse width in a digitally controlled synchronization pulse generator for television systems. To obtain the synchronization pulse edges, the circuit uses both edges of a clock pulse. All positive transitions of the sync pulse are clocked at a positive transition of the clock pulse. However, negative transitions of the sync pulse are clocked immediately before the transition it would normally have clocked through a transmission gate. Thus, the negative synchronization pulse transition occurs before it would normally occur and the resulting synchronization pulse is narrowed to meet the requirements of the applied standards.
20 2e uitvinding verschaft een synchron werkend digitale synchronisatiepulsgenerator met een variabele synchronisatiepulsbreedte.2nd invention provides a synchronous digital synchronization pulse generator with a variable synchronization pulse width.
De uitvinding wordt toegelicht aan de hand van de tekening:The invention is elucidated on the basis of the drawing:
Fig. 1 is een bekende synchronisatiepulsgenerator; 25 fig. 2 is een synchronisatiepulsgenerator volgens de uitvinding; fig. 3A is een uitvoering van de wijzigingsketen voor de puls-breedte volgens de uitvinding en fig. 3B is een afbeeldingverzameling van de verschillende signalen in de keten volgens fig. 3A.Fig. 1 is a known synchronization pulse generator; Fig. 2 is a synchronization pulse generator according to the invention; FIG. 3A is an embodiment of the pulse width change circuit according to the invention and FIG. 3B is an image set of the various signals in the circuit of FIG. 3A.
30 Fig· 1 is een vereenvoudigd blokdiagram van een digitale synchronisatiepulsgenerator, zoals volgens het Amerikaanse octrooi-schrift 5.938.387. Een overeenkomstige generator wordt in het artikel "Synchronizing Signal Generation" door Charles ¥. Bhodes in Electronic Enginer's Handbook, McGraw-Hill, Inc., 1975 beschreven.Fig. 1 is a simplified block diagram of a digital synchronizing pulse generator, such as according to US patent 5,938,387. A corresponding generator is mentioned in the article "Synchronizing Signal Generation" by Charles ¥. Bhodes described in Electronic Enginer's Handbook, McGraw-Hill, Inc., 1975.
35 Fig. 1 toont alleen de opwekking van de basislijn en de synchroni-satiesignalen van de beeldsnelheid, omdat de opwekking van de egalisatie en onderdrukkingspulsen uitgaande van deze basisfrequenties bekend is.FIG. 1 shows only the baseline generation and the frame rate synchronization signals, because the generation of the equalization and blanking pulses from these base frequencies is known.
In fig. 1 is de uitgang van een door middel van een spanning 790 7 9 49 < -3- gestuurde kristaloscillator 12 ter verkrijging van de noodzakelijke frequentiedeling met een keten 14 verbonden, dat een 40-deler is en uit commercieel beschikbare tellers kan bestaan. De uitgang van de frequentiedeler 14 is ter verkrijging van de gewenste deling met 5 een keten 16 verbonden, dat een 525-deler is en uit commercieel beschikbare tellers kan bestaan. De uitgang van de frequentiedeler 14 wordt eveneens met een keten 18 verbonden, dat een 2 deler is en een commercieel beschikbare flip-flop keten kan zijn. De uitgang van de frequentiedeler 20 is met één ingang van de fase bemonsterings-10 keten 22 verbonden, terwijl de andere ingang daarvan een door een kristaloscillator 10 opgewekte kleurhulpdraaggolf ontvangt. De fasebemonsteringsketen 22 geeft een afwijkingsspanning, die _ .via een laag-doorlaatfilter 24 naar de oscillator 12 teruggevoerd wordt.In FIG. 1, the output of a crystal oscillator 12 controlled by a voltage 790 7 9 49 <-3 to obtain the necessary frequency division is connected to a circuit 14 which is a 40 divider and may consist of commercially available counters . To obtain the desired division, the output of the frequency divider 14 is connected to a circuit 16, which is a 525 divider and can consist of commercially available counters. The output of the frequency divider 14 is also connected to a circuit 18, which is a 2 divider and may be a commercially available flip-flop circuit. The output of the frequency divider 20 is connected to one input of the phase sample circuit 22, while the other input thereof receives a color subcarrier generated by a crystal oscillator 10. The phase sampling circuit 22 provides an offset voltage which is fed back to the oscillator 12 through a low-pass filter 24.
In de keten volgens fig. 1 werd de uitgangsfrequentie van de 15 spanning gestuurde oscillator 12 gelijk aan 80 x de horizontale of lijnfrequentie f^ gekozen in verband met de redenen zoals beschreven in het Amerikaanse oetrooischrift 5*935·387 en hier niet meer in detail toegelicht zullen worden. De uitgang van de oscillator 12 (werkend op 1,258741 MHz) wordt digitaal door de frequentiedelers 20 14» 18 en 20 gedeeld voor de verkrijging van pulsen, die de bemon-steringsketen 22 elke 455 perioden een monster van de kleurdraaggolf-frequentie afkomstig van de kristaloscillator 10 laten nemen. De uitgang van de fasebemonsteringsketen 22 geeft een spanning, die het frequentieverschil van de oscillator 12 ten opzichte van de frequentie 25 van de kleurhulpdraaggolf voor stelt.In the circuit of FIG. 1, the output frequency of the voltage controlled oscillator 12 equal to 80 x the horizontal or line frequency f ^ was chosen for the reasons described in U.S. Patent 5,935,387 and not discussed in more detail here. will be explained. The output of the oscillator 12 (operating at 1.258741MHz) is digitally divided by the frequency dividers 20, 14, 18 and 20 to obtain pulses, which the sample circuit 22 samples every 455 times the color carrier frequency from have the crystal oscillator 10 taken. The output of the phase sampling circuit 22 provides a voltage representing the frequency difference of the oscillator 12 with respect to the frequency 25 of the color subcarrier.
Deze verschilspanning wordt naar de oscillator 12 gevoerd en regelt afhankelijk van de frequentie van de kleurhulpdraaggolf haar uitgangsfrequentie. De uitvoering van een laagdoorlaatfilter 24 en de inherente stabiliteit van de kristaloscillator 10 voorkomen, 30 dat de oscillator 12 op het verkeerde veelvoud van de frequentie vagdcleurhulpdraaggolf wordt vergrendeld. Zodra de oscillators vergrendeld zijn worden de voorste flanken van de f^/2 puls vanaf de deler 20 samenvallend gehouden met de positief gaande nuldoorgang van de hulpdraaggolfperioden.This differential voltage is fed to the oscillator 12 and, depending on the frequency of the color subcarrier, controls its output frequency. The implementation of a low-pass filter 24 and the inherent stability of the crystal oscillator 10 prevent the oscillator 12 from latching to the wrong multiple of the frequency auxiliary carrier frequency. Once the oscillators are locked, the leading edges of the f / 2 pulse from the divider 20 are held coincident with the positive going zero crossing of the subcarrier periods.
35 Het uitgansignaal van de frequentiedeler 14, dat een signaal met tweemaal de lijnfrequentie of 2f^ is, wordt naar de frequentiedeler 16 geleid, welke het 2f^ signaal door 525 deelt ter verkrijging van een synchronisatiesignaal met een frequentie van 59,94 Hz, dat de beeld- of vertikale frequentie f is. Het vertikale synchronisatie- 79079 49 -4- signaal wordt dan naar een keten (niet getoond) gevoerd om op bekende wijze egalisatie- en onderdrukkingspulsen op te wekken. Hét 2f^ signaal wordt ter verkrijging van het synchronisatiesignaal met de lijn- of horizontale frequentie f^ in de frequentiedeler 18 door 5 twee gedeeld.The output signal from the frequency divider 14, which is a signal with twice the line frequency or 2f ^, is fed to the frequency divider 16, which divides the 2f ^ signal by 525 to obtain a synchronizing signal with a frequency of 59.94 Hz. the image or vertical frequency is f. The vertical sync 79079 49-4 signal is then fed to a circuit (not shown) to generate equalizing and blanking pulses in a known manner. The 2f ^ signal is divided by two to obtain the synchronizing signal with the line or horizontal frequency f ^ in the frequency divider 18.
De eisen met betrekking tot de duur van de horizontale synchroni-satiepuls volgens EIA en FCC normen worden opgelost op de wijze zoals beschreven in het Amerikaanse octrooischrift 3.935·387, d.w.z. door een veelvoud van 80 x f^ als de uitgangsfrequentie van de oscillator 10 12 te kiezen. De pulsflanken worden door de positief gaande overgangen van de 80 f^ klokpuls en de terugzettijd en propagatie-vertraging van de betreffende frequentiedelers gefixeerd.The requirements for the duration of the horizontal synchronizing pulse according to EIA and FCC standards are solved in the manner described in U.S. Pat. No. 3,935,387, ie, by multiplying a multiple of 80 × f as the output frequency of the oscillator 10-12. select. The pulse edges are fixed by the positive going transitions of the 80 f clock pulse and the reset time and propagation delay of the respective frequency dividers.
Eig. 2 is een blokdiagram van een synchronisatiepulsgenerator volgens de uitvinding. Door fig. 2 met fig. 1 te vergelijken blijkt 15 dat de 80 f^ oscillator 12 vervangen is door een oscillator 100, die op 320 f^ werkt, een keten 120, die door 4 deelt en een drijf- of bufferketen 130. Daarnaast is een de pulsbreedte wijzigende keten 110 toegevoegd. Met behulp van deze nieuwe ketenelementen is de breedte van de f^ puls te variëren. De pulsbreedte wijzigende keten 20 110 ontvangt vanaf de frequentiedeler 18 het horizontale synohroni-* satiesignaal en versmalt haar eerder -verkregen pulsbreedte in een door de breedte van de oscillator 100 afkomstige 320 f^ puls bepaalde mate. De breedte van 320 f^ puls kan indirect gewijzigd worden waarbij de verkregen werkfrequentie van 320 f^ wordt gehand-25 haafd. Oscillators van deze soort zijn bekend en zullen daarom hier niet in detail beschreven worden. Verwezen wordt naar IC Schematic Sourcemaster door K.S. Sessions, 1978, John Wiley and Sons. De door vierdeler 120 kan ter verkrijging van de voorgenoemde redenen noodzakelijke deling voor de opwekking van een 80 f^ klokpuls uit gescha-30 kelde flip-flops bestaan. De 80 f^ drijfketen is een bekende stroombron voor de sturing van de daaropvolgende teltrappen. De pulsbreedte wijzingensketen 110 ontvangt vanaf de frequentiedeler 18 het originele horizontale synchronisatiesignaal f^, vanaf de oscillator 100, de 320 f^ klokpuls en vanaf de frequentiedeler 120 de 80 f^ klok-35 puls. Ter verkrijging van de gewijzigde horizontale synchronisatie-puls f’k verwerkt het deze ingangssignalen op een later te beschrijven wijze.Owner. 2 is a block diagram of a synchronization pulse generator according to the invention. By comparing Fig. 2 with Fig. 1, it appears that the 80 f oscillator 12 has been replaced by an oscillator 100 operating at 320 f, a circuit 120 dividing by 4 and a driving or buffer circuit 130. In addition a pulse width changing circuit 110 has been added. The width of the f pulse can be varied with the aid of these new chain elements. The pulse width changing circuit 20 110 receives from the frequency divider 18 the horizontal synchronizing signal and narrows its previously obtained pulse width by a 320 µ pulse determined by the width of the oscillator 100. The width of 320 f pulse can be changed indirectly while maintaining the obtained operating frequency of 320 f pulse. Oscillators of this kind are known and therefore will not be described in detail here. Reference is made to IC Schematic Sourcemaster by K.S. Sessions, 1978, John Wiley and Sons. The division necessary by four-divider 120 for the aforementioned reasons to generate an 80 clock pulse may consist of switched flip-flops. The 80 drive circuit is a known power source for controlling subsequent counting stages. The pulse width change circuit 110 receives from the frequency divider 18 the original horizontal synchronizing signal f ^, from the oscillator 100, the 320 f ^ clock pulse and from the frequency divider 120 the 80 f ^ clock-35 pulse. To obtain the modified horizontal synchronization pulse f'k, it processes these input signals in a manner to be described later.
Fig. 3A is een combinatie van een blokdiagram en een schema, dat de pulsbreedte wijzigende keten 110 illustreert en toont hoe het met 790 7 9 49 4 -5- andere delen van de synchroni satregenerator verbonden. Pig. 3B toont de relatie van de signalen in de verschillende punten in de keten van fig. 3A. Be werkfrequentie van de oscillator 11 werd gelijk gekozen aan een geheel veelvoud van 80 teneinde synchroon 5 bedrijf met de andere delen van synchronisatiepulsgenerator mogelijk te maken. Ten behoeve van de illustratie werd de frequentie van de oscillator 100 gelijk aan 520 f^ gekozen. Het uitgangssignaal van de oscilator 100, in fig. 33 als signaal A getoond, doorloopt een omkeerelement 200 en wordt dan naar de B-flip-flops 210 en 230 10 gevoerd. Beze 520 f^ klokpuls wordt tezamen met het uitgangssignaal van de flip-flop 210 in fig. 3B als signaal B getoond, naar de HAKD poort 230 geleid. Het oorspronkelijk synchronisatiesignaal, in fig. 3B als de pulsflanken B1 en B2 getoond, wordt via de B-flip-flop 270 geklokt en naar de omkeerelementen 260 en 290 gevoerd. Het 15 synchronisatiesignaal wordt dan door middel van de besturingssignalen E1 en E2 door de CMOS transmissiepoort 260 gevoerd. Het resulterend gewijzigd synchronisatiesignaal, in fig. 33 als de pulsflanken 01 en 02 getoond, verlaat via de trekker (latch) 370 de keten.Fig. 3A is a combination of a block diagram and a diagram illustrating the pulse width changing circuit 110 and showing how it is connected to 790 7 9 49 4-5 other parts of the synchronization generator. Pig. 3B shows the relationship of the signals at the different points in the chain of FIG. 3A. The operating frequency of the oscillator 11 was chosen equal to an integer multiple of 80 to allow synchronous operation with the other parts of the synchronizing pulse generator. For the purpose of the illustration, the frequency of the oscillator 100 equal to 520 f was chosen. The output of oscillator 100, shown as signal A in FIG. 33, passes through an inverter 200 and is then fed to the B flip-flops 210 and 230. This 520 clock pulse, along with the output of flip-flop 210 shown in Figure 3B as signal B, is fed to HAKD gate 230. The original synchronizing signal, shown in FIG. 3B as the pulse edges B1 and B2, is clocked via the B flip-flop 270 and passed to the inverters 260 and 290. The synchronization signal is then passed through the CMOS transmission port 260 by means of the control signals E1 and E2. The resulting modified synchronization signal, shown in FIG. 33 as pulse edges 01 and 02, exits the circuit through trigger (latch) 370.
Be bovengenoemde CMOS transmissiepoorten zijn enkelpolige, 20 twee standen schakelaars gevormd door de parallelschakeling van een CMOS eenheid van de p-soort en een CMOS eenheid van de n-soort. Be schakelcontacten worden door middel van een stuurspanning geopend of gesloten waardoor automatisch bedrijf mogelijk is. Be overgang van de ingang naar de uitgang van de transmissiepoort is een bi-25 directionele kortsluiting indien de omkerende stuurklem zich op laag niveau bevindt en de niet omkerende stuurklem zich op een hoog niveau bevindt; de overgang is open indien de omkerende stuurklem zich op een hoog niveau bevindt en de niet omkerende stuurklem zich op laag niveau bevindt. Be B-flip-flops 210, 230, 270 en 370 zijn 30 bekende op de positieve flank van een klokpuls reagerende CMOS eenheden. Be flip-flops 210 en 230 en de exclusieve OP keten 220 zijn op bekende wijze met elkaar verbonden om de 320 f^ klokpuls door 4 te delen, waarbij een 80 f^ klokpuls in fig. 33 als signaal C getoond, verkregen wordt en deze keten met de rest van de synchro-35 nisatiepulsgenerator gesynchroniseerd wordt.The above CMOS transmission gates are single pole, two position switches formed by the parallel connection of a p-type CMOS unit and an n-type CMOS unit. The switching contacts are opened or closed by means of a control voltage, which enables automatic operation. The transition from the input to the output of the transmission gate is a bi-directional short circuit if the reversing control clamp is at a low level and the non-reversing control clamp is at a high level; the transition is open if the reversing handlebar clamp is at a high level and the non-reversing handlebar clamp is at a low level. The B flip-flops 210, 230, 270 and 370 are known CMOS units that respond to the positive edge of a clock pulse. The flip-flops 210 and 230 and the exclusive OP circuit 220 are connected in known manner to divide the 320 f clock pulse by 4, obtaining an 80 f clock pulse shown in signal 33 as signal C and this chain is synchronized with the rest of the synchronization pulse generator.
Teneinde de beschrijving van de werking van de uitvinding te vereenvoudigen worden de Oorspronkelijke en gewijzigde synchroni-satiepulsen als opgaande en neergaande pulsflanken behandeld. In deze uitvoeringsvorm wordt de negatief gaande flank van de synchroni- 790 79 49 -6- satiepuls gewijzigd en wordt de positief gaande flank constant gehouden. Om aan de EIA norm, die voorschrijft dat de negatief gaande flank constant gehouden moet worden, te voldoen wordt het signaal later omgekeerd (door niet getoonde ketens).In order to simplify the description of the operation of the invention, the Original and modified synchronization pulses are treated as rising and falling pulse edges. In this embodiment, the negative going edge of the synchronizing pulse is changed and the positive going edge is kept constant. To meet the EIA standard, which requires that the negative going edge be kept constant, the signal is later inverted (by chains not shown).
5 Zoals eerder gezegd-worden de flanken van de synchronieatie- puls o^ekende wijze door middel van de 80 f^ puls verkregen. De uitvinding gebruikt echter voor de verkrijging van de flanken van de uitgaande synchronisatiepuls beide flanken van de door de oscillator 100 gegenereerde 320 f^ klokpuls. De positief gaande flank 10 van de uitgangspuls wordt op de positief gaande flank 120 f^ klokpuls geklokt en de negatief gaande flank van de uitgangspuls wordt op de negatief gaande flank van de 320 f^ onmidddLijk voorafgaand aan de positief gaande flank van de 80 f. klokpuls, die normaal de ft negatief gaande flank van de uitgaande synchronisatiepuls zou geven, 15 door een parallelle transmissiepoort gevoerd. De negatief gaande flank 01 treedt dus eerder op dan het normaal zou doen en de syn-chronisatiepuls is smaller dan die verkregen door middel van de 80 f^ klokpuls. In fig. 3B geeft tg het ogenblik aan waarop 01 normaal optreedt en t^ geeft het ogenblik aan waarop het volgens 20 de uitvinding optreedt. Het punt t^ is variabel omdat het afhankelijk is van de breedte van de van de oscillator 100 afkomstige 320 f klokpuls, die zoals eerder gezegd variabel is. liAs mentioned earlier, the edges of the synchronizing pulse are obtained in an analogous manner by means of the 80 f pulse. However, the invention uses both edges of the 320 µ clock pulse generated by oscillator 100 to obtain the edges of the outgoing synchronization pulse. The positive going edge 10 of the output pulse is clocked on the positive going edge 120 f clock pulse and the negative going edge of the output pulse is clocked on the negative going edge of the 320 f immediately before the positive going edge of the 80 f. clock pulse, which would normally give the ft negative going edge of the outgoing sync pulse, passed through a parallel transmission port. Thus, the negative going edge 01 occurs earlier than it normally would and the synchronization pulse is narrower than that obtained by means of the 80 µ clock pulse. In Fig. 3B, tg indicates the moment when 01 normally occurs and t ^ indicates the moment when it occurs according to the invention. The point t ^ is variable because it depends on the width of the 320 f clock pulse from oscillator 100, which is variable as mentioned before. li
Een mogelijkheid om de werking van de uitvinding te doorzien is het vaststellen der logische niveaus op diverse plaatsen in de 25 heten op de momenten t1 en tg. Bij de hierna volgende toelichting wordt de positieve logica (d.w.z. een hoog signaal is logisch 1 en een laag, signaal is logisch 0) aangenomen. Onmiddellijk voorafgaand aan t^ is, zoals door middel van het signaal D1 in fig. 33 is aangegeven, de orginele synchronisatiepuls hoog en de 80 f^ 30 klokpuls laag. De 80 f^ puls wordt direct naar de niet omkerende stuurklemmen van de transmissiepoort 310 gevoerd; de lage klokpuls blokkeert dientengevolge de transmissiepoort 310 en er kunnen geen signalen de poort passeren. De lage klokpuls vanaf de flip-flop 23Ο wordt door het omkeerelement 240 omgekeerd en het resulterende 35 hoge niveau houdt de Q-uitgang van het flip-flop 270 hoog. De Q-uit-gang van het- flip-flop 270 wordt tegelijkertijd en nadat het door middel van de omkeerelementen 290 en 260 omgekeerd is naar de ingang van elke transmissiepoort gevoerd. Aan de ingang van de trans-missiepoorten 310 en 360 is dus een logisch laag niveau aanwezig.One possibility to understand the operation of the invention is to determine the logic levels at various points in the names at moments t1 and tg. In the following explanation, the positive logic (i.e. a high signal is logic 1 and a low signal is logic 0) is assumed. Immediately before t ^, as indicated by the signal D1 in Fig. 33, the original synchronization pulse is high and the 80 f ^ 30 clock pulse is low. The 80 f pulse is fed directly to the non-reversing control terminals of the transmission gate 310; the low clock pulse consequently blocks the transmission gate 310 and no signals can pass through the gate. The low clock pulse from the flip-flop 23Ο is inverted by the inverter 240 and the resulting high level keeps the Q output of the flip-flop 270 high. The Q output of flip-flop 270 is fed to the input of each transmission port simultaneously and after it has been inverted by the inverters 290 and 260. Thus, a logic low level is present at the input of the transmission gates 310 and 360.
790 7 9 49 -7-790 7 9 49 -7-
Dit logisch laag niveau vormt eveneens een ingang voor de NOF-poort 280. Op het moment t^ wordt de 320 klokpuls positief. Deze positieve overgang wordt naar de HEN. .-poort 250 gestuurd. De andere ingang van de poort 250 is met de Q-uitgang van de flip-flop 210 ver-5 honden, welke laatste op het moment t^ hoog is. Deze twee hoge niveaus geven een laag niveau aan de uitgang van de poort 250. Dit lage niveau wordt naar de NOF-poort 280 gevoerd, die met het van het omkeerelement 260 afkomstig lage niveau een hoog uitgangssignaal geeft. Dit uitgangssignaal met hoog niveau is in fig. 33 als de Ί0 positief gaande flank van de puls E1, die de niet omkerende stuur-klem van de transmissiepoort 360 activeert, getoond. Het lage niveau aan de ingang van de transmissiepoort 360 doorloopt dan de poort en zet de trekker 370. Het verlaat de pulshreedte wijzigende keten als de negatief gaande pulsflank 01. Zoals eerder gezegd zou 15 01 normaal met de positief gaande flank 80 f^ klokpuls verkregen worden. Yolgens de uitvinding blijkt echter, dat 01 eerder en met een verschil gelijk aan de duur van de 320 klokpuls optreedt.This logic low level also forms an input for the NOR gate 280. At the instant t, the 320 clock pulse becomes positive. This positive transition is going to HEN. port 250 controlled. The other input of the gate 250 is connected to the Q output of the flip-flop 210, the latter being high at the moment. These two high levels give a low level at the output of the gate 250. This low level is fed to the NOR gate 280, which produces a high output with the low level from the inverter 260. This high level output is shown in FIG. 33 as the positief0 positive going edge of pulse E1, which activates the non-reversing control terminal of the transmission gate 360. The low level at the input of the transmission gate 360 then traverses the gate and sets the trigger 370. It exits the pulse width changing circuit as the negative going pulse edge 01. As said before, 15 01 would normally have the positive going edge 80 f clock pulse obtained turn into. According to the invention, however, it appears that 01 occurs earlier and with a difference equal to the duration of the 320 clock pulse.
In de getoonde keten is de duur van de 320 f^ klokpuls over een gebied van ongeveer 100 ns variabel; de breedte van de uitgaande syn-20 chronisatiepuls is dus variabel vanaf 4*6667 ^is tot 4*5667 ƒ13, hetgeen voldoende is om de vertragingen in televisiezendapparatuur te compenseren.In the circuit shown, the duration of the 320 µ clock pulse is variable over a range of about 100 ns; thus, the width of the outgoing synchronization pulse is variable from 4 * 6667 ^ to 4 * 5667 ƒ13, which is sufficient to compensate for the delays in television broadcasting equipment.
Bij het zien van de werking van de keten op het moment t^ moet bedacht worden, dat het moment tg met de positief gaande flank 25 80 f^ klokpuls overeenkomt. Het moment tg is dus het punt waarbij de positief gaande flank van de synchronisatiepuls normaal met de positief gaande flank van· de 80 klokpuls verkregen zou worden. Op het moment tg is de originele synchronisatiepuls D2 laag en wordt de 80 f^ klokpuls hoog. De positief gaande 80 f^ klokpuls wordt door 3° het omkeerelement 240 omgekeerd en voor het omschakelen van de flipflop 270 gebruikt, waarbij het lage niveau aan haar D-ingang naar haar Q-uitgang wordt o ver gebracht. Dit lage niveau wordt door de omkeerelementen 260 en 290 omgekeerd en naar de resp. transmissie-poorten 360 en 310 gevoerd. De positief gaande 80 f^ klokpuls wordt 35 naar de niet omkerende stuurkLem van de transmissiepoort 310 gevoerd, waarbij het de poort activeert en het hoge niveau aan de ingang daarvan naar de uitgang daarvan overbrengt. Dit hoge niveau wordt dan via de trekker 370 als een positief gaande pulsflank, getoond als signaal 02, naar de uitgang gevoerd. De transmissiepoort 36Ο 790 7 9 49When observing the operation of the circuit at the instant t ^, it must be remembered that the instant tg corresponds to the positive going edge of the pulse pulse. Thus, the instant tg is the point at which the positive going edge of the synchronizing pulse would normally be obtained with the positive going edge of the 80 clock pulse. At the instant tg, the original synchronization pulse D2 is low and the 80 f clock pulse becomes high. The positive going 80 f clock pulse is inverted by 3 ° the inverter 240 and used to switch flip-flop 270, transferring the low level at its D input to its Q output. This low level is inverted by the reversing elements 260 and 290 and to the resp. transmission ports 360 and 310 lined. The positive going 80 clock pulse is applied to the non-reversing control terminal of the transmission gate 310, activating the gate and transferring the high level at its input to its output. This high level is then fed to the output through the trigger 370 as a positive going pulse edge, shown as signal 02. The transmission port 36Ο 790 7 9 49
PP
-8- wordt door het lage niveau aan haar niet omkerende ingang geblokkeerd. Dit door middel van het signaal Ξ2 aangegeven laag signaal kan worden afgeleid door de 320 f^ klokpuls door de poorten 250 en 280 te volgen. ïïit de voorgaande beschrijving blijkt, dat de negatief 5 gaande flank van de synchronisatiepuls onmiddellijk voorafgaand aan de positief gaande flank van de 80 f^ klokpuls verkregen wordt.-8- is blocked by the low level at its non-reversing input. This low signal, indicated by the signal Ξ2, can be derived by following the 320ph clock pulse through gates 250 and 280. The foregoing description shows that the negative going edge of the synchronizing pulse is obtained immediately prior to the positive going edge of the 80 clock pulse.
Het blijkt ook, dat de positief gaande flank van de synchronisatie-pul. door middel ren de negatief gaande flank van de 320 f„ klok-puls wordt verkregen, welke laatste de positief gaande flank van de 10 80 f^ klokpuls geeft.It also appears that the positive going edge of the synchronizing pul. by means of which the negative going edge of the 320 µ clock pulse is obtained, the latter giving the positive going edge of the 80 µ clock pulse.
Be toepassingen van deze keten zijn niet beperkt tot televisie-inrichtingen. Elke digitaal gegenereerde puls kan door middel van deze keten, waarbij de klokfrequenties en de deelketens anders mogen zijn gewijzigd worden. De werkfrequentie van de oscilator 15 100 moet echter een geheel veelvoud van de basisklokfrequentie van de keten bedragen. De transmissiepoorten kunnen door andere schakeleenheden, die op de beschreven wijze werken, vervangen worden.The applications of this chain are not limited to television sets. Every digitally generated pulse can be changed by means of this chain, whereby the clock frequencies and the subchains may be changed differently. However, the operating frequency of the oscillator 100 must be an integer multiple of the base clock frequency of the circuit. The transmission gates can be replaced by other switching units operating in the manner described.
- conclusies - 790 7 9 49- conclusions - 790 7 9 49
Claims (9)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US96191478A | 1978-11-17 | 1978-11-17 | |
| US96191478 | 1978-11-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL7907949A true NL7907949A (en) | 1980-05-20 |
Family
ID=25505175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL7907949A NL7907949A (en) | 1978-11-17 | 1979-10-30 | DIGITAL SYNCHRONIZATION SIGNAL GENERATOR WITH VARIABLE PULSE WIDTH. |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5568768A (en) |
| DE (1) | DE2946106A1 (en) |
| FR (1) | FR2441965A1 (en) |
| GB (1) | GB2036492A (en) |
| NL (1) | NL7907949A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051312B2 (en) * | 1981-03-20 | 1985-11-13 | 日本ビクター株式会社 | Horizontal scanning frequency multiplier circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL162534C (en) * | 1970-03-14 | 1979-12-17 | Philips Nv | IMPULSE GENERATOR FOR USE ACCORDING TO A TELEVISION STANDARD. |
| US3675133A (en) * | 1971-06-21 | 1972-07-04 | Ibm | Apparatus and method independently varying the widths of a plurality of pulses |
| US4169659A (en) * | 1977-05-30 | 1979-10-02 | Rca Corporation | Multiple standard television sync generator |
-
1979
- 1979-09-27 GB GB7933530A patent/GB2036492A/en not_active Withdrawn
- 1979-10-30 NL NL7907949A patent/NL7907949A/en not_active Application Discontinuation
- 1979-11-12 JP JP14636679A patent/JPS5568768A/en active Granted
- 1979-11-15 DE DE19792946106 patent/DE2946106A1/en not_active Withdrawn
- 1979-11-15 FR FR7928650A patent/FR2441965A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE2946106A1 (en) | 1980-05-22 |
| FR2441965A1 (en) | 1980-06-13 |
| JPS5568768A (en) | 1980-05-23 |
| JPS5759707B2 (en) | 1982-12-16 |
| GB2036492A (en) | 1980-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386323A (en) | Arrangement for synchronizing the phase of a local clock signal with an input signal | |
| US4169659A (en) | Multiple standard television sync generator | |
| US4498103A (en) | Slow genlock circuit | |
| KR890004576A (en) | Clock signal generation system | |
| JPH02143688A (en) | Hetero-video-format discriminator | |
| KR970701949A (en) | A PHASE ERROR PROCESSOR CIRCUIT WITH A COMPARATOR INPUT SWAPPING TECHNIQUE | |
| US4059842A (en) | Method and apparatus for synchronizing a digital divider chain with a low frequency pulse train | |
| US3731219A (en) | Phase locked loop | |
| US4268853A (en) | Synchronizing signal generator for a PAL television signal processing system | |
| KR860008672A (en) | 2-loop line deflection system | |
| NL7907949A (en) | DIGITAL SYNCHRONIZATION SIGNAL GENERATOR WITH VARIABLE PULSE WIDTH. | |
| US4450474A (en) | PAL System synchronizing signal generating apparatus | |
| US3920915A (en) | Circuit arrangement for mutual synchronization of the clock oscillators provided in the central offices of a pcm time-division multiplex telecommunication network | |
| US3671669A (en) | Recovery of horizontal sync pulses from a composite synchronizing format | |
| US3991270A (en) | Circuit arrangement for line synchronization in a television receiver | |
| KR20000023125A (en) | External synchronizing system and camera system using thereof | |
| US3518374A (en) | Apparatus for synchronizing master and slave television sync generators | |
| KR930011481B1 (en) | Synchronization control circuit for digital video optical transmitting apparatus | |
| JPH0628382B2 (en) | Vertical sync signal generation circuit | |
| KR0169855B1 (en) | Apparatus for controlling reset signals in trigger board | |
| KR930011482B1 (en) | Phase synchronization loop circuit for digital video optical transmitting apparatus | |
| KR100258625B1 (en) | Linear synchronize pulse phase variable device of camera | |
| JPS6382128A (en) | Phase locked loop circuit | |
| KR970001901Y1 (en) | Auto-control circuit for y/c signal delay time | |
| KR970005112Y1 (en) | Phase locking device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1A | A request for search or an international-type search has been filed | ||
| BI | The patent application has been withdrawn |