NL1008773C2 - Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten. - Google Patents

Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten. Download PDF

Info

Publication number
NL1008773C2
NL1008773C2 NL1008773A NL1008773A NL1008773C2 NL 1008773 C2 NL1008773 C2 NL 1008773C2 NL 1008773 A NL1008773 A NL 1008773A NL 1008773 A NL1008773 A NL 1008773A NL 1008773 C2 NL1008773 C2 NL 1008773C2
Authority
NL
Netherlands
Prior art keywords
layer
gate electrode
forming
self
opening
Prior art date
Application number
NL1008773A
Other languages
English (en)
Inventor
Shih-Wei Sun
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to NL1008773A priority Critical patent/NL1008773C2/nl
Application granted granted Critical
Publication of NL1008773C2 publication Critical patent/NL1008773C2/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

NL 43.511 Ra/hc
Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten ACHTERGROND VAN DE UITVINDING Gebied van de uitvinding
Deze uitvinding heeft betrekking op een werkwijze voor het vervaardigen van halfgeleiders, en meer in het bijzonder op zelfuitgerichte-lokale-verbinding- en contact-(SALIC)technologie, die een proces van zelfuitgerichte en 5 grensloze contacten, alsook een proces van lokale verbindingen integreert.
Beschrijving van aanverwante techniek
Wanneer de integratie van elementen in geïntegreerde schakelingen (IC) toeneemt, neemt de weerstand van source/-10 drain-gebieden in de elementen van metaaloxide-halfgeleider-(MOS)transistoren tegelijkertijd toe. Aangezien de weerstand van het source/drain-gebied nagenoeg gelijk is aan de weerstand van een kanaal van de MOS-transistor, wordt een proces van zelfuitgericht silicide (SALICIDE) toegepast voor het 15 reduceren van de laag-weerstand van de source/drain-gebieden, teneinde een geheel van smalle verbindingen tussen de metaal-laag en de MOS-transistor te behouden. Het salicide-proces wordt op dit moment toegepast in een werkwijze voor het vervaardigen van een uitermate-grootschalig-geïntegreerde-20 (VLSI)inrichting.
Voorts wordt een dubbele gate, zoals een N+/P'*'-poly-dubbele gate, in het element in een diep submicronproces toegepast wanneer een toename in de dichtheid van de geïntegreerde schakelingen en een afname van de afmeting van de 25 elementen noodzakelijk is. Voor een betere prestatie wordt een wolfraamsilicide-(WSix)laag gebruikt voor het bedekken van de gedoteerde polygate-laag van elementen, terwijl tegelijkertijd een polysilicide-gate wordt gevormd door het bepalen van de wolfraamsilicide-laag en de polygate-laag.
30 In de fig. 1A-1D wordt een conventionele werkwijze voor het vervaardigen van een zelfuitgericht silicide getoond. Als eerste is er, onder verwijzing naar fig. IA, een 1008773 2 siliciumsubstraat 10 dat smalle sleufisolatiegebieden 11, een gate-oxidelaag 12a, en een polygate-laag 13a omvat. Het smalle sleufisolatiegebied 11 wordt in een aantal stappen gevormd. Als eerste worden smalle sleuven gevormd in het sub-5 straat 10. Vervolgens worden de smalle sleuven gevuld met bijvoorbeeld siliciumdioxide. Tenslotte wordt het smalle sleufisolatiegebied gevormd door een anisotrope-droge-ets-werkwijze. Een actief gebied 9 voor een transistorelement wordt achtereenvolgens gevormd naast elk tweede smalle sleuf-isolatiegebied 11.
Voorts wordt de gate-oxidelaag 12a gevormd uit bijvoorbeeld siliciumdioxide. De polygate-laag 13a wordt gevormd 5 door middel van bijvoorbeeld een 1age-druk-chemische-damp-werkwijze. De dikte van de polygate-laag 13a bedraagt ongeveer 2000 A ~ 3500 A.
De polygate-laag 13a is, onder verwijzing naar fig. 1B, bedekt met een wolfraamsilicide-laag 14a. De wolfraam-10 silicide-laag 14a kan worden gevormd in een lage-druk-chemische -dampdepositie- (LPCVD) -werkwijze, waarbij de reactie wordt uitgevoerd door bijvoorbeeld een menggas van wolfraam-hexafluoride (WFS) en silaan bij een temperatuur van ongeveer 300°C « 400°C. De dikte van de wolfraamsilicide-laag 14a be-15 draagt ongeveer 40oA „ 800 A. Vervolgens wordt een silicium-nitride-laag 15a gevormd door depositie over de wolfraamsilicide-laag 14a. De werkwijze voor het vormen van de silicium-nitride-laag 15a is bijvoorbeeld een 1age-druk-chemische-dampdepositiewerkwijze.
20 Vervolgens wordt, onder verwijzing naar fig. 1C, een structuur voor de gate-elektrode 13' gevormd boven het substraat 10 door middel van een conventionele fotolithografieën etswerkwijze, waardoor de gate-oxidelaag 12a, de polygate-laag 13a, de wolfraamsilicide-laag 14a en de siliciumnitride 25 15a worden bepaald. De gate-elektrode 13' omvat een gate- oxide 12b, een polygate-laag 13b, een wolfraamsilicide-laag 14b en een siliciumnitride 15b.
Een afstand-laag 16 wordt, onder verwijzing naar fig. 1D, gevormd rond de zijwand van de gate-elektrode 13'.
30 Vervolgens wordt het zelfuitgericht silicide 17 gevormd op een gedeelte van het oppervlak van het substraat 10. Het 1008773 3 zelfuitgericht silicide 17 kan worden gevormd door een eerste stap van het vormen van een titaan-laag door middel van verstuiven over het silicium 10. Vervolgens wordt het silicide 17 gevormd in het interface van de titaan-laag en de 5 blootgestelde gedeelten van het substraat 10 door middel van bijvoorbeeld een snelle-thermische-oxidatiewerkwijze.
Wanneer, anderzijds, de integratie van de halfgelei-derinrichting toeneemt, kan het oppervlak van de chip niet genoeg gebieden verschaffen voor verbindingen binnen de in-10 richting. Om tegemoet te komen aan de toenemende behoefte aan inwendige verbindingen worden verbindingen van meer dan twee metaal-lagen op dit moment toegepast in het ontwerp van geïntegreerde schakelingen, in het bijzonder in complexe IC-producten, zoals bijv. een microprocessor. Zelfs vier of vijf 15 metaal-lagen worden in het ontwerp toegepast voor verbinding van de elementen in de microprocessor.
De fig. 2A-2D tonen een conventionele werkwijze voor het vervaardigen van lokale verbindingen in lokale gebieden in de inrichting. Fig. 2A toont een substraat 20, waarbij het 20 substraat 20 een smal sleufisolatiegebied 21 bezit voor het bepalen van de geheugencellen. Voorts is het substraat 20 bedekt door een gate-oxidelaag 22, een eerste gate-elektrode 23 en een tweede gate-elektrode 24 gevormd boven de gate-oxi-delaag 22, en afstand-lagen 25 die rond de zijwanden van de 25 eerste gate-elektrode 23 en de tweede gate-elektrode 24 zijn gevormd. De eerste gate-elektrode 23 en de tweede gate-elektrode 24 zijn vervaardigd uit bijvoorbeeld polysilicium dat is gedoteerd met verontreinigingen. De afstand-laag 25 is vervaardigd uit bijvoorbeeld siliciumdioxide.
30 Vervolgens wordt, onder verwijzing naar fig. 2B, een werkwijze voor het vormen van zelfuitgericht silicide (SALI-CIDE) toegepast. Voorafgaand aan het toepassen van het sali-cide-proces wordt het blootgestelde gedeelte van de gate-oxi-delaag verwijderd. De werkwijze omvat bijvoorbeeld als eerste 35 de stap van de depositie van een metaal-laag over de eerste gate-elektrode 23, de tweede gate-elektrode 24 en een gate-oxidelaag 22. De metaal-laag is bijvoorbeeld een titaan-laag die is gedeponeerd door middel van magnetron-DC-verstuiven.
De dikte van de metaal-laag bedraagt bij voorkeur ongeveer 1008773 4 200 ~ 1000 A. Vervolgens reageert de titaan-laag met het oppervlak van de eerste gate-elektrode 23, de tweede gate-elek-trode 24 en het blootgestelde gedeelte van het substraat 20 teneinde het silicide 26 op een hoge temperatuur te verkrij-5 gen. Het silicide is bijvoorbeeld titaansilicide (TiSi2) .
Een titaannitride-laag 27a wordt, onder verwijzing naar fig. 2C, door middel van reactieve-verstuivingsdepositie over het substraat 20 gedeponeerd om de eerste gate-elektrode 23, de tweede elektrode 24, en de afstand-laag 25 te bedek-10 ken. De reactieve-verstuivingsdepositiewerkwijze maakt gebruik van het titaan als een metaal-trefpreparaat. De door middel van treffen verstoven ionen reageren met het stikstof van het plasma in een met argon en stikstof gevulde omgeving voor het verkrijgen van titaannitride (TiN). Vervolgens wordt 15 een fotoresist-laag 28 over het substraat 20 gevormd, waarbij de fotoresist-laag 28 zodanig wordt bepaald dat deze gedeelten van het substraat 20 bedekt. Het gedeelte van de titaannitride-laag 27a dat zich op het oppervlak van de eerste gate-elektrode 23 en de helft van de tweede gate-elektrode 24 20 bevindt, is bijvoorbeeld, onder verwijzing naar fig. 2C, blootgesteld.
Het blootgestelde titaannitride 27a dat niet is bedekt door de fotoresist-laag 28 wordt, onder verwijzing naar fig. 2D, weggeëtst en de titaannitride-restlaag 27b wordt 25 gevormd. Vervolgens wordt, in het navolgende vervaardigings-proces, het voorzijde-proces van de lokale verbindingen uitgevoerd door het verwijderen van de fotoresist-laag 28. Het achterzijde-proces kan op eenvoudige wijze worden uitgevoerd door deskundigen teneinde de inrichting te voltooien.
30 Het is kritisch in LOGICA-technologie om de zelfuitgerichte, grensloze contacten en de lokale verbindingen (LI) tegelijkertijd te verschaffen. Ondertussen moet dit compatibel zijn met de zelfuitgerichte titaansilicide- (SALI-CIDE) en N+/P+-polydubbele-gateproces-LOGICA-modules. Bij de 35 conventionele vervaardigingswerkwijze wordt dit niet bereikt als gevolg van de moeilijkheden bij het integreren van het salicide-proces en de LI in het salicide- en N+/P+-poly-basis-lijn-logica-proces.
1008773 5
SAMENVATTING VRN DE UITVINDING
Het is daartoe een doelstelling van de onderhavige uitvinding om een werkwijze te verschaffen, waarin zelfuit-gerichte, grensloze contacten en lokale verbindingen van 5 halfgeleider-inrichtingen in een integraal proces worden vervaardigd .
Het is daartoe een andere doelstelling van de onderhavige uitvinding om een werkwijze te verschaffen, waarin de zelfuitgerichte titaansilicide-(SALICIDE) en de N+/P+-polydub-10 bele-gateproces-LOGICA-modules compatibel zijn. Dat wil zeggen dat deze uitvinding een zelfuitgerichte lokale-verbin-ding- en contact-(SALIC)werkwijze voor logica-technologie verschaft teneinde de zelfuitgerichte, grensloze contacten en de lokale verbindingen (LI) tegelijkertijd te vormen.
15 In overeenstemming met de voornoemde en andere doel stellingen van de onderhavige uitvinding wordt een werkwijze voor het vervaardigen van zelfuitgerichte, grensloze contacten en lokale verbindingen verschaft. De werkwijze omvat het verschaffen van een substraat, waarbij het substraat een aan-20 tal smalle sleufisolatielagen bezit, welke smalle sleufisolatielagen worden gebruikt voor het bepalen van tenminste een lokale verbindingsgebied en een actief gebied.
Vervolgens worden een eerste gate-elektrode en een tweede gate-elektrode gevormd op respectievelijk het lokale-25 verbindingsgebied en het actieve gebied. De eerste gate-elektrode en de tweede gate-elektrode bezitten respectievelijk een gate-oxidelaag, een polysilicium-laag boven de gate-oxi-delaag, een silicide-laag, en een eerste isolatielaag.
Vervolgens wordt een aantal source/drain-gebieden in 30 het substraat gevormd door middel van ionenimplantatie met gebruikmaking van de eerste gate-elektrode en de tweede gate-elektrode als maskers. Een eerste afstand-laag en een tweede afstand-laag worden gevormd rond de eerste gate-elektrode en de tweede gate-elektrode. Daarna worden een gedeelte van de 35 eerste gate-elektrode en een gedeelte van de eerste afstand-laag weggeëtst voor blootstelling van een gedeelte van de silicide-laag van de eerste gate-elektrode. Vervolgens wordt het blootgestelde gedeelte van de gate-oxidelaag verwijderd.
Vervolgens wordt de zelfuitgerichte silicide-laag ! 008773 6 gevormd op het blootgestelde oppervlak van het source/drain-gebied. Daarna worden een tweede isolatielaag en een diëlek-trische laag gevormd over de tweede isolatielaag. De tweede isolatielaag en de diëlektrische laag bezitten een eerste 5 opening boven het lokale-verbindingsgebied en een tweede opening boven het actieve gebied. De eerste opening wordt gebruikt voor het blootstellen van gedeelten van de eerste ga-te-elektrode, de silicide-laag, de eerste afstand-laag, en de zelfuitgerichte silicide-laag op het oppervlak van het sour-10 ce/drain-gebied rond de eerste elektrode. De tweede opening wordt gebruikt voor het blootstellen van gedeelten van de tweede gate-elektrode, de tweede afstand-laag, en de zelfuit-gerichte silicide-laag op het oppervlak van het source/drain-gebied rond de tweede elektrode.
15 Door middel van de hierboven beschreven werkwijze worden zelfuitgerichte, grensloze contacten en lokale verbindingen van halfgeleiderinrichtingen in een integraal proces vervaardigd. De werkwijze is compatibel met de zelfuitgerich-te titaansilicide-(SALICIDE) en N+/P+-polydubbele-gateproces-20 LOGICA-modules. Dat wil zeggen dat deze uitvinding een zelf- uitgerichte lokale-verbinding- en contact- (SALIC)-werkwijze voor logica-technologie verschaft teneinde de zelfuitgerich-te, grensloze contacten en de lokale verbindingen (LI) tegelijkertijd te vormen.
25 KORTE OMSCHRIJVING VAN DE TEKENING
De uitvinding zal duidelijker worden door lezing van de volgende gedetailleerde beschrijving van voorkeursuitvoeringsvormen, onder verwijzing naar de bijgaande tekening, waarin: 30 Fig. 1A-1D dwarsdoorsnede-aanzichten tonen van weer gavee van geselecteerde processtappen van een conventionele procedure die wordt gebruikt bij de vervaardiging van een zelfuitgericht silicide;
Fig. 2A-2D dwarsdoorsnede-aanzichten tonen van weer-35 gaves van geselecteerde processtappen van een conventionele procedure die wordt gebruikt bij de vervaardiging van lokale verbindingen; en
Fig. 3A-3H dwarsdoorsnede-aanzichten tonen van weer- 1008773 7 gaves van selecteerde processtappen van een procedure in overeenstemming met een voorkeursuitvoeringsvorm van de uitvinding.
GEDETAILLEERDE BESCHRIJVING VAN VOORKEURSUITVOERINGSVORMEN 5 De uitvinding verschaft een nieuwe werkwijze, waar bij zelfuitgerichte, grensloze contacten en lokale verbindingen van halfgeleiderinrichtingen in een integraal proces worden vervaardigd. De werkwijze is compatibel met zelfuitge-richte titaansilicide-(SALICIDE) en N+/P+-polydubbele-gatepro-10 ces-LOGICA-modules. Dat wil zeggen dat deze uitvinding een zelfuitgerichte lokale-verbinding- en contact-(SALIC)werkwij-ze voor logica-technologie verschaft teneinde zelfuitgerichte, grensloze contacten en lokale verbindingen (LI) tegelijkertijd te vormen.
15 De fig. 3A-3H tonen dwarsdoorsnede-aanzichten van weergaves van geselecteerde processtappen van een procedure in overeenstemming met de voorkeursuitvoeringsvorm van de uitvinding, waarbij een werkwijze voor zelfuitgerichte lokale-verbinding- en contact-(SALIC)technologie wordt geïntrodu-20 ceerd. Fig. 3A toont een substraat 30 en hierin gevormde smalle sleufisolatiegebieden 31. De smalle sleufisolatiege-bieden 31 zijn gevuld met bijvoorbeeld siliciumdioxide (Si02). Actieve gebieden en lokale-verbindingsgebieden van de halfgeleiderinrichting zijn bepaald tussen de smalle sleuf-25 isolatiegebieden 31, bijvoorbeeld het actieve gebied 9' en het lokale-verbindingsgebied 9" zoals is getoond in fig. 3A. Vervolgens worden een gate-oxidelaag 32, een polysilicium-laag, bijvoorbeeld een N+/P+-polydubbele-gate-laag 33, een silicide-laag, bijvoorbeeld een TiSi2-laag 34, en een isola-30 tielaag, bijvoorbeeld een siliciumnitride-laag 35 achtereenvolgens boven het substraat 30 gevormd.
De gestapelde structuur van de N+/P+-polydubbele-ga-te-laag 33, de TiSi2-laag 34, en de siliciumnitride-laag 35 wordt, onder verwijzing naar fig. 3B, bepaald door een con-35 ventioneel fotolithografie- en etsproces voor vorming van gate-elektroden, bijvoorbeeld een eerste gate-elektrode 3a boven het lokale-verbindingsgebied 9" en de tweede gate-elektrode 3b boven het actieve gebied 9'. De eerste gate-elektro- 10 087 7 3 8 de 3a omvat een N+/P+-dubbele-gate-laag 33a, een TiSi2-laag 34a, en een siliciumnitride-laag 35a. De tweede gate-elektro-de 3b omvat een N+/P+-dubbele-gate-laag 33b, een TiSi2-laag 34b, en een siliciumnitride-laag 35b. De eerste gate-elektro-5 de 3a en de tweede gate-elektrode 3b worden beschouwd als respectievelijk de gate-structuren voor het tegelijkertijd vormen van de lokale verbindingen en voor het zelfuitgerichte silicide in verschillende gebieden in dezelfde inrichting.
De source/drain-gebieden 36 worden, onder verwijzing 10 naar fig. 3C, gevormd in het substraat 30 naast gebieden onder de eerste gate-elektrode 3a en de tweede gate-elektrode 3b door middel van ionenimplantatie. Vervolgens worden afstand- lagen gevormd rond de zijwand van de gate-elektroden. Zoals is getoond in fig. 3C worden eerste afstand-lagen 37a 15 en 37b, en tweede afstand-lagen 37c en 37d gevormd rond respectievelijk de eerste gate-elektrode 3a en tweede gate-elektrode 3b. De afstand-lagen 37a, 37b en 37c, 37d zijn vervaardigd uit bijvoorbeeld siliciumnitride.
Een fotoresist-laag 38a wordt, onder verwijzing naar 20 fig. 3D, gevormd over het substraat 30. De fotoresist-laag 38a omvat een eerste opening 39, waarbij de eerste opening een gedeelte van ongeveer het halve oppervlak van de siliciumnitride-laag 35a, de afstand-laag 37a, en een gedeelte van de gate-oxidelaag 32 blootstelt. De opening 39 stelt een ge-25 deelte van het lokale-verbindingsgebied 9" bloot en wordt gebruikt voor het toelichten van het vormingsproces van de lokale verbindingen in de inrichting.
Vervolgens wordt de blootgestelde siliciumnitride-laag 35a en het horizontale gedeelte van de blootgestelde 30 afstand-laag 37a naast de siliciumnitride-laag 35a weggeëtst door middel van bijvoorbeeld een anisotrope etswerkwijze met gebruikmaking van de gate-oxidelaag 32 als een ets-stoplaag en met gebruikmaking van de TiSi2-laag 34a als een ets-eind-punt. Zoals is getoond in fig. 3E worden een siliciumnitride 35 35c en de afstand-laag 37e gevormd door middel van het hier boven beschreven etsproces. Daarna wordt de fotoresist-laag 38a verwijderd. Het blootgestelde gedeelte van de gate-oxidelaag 32 wordt verwijderd door middel van bijvoorbeeld een natte-etswerkwijze voor vorming van een gate-oxidelaag 32a.
1008773 9
Vervolgens wordt, onder verwijzing naar fig. 3F, een conventioneel proces voor het vormen van het zelfuitgerichte silicide toegepast voor het vormen van de silicides 42a, 42b en 42c in het oppervlak van de source/drain-gebieden. De si-5 licides 42a, 42b en 42c zijn vervaardigd uit bijvoorbeeld TiSi2. Daarna wordt een tweede isolatielaag aangebracht over het substraat 30, bijvoorbeeld een siliciumnitride-laag 44 die over het substraat 30 is gevormd. De siliciumnitride-laag 44 wordt gebruikt als een barrière-laag om beschadiging van 10 de inrichting te voorkomen, die wordt veroorzaakt door het plasma dat in het navolgende proces wordt gebruikt.
Vervolgens wordt een tussenlaags diëlektricum-(ILD)-laag 43 gevormd over het substraat 30 teneinde de siliciumnitride-laag 44 te bedekken. Daarna wordt een fotoresist-laag 15 38b gevormd over de ILD-laag 43. De fotoresist-laag 38b omvat een tweede opening 40 en een derde opening 41. De tweede opening 40 en de derde opening 41 bevinden zich boven respectievelijk het actieve gebied en het lokale-verbindingsgebied.
De gehele ILD-laag 43 boven het substraat 30 wordt, 20 onder verwijzing naar fig. 3G, omgezet in een ILD-laag 43a door het wegetsen van de blootgestelde ILD-laag 43 met gebruikmaking van de siliciumnitride-laag 44 als een ets-stop-laag. De ILD-laag 43a omvat een opening 40a en een opening 4la. De opening 40a stelt daardoor en gedeelte van de silici-25 umnitride-laag 35c, een gedeelte van de TiSi2-laag 34a, de afstand-laag 37e, en een gedeelte van het silicide 42a bloot. De opening 41a stelt daardoor een grenzeloos contactgebied 41' bloot. Het grensloze contactgebied 41a omvat een gedeelte van het smalle sleufisolatiegebied 31, een gedeelte van de 30 siliciumnitride-laag 35b, en een gedeelte van het silicide 42b. Daarna wordt de fotoresist-laag 38b verwijderd.
Overeenkomstig hetgeen hierboven is beschreven, wordt de opening 40a gebruikt voor het vormen van de lokale verbindingen, en wordt de opening 41a gebruikt voor het vor-35 men van het zelfuitgerichte en grensloze contact.
Een barrière-/lijm-laag 45 wordt, onder verwijzing naar fig. 3H, aangebracht over het substraat 30. De blootgestelde gedeelten, dat wil zeggen blootgestelde gedeelten van de siliciumnitride-laag 35c, de TiSi2-laag 34a, de afstand- 1008773 10 laag 37e en het silicide 42a in de opening 40a, en gedeelten van het smalle sleufisolatiegebied 31, de siliciumnitride-laag 35b, en het silicide 42b in de opening 41a worden bedekt door de barrière-/lijm-laag 45. De zijwanden van de opening 5 40a en de opening 41a worden ook bedekt door de barrière- /lijm-laag 45. De barrière-/lijm-laag 45 is vervaardigd uit bijvoorbeeld titaan en titaannitride.
Vervolgens wordt een wolfraam-bedekkingslaag 46 gevormd over het substraat 30 onder opvulling van de openingen 10 40a en 41a van de ILD-laag 43a, teneinde de barrière-/lijm- laag 45 te bedekken. De wolfraam-bedekkingslaag 46 wordt gevormd door middel van bijvoorbeeld chemische-dampdepositie. Een chemisch-mechanische polijstwerkwijze (CMP) wordt uitgevoerd voor het vlak maken van de barrière-/lijm-laag 45, de 15 wolfraam-laag 46, en de ILD-laag 43a. Een legeringslaag, bij voorbeeld een Al-Cu-laag 47, wordt gevormd over het substraat 30, dat wil zeggen over de ILD-laag 43a en de wolfraam-laag 46 teneinde de meervoudige verbindingen in de inrichting te vormen. Het navolgende proces voor de inrichting kan door 20 middel van een conventionele werkwijze worden uitgevoerd.
Overeenkomstig de hierboven beschreven voorkeursuitvoeringsvorm verschaft deze uitvinding een nieuwe werkwijze, waarbij zelfuitgerichte, grensloze contacten en lokale verbindingen van halfgeleiderinrichtingen in een integraal pro-25 ces worden vervaardigd.
Door gebruik te maken van het proces van deze uitvinding worden een aantal gewenste voordelen bereikt. Omdat de werkwijze bijvoorbeeld compatibel is met de zelfuitgerichte titaansilicide (SALICIDE) en N+/P+-polydubbele-gate-proces-30 LOGICA-modules, de zelfuitgerichte lokale-verbinding- en contact- (SALIC) werkwijze voor logica-technologie voor het tegelijkertijd vormen van de zelfuitgerichte, grensloze contacten en de lokale verbindingen (LI), wordt de vervaardigingstijd gereduceerd en ook de vervaardigingsefficiëntie verbeterd.
35 De uitvinding is beschreven met gebruikmaking van voorbeeldvoorkeursuitvoeringsvormen. Men dient zich echter te realiseren dat het kader van de uitvinding niet is beperkt tot de beschreven uitvoeringsvormen. Het is, in tegenstelling, de bedoeling dat dit verschillende modificaties en ver- 10087 7 3 11 gelijkbare configuraties dekt. Het kader van de conclusies, moet daarom in de breedst mogelijke interpretatie worden beschouwd, zodat alle dergelijke modificaties en vergelijkbare configuraties hierbinnen zijn omvat.
1008773

Claims (12)

1. Werkwijze voor het vervaardigen van zelfuitge-richte, grensloze contacten en lokale verbindingen, omvattende: het verschaffen van een substraat, waarbij het sub-5 straat een aantal smalle sleufisolatielagen bezit, welke sleufisolatielagen worden gebruikt voor het bepalen van tenminste een lokaal-verbindingsgebied en een actief gebied; het respectievelijk vormen van een eerste gate-elek-trode en een tweede gate-elektrode op het lokale-verbindings-10 gebied en het actieve gebied, waarbij de eerste gate-elektro-de en de tweede gate-elektrode respectievelijk een gate-oxidelaag, een polysilicium-laag boven de gate-oxidelaag, een silicide-laag en een eerste isolatielaag bezitten; het vormen van een aantal source/drain-gebieden in 15 het substraat door middel van ionenimplantatie met gebruikmaking van de eerste gate-elektrode en de tweede gate-elektrode als maskers; het respectievelijk vormen van een eerste afstand-laag en een tweede afstand-laag rond de eerste gate-elektrode 20 en de tweede gate-elektrode; het etsen van een gedeelte van de eerste gate-elektrode en een gedeelte van de eerste afstand-laag voor het blootstellen van een gedeelte van de silicide-laag van de eerste gate-elektrode; 25 het verwijderen van het blootgestelde gedeelte van de gate-oxidelaag; het vormen van een zelfuitgerichte silicide-laag op het oppervlak van het source/drain-gebied; en het vormen van een tweede isolatielaag en een di-30 elektrische laag over de tweede isolatielaag, waarbij de tweede isolatielaag en de diëlektrische laag een eerste opening boven het lokale-verbindingsgebied en een tweede opening boven het actieve gebied bezitten, welke eerste opening wordt gebruikt voor het blootstellen van gedeelten van de eerste 35 gate-elektrode, de silicide-laag, de eerste afstand-laag en de zelfuitgerichte silicide-laag op het oppervlak van het 1008773 source/drain-gebied rond de eerste elektrode, en elke tweede opening wordt gebruikt voor het blootstellen van gedeelten van de tweede gate-elektrode, de tweede afstand-laag, en de zelfuitgerichte silicide-laag op het oppervlak van het sour-5 ce/drain-gebied rond de tweede elektrode, waardoor het zelf-uitgerichte, grensloze contact en de lokale verbinding hierop worden gevormd.
2. Werkwijze volgens conclusie 1, die verder omvat: het vormen van een barrière-/lijm-laag op zijwanden 10 en bodems van de eerste opening en de tweede opening; en het vormen van een plug-laag over het substraat voor het vullen van de eerste opening en de tweede opening.
3. Werkwijze volgens conclusie 2, waarbij de bar-rière-/lijm-laag een Ti/TiN-laag is.
4. Werkwijze volgens conclusie 3, waarbij de Ti/TiN- laag door middel van depositie wordt gevormd.
5. Werkwij ze volgens conclusie 4, waarbij de plug-laag uit wolfraam bestaat.
6. Werkwijze volgens conclusie 1, waarbij de silici- 20 de-laag uit TiSi2 bestaat.
7. Werkwijze volgens conclusie 6, waarbij de silicide-laag door middel van depositie wordt gevormd.
8. Werkwijze volgens conclusie 1, waarbij de eerste isolatielaag en de tweede isolatielaag uit siliciumdioxide 25 bestaan.
9. Werkwijze volgens conclusie 1, waarbij de eerste afstand-laag en de tweede afstand-laag uit siliciumnitride bestaan.
10. Werkwijze volgens conclusie 1, waarbij het ver- 30 wijderen van de gate-oxidelaag door middel van een natte-ets- werkwijze plaatsvindt.
11. Werkwijze volgens conclusie 1, waarbij het vormen van het zelfuitgerichte silicide omvat: het vormen van een metaal-laag over het substraat; 35 het op een voorafbepaalde temperatuur laten reageren van de metaal-laag met het blootgestelde oppervlak van het source/drain-gebied voor het verkrijgen van het zelfuitgerichte silicide.
12. Werkwijze voor het vervaardigen van zelfuitge- 1 0 087 73 * 14 richte, grensloze contacten en lokale verbindingen, omvattende : het verschaffen van een substraat, waarbij het substraat een aantal smalle sleufisolatielagen bezit, welke 5 sleufisolatielagen worden gebruikt voor het bepalen van tenminste een lokaal-verbindingsgebied en een actief gebied; het respectievelijk vormen van een eerste gate-elek-trode en een tweede gate-elektrode op het lokale-verbindingsgebied en het actieve gebied, waarbij de eerste gate-elektro-10 de en de tweede gate-elektrode respectievelijk een gate- oxidelaag, een polysilicium-laag boven de gate-oxidelaag een silicide-laag en een eerste isolatielaag bezitten; het vormen van een aantal source/drain-gebieden in het substraat door middel van ionenimplantatie met gebruikma-15 king van de eerste gate-elektrode en de tweede gate-elektrode als maskers; het respectievelijk vormen van een eerste afstand-laag en een tweede afstand-laag rond de eerste gate-elektrode en de tweede gate-elektrode; 20 het etsen van een gedeelte van de eerste gate-elek trode en een gedeelte van de eerste afstand-laag voor het blootstellen van een gedeelte van de silicide-laag van de eerste gate-elektrode; het verwijderen van het blootgestelde gedeelte van 25 de gate-oxidelaag; het vormen van een zelfuitgerichte silicide-laag op het oppervlak van het source/drain-gebied; het vormen van een tweede isolatielaag en een di-elektrische laag over de tweede isolatielaag, waarbij de 30 tweede isolatielaag en de diëlektrische laag een eerste opening boven het lokale-verbindingsgebied en een tweede opening boven het actieve gebied bezitten, welke eerste opening wordt gebruikt voor het blootstellen van gedeelten van de eerste gate-elektrode, de silicide-laag, de eerste afstand-laag en 35 de zelfuitgerichte silicide-laag op het oppervlak van het source/drain-gebied rond de eerste elektrode, en welke tweede opening wordt gebruikt voor het blootstellen van gedeelten van de tweede gate-elektrode, de tweede afstand-laag, en de zelfuitgerichte silicide-laag op het oppervlak van het sour- 1008773 « ce/drain-gebied rond de tweede elektrode; het vormen van een barrière-/lijm-laag op zijwanden en bodems van de eerste opening en de tweede opening; en het vormen van een plug-laag over het substraat voor 5 het vullen van de eerste opening en de tweede opening. 1008773
NL1008773A 1998-04-01 1998-04-01 Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten. NL1008773C2 (nl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
NL1008773A NL1008773C2 (nl) 1998-04-01 1998-04-01 Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1008773A NL1008773C2 (nl) 1998-04-01 1998-04-01 Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten.
NL1008773 1998-04-01

Publications (1)

Publication Number Publication Date
NL1008773C2 true NL1008773C2 (nl) 1999-10-04

Family

ID=19766872

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1008773A NL1008773C2 (nl) 1998-04-01 1998-04-01 Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten.

Country Status (1)

Country Link
NL (1) NL1008773C2 (nl)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562207A1 (en) * 1992-03-27 1993-09-29 International Business Machines Corporation Method of forming thin film pseudo-planar PFET devices and structures resulting therefrom
EP0683514A1 (en) * 1994-05-19 1995-11-22 International Business Machines Corporation Overpass mask/insulator for local interconnects and fabrication methods for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562207A1 (en) * 1992-03-27 1993-09-29 International Business Machines Corporation Method of forming thin film pseudo-planar PFET devices and structures resulting therefrom
EP0683514A1 (en) * 1994-05-19 1995-11-22 International Business Machines Corporation Overpass mask/insulator for local interconnects and fabrication methods for the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GIVENS J ET AL: "SELECTIVE DRY ETCHING IN A HIGH DENSITY PLASMA FOR 0.5 UM COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOR TECHNOLOGY", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B, vol. 12, no. 1, 1 January 1994 (1994-01-01), pages 427 - 432, XP000429051 *

Similar Documents

Publication Publication Date Title
JP2999172B2 (ja) 自己整合された局所的相互接続及びコンタクトを行うための製造方法
US5668065A (en) Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects
US6287964B1 (en) Method for forming a metallization layer of a semiconductor device
EP0506426B1 (en) Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US5874353A (en) Method of forming a self-aligned silicide device
JP3025478B2 (ja) 半導体装置およびその製造方法
US7445996B2 (en) Low resistance peripheral contacts while maintaining DRAM array integrity
US6969882B2 (en) Interconnect line selectively isolated from an underlying contact plug
JP2007043177A (ja) 半導体素子の製造方法
US6689693B2 (en) Methods for utilization of disappearing silicon hard mask for fabrication of semiconductor structures
US6878597B2 (en) Methods of forming source/drain regions using multilayer side wall spacers and structures so formed
US7595521B2 (en) Terraced film stack
US6083827A (en) Method for fabricating local interconnect
JPH1187529A (ja) 集積回路コンタクト
US6372630B1 (en) Semiconductor device and fabrication method thereof
US6319826B1 (en) Method of fabricating barrier layer
US6103608A (en) Method of forming a contact window
NL1008773C2 (nl) Werkwijze voor het vervaardigen van zelfuitgerichte lokale verbindingen en contacten.
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
KR100422356B1 (ko) 반도체소자의 콘택 형성방법
GB2335539A (en) Manufacturing self-aligned borderless contacts and local interconnections
KR100284138B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3596062B2 (ja) コンタクト構造の形成方法
US20070010089A1 (en) Method of forming bit line of semiconductor device
TWI237870B (en) Method of fabricating a self-aligned contact opening and method of fabricating interconnects

Legal Events

Date Code Title Description
PD2B A search report has been drawn up
V1 Lapsed because of non-payment of the annual fee

Effective date: 20141101