MXPA98008820A - METODO Y APARATO PARA RE-TEMPORIZAR UNA SEñAL DIGITAL - Google Patents

Abstract

La presente invención es concerniente en general con la recepción de señales digitales y más específicamente con un método y aparato para re-temporizar señales digitales. La invención es de uso particular en el campo de difusión de vídeo digital. Esta invención provee un método para recibir una señal digital compuesta de uno o más paquetes, que se ha transmitido en un canal. Un indicador se aplica a cada paquete de la señal digital. El indicador es característico de la posición relativa de cada paquete con respecto al tiempo. La señal digital es emitida al liberar cada paquete cuandoel indicador llega a un velor predeterminado. Los paquetes pueden ser liberados de tal manera que se elimina cualquier error en la señal recibida en relación a una señal transmitida original.

Description

MÉTODO Y APARATO PARA RE-TEMPORIZAR UNA SEÑAL DIGITAL Descripción de la invención La presente invención se relaciona en general con la recepción de señales digitales y más específicamente con un método y aparato para re-temporizar señales digitales.

La invención es de uso particular en el campo de difusión de video digital . La transmisión de una señal de video digital de un sitio a otro es conocida como difusión de video digital. Un sistema de difusión de video digital incluye un transmisor, un canal de transmisión y un receptor el cual se encuentra en general en un sitio diferente del transmisor. La señal de video digital es usualmente comprimida en una serie de paquetes de datos consecutivos antes de ser transmitida. Algunos de los paquetes de datos también contienen información de control que es generada por referencia a un reloj del transmisor. La serie de paquetes de datos consecutivos son transmitidos sobre el canal de transmisión al receptor. El canal de transmisión puede ser clasificado ya sea como sincronizado o síncrono o asincrono. Ejemplos de canales de transmisión síncronos o sincronizados empleados comúnmente son las transmisiones por satélite, por cable o terrestres. Un ejemplo de canales asincronos incluyen redes conmutadas de paquetes, tales como aquellas utilizadas por la Internet (red internacional) . La transmisión en un canal síncrono o sincronizado da como resultado una serie continua de paquetes de datos que son recibidos en el receptor. Si la señal de video digital se transmite en un canal asincrono, cada uno de los paquetes de datos puede ser sometido a un retardo variable . La serie de paquetes de datos recibidos en el receptor es por consiguiente no continua. El retardo variable de los paquetes de datos para los canales asincronos es conocido como fluctuación. En el receptor, la señal digital es reconstruida a partir de los paquetes de datos al usar un reloj del receptor. Con el fin de obtener esto, el reloj del receptor debe ser sincronizado con el reloj del transmisor. Si los relojes del receptor y del transmisor no están sincronizados, entonces la información de control en los paquetes de datos recibidos no puede ser interpretada correctamente por el receptor. El reloj del receptor puede ser sincronizado con el reloj del transmisor al transmitir regularmente un paquete de referencia al receptor. El paquete de referencia contiene una muestra del reloj del transmisor. En la recepción de este paquete de referencia, el reloj del receptor puede ser ajustado tal como se requiera . En un estándar de compresión de video digital ISOIEC 131818 (conocido como MPEG-2) , los paquetes de referencia son denominados como paquetes de Referencia de Reloj de Programa (PCR) . El MPEG-2 coloca varias restricciones con respecto a la generación de paquetes de PCR. Los paquetes de PCR deben ser generados de un reloj del transmisor que corre a aproximadamente 27 MHz. La velocidad de cambio de frecuencia del reloj del transmisor debe ser de 75 MHz/segundo. Los paquetes de PCR deben ser transmitidos por lo menos cada 100 ms y la fluctuación de los paquete de PCR debe estar dentro de los 500 ns . Si una señal de video digital es transmitida en un canal asincrono, tal como una red de Modo de Transferencia Asincrono (ATM) , los paquetes de PCR contenidos en la misma serán sometidos a un retardo variable. Este retardo puede dar como resultado que la fluctuación exceda el máximo rango permisible (500 ns) . Por consiguiente los relojes del transmisor y del receptor pierden sincronización. La señal de video digital recibida puede ser reconstruida incorrectamente a no ser que la fluctuación se elimine o por lo menos sea devuelta a un intervalo dentro del rango permisible. La técnica previa sugiere que la fluctuación puede ser eliminada al hacer pasar los paquetes de datos recibidos a través de una memoria temporal o intermedia de primero en entrar primero en salir (FIFO: de las siglas en inglés firt-in-first-out) . La memoria FIFO es llenada a la mitad con paquetes de datos. Luego, los paquetes de datos son retirados de la memoria intermedia FIFO en una serie continua. Los paquetes de datos son retirados de tal manera que la memoria FIFO permanezca llena aproximadamente a la mitad. La velocidad de salida de la memoria FIFO es controlada al emplear algoritmos de control complejos. Esto se conoce por aquellos experimentados en la técnica como un método de reloj adaptable. Hay una diversidad de desventajas asociadas con el uso de algoritmos de control complejos para eliminar la fluctuación de una señal digital. En primer lugar, el método sólo funciona bien cuando la fluctuación es pequeña. En segundo lugar, la fluctuación puede ser solamente eliminada de una pluralidad de señales recibidas mediante elementos físicos (hardware) de replicación. Se requiere una implementación separada del algoritmo de control para cada una de las señales recibidas. La replicación del algoritmo de control compleja no es atractiva en términos de complejidad y costo de los elementos físicos (hardware) . La transferencia de múltiples señales en un canal asincrono requiere por consiguiente un procedimiento alternativo. De acuerdo a un aspecto de la presente invención, ee provee un método para recibir una señal digital compuesta de uno o más paquetes los cuales se han transmitido en un canal, el método comprende aplicar un indicador al o a cada paquete de la señal digital, aquel indicador es característico de la posición relativa del o de cada paquete con respecto al tiempo y liberar el o cada paquete cuando el indicador alcanza un valor predeterminado, para emitir mediante esto la señal digital. Una ventaja de la presente invención es que la fluctuación puede ser eliminada de múltiples señales que han sido transmitidas en un canal asincrono. El método utiliza operaciones de adición, sustracción y comparación que no requieren un procesamiento complejo. De acuerdo a un segundo aspecto de la presente invención, se provee un aparato para recibir una señal digital compuesta de uno o más paquetes, que se ha transmitido en un canal, que comprende un generador del indicador para aplicar un indicador al o a cada paquete de la señal digital, el cual indicador es característico de la posición relativa del o de cada paquete con respecto al tiempo y medios de liberación para liberar cada paquete cuando el indicador alcanza un valor predeterminado, para emitir mediante esto la señal digital . Ahora se hará referencia, a manera de ejemplo, a los dibujos adjuntos, en los cuales: La figura 1 es un diagrama de bloques simplificado de un sistema de difusión de acuerdo a la presente invención; La figura 2 muestra un diagrama de bloques de una unidad de recuperación de temporización, tal como se muestra en la figura 1; La figura 3 muestra un diagrama de bloques de una unidad de asignación de formación en hilera tal como se muestra en la figura 2 ; La figura 4 muestra un diagrama de flujo para la operación de la unidad de asignación de formación en hilera de la figura 3 ; La figura 5 ilustra la estructura de los paquetes de datos producidos mediante la unidad de asignación de formación en hilera de la figura 3; La figura 6 muestra un diagrama de flujo para inspeccionar o verificar la disponibilidad de paquetes de datos en la memoria FIFO de la figura 2; La figura 7 muestra un diagrama de flujo para hacer pasar los paquetes de datos de la memoria FIFO al multiplexor, tal como se muestra en la figura 2; La figura 8 ilustra las estructuras de la señal recibida y la señal re-temporizada de la figura 2; La figura 9 muestra un diagrama de flujo para rastrear la velocidad de datos de salida de la unidad de recuperación de temporación de la figura 2; y La figura 10 muestra un diagrama de flujo para actualizar el conteo de paquetes requerido en el proceso de rastreo o seguimiento de la figura 9. Un sistema de difusión de video digital mostrado en la figura 1, consiste de un servidor 10 de video, una red 11 del Modo de Transferencia Asincrono (ATM) y una unidad 12 de recuperación de temporización. El servidor 10 de video puede contener un gran número de señales de video comprimidas que van a ser transmitidas en la red de ATM 11. Antes de la transmisión, la pluralidad de señales de video comprimidas son multiplexadas a una sola corriente de paquetes de datos en el servidor 10 de video. La transmisión de la corriente de paquetes de datos en la red 11 de ATM producirá fluctuación en la corriente . La unidad 12 de recuperación de temporización elimina la fluctuación de la señal recibida 13 para producir una señal re-temporizada 14. En una modalidad, la señal re-temporizada 14 se puede hacer pasar a un receptor (no mostrado) . En una segunda modalidad, la señal re-temporizada 14 puede ser retransmitida en un canal síncrono o asincrono adicional a receptores adicionales (no mostrados) .

La figura 2 muestra un diagrama de bloques de la unidad 12 de recuperación de temporización ilustrada en la figura 1. La unidad 12 de recuperación de temporización incluye una unidad 20 de asignación de formación en hilera, una memoria 21 FIFO, un multiplexor 22, un controlador 23 y un reloj local 24. La fluctuación se elimina de la señal recibida 13 al hacer pasar los paquetes de datos a través de la unidad 20 de asignación de formación en hilera, la memoria FIFO 21 y el multiplexor 22 bajo el control del controlador 23. Este se describirá en mayor detalle posteriormente en la presente. Los paquetes de datos son emitidos de la unidad 12 de recuperación de temporización en la señal re-temporizada 14. La operación básica de la unidad 12 de recuperación de temporización se describe a continuación. Los paquetes de datos en la señal recibida 13 se hacen pasar a la unidad 20 de asignación de formación en hilera. Al entrar a la unidad 20 de asignación de formación en hilera, se asigna a cada paquete de datos un indicador de formación en hilera (no mostrado) . Los paquetes de datos e indicadores de formación en hilera asociados se hacen pasar luego a la memoria FIFO 21 para su almacenamiento. La memoria FIFO 21 se divide en una serie de secciones paralelas, una sección para cada una de las señales video en la señal recibida 13. La figura 2 muestra tres de tales secciones paralelas 21a, 21b y 21c. Los paquetes de datos e indicadores de formación en hilera asociados de cada señal de video son almacenados en la sección relevante de la memoria FIFO 21. Luego, los paquetes de datos son emitidos al multiplexor 22. Los paquetes de datos son emitidos de tal manera que la ocupación de cada sección de la memoria FIFO 21 permanece a la mitad de su capacidad. El controlador 23 controla la salida de los paquetes de datos al comparar los indicadores de formación en hilera asociados con el reloj local 24. Luego, el multiplexor 22 combina los paquetes de datos de la pluralidad de señales de video en una señal re-temporizada 14 en base a los paquetes de datos de salida. La operación de la unidad 12 de recuperación de temporización puede ser divida en una diversidad de procesos. El primer proceso (llegada de paquete) se lleva a cabo en la unidad 20 de asignación de formación en hilera. Un diagrama de bloques de la unidad 20 de asignación de formación en hilera se muestra en la figura 3. La unidad 20 de asignación de formación en hilera incluye un generador 30 del indicador de formación en hilera, un generador 31 de incrementos, un generador 32 de velocidad de incremento, un generador 33 de conteo de paquetes, un generador 34 de bandera de estado y un combinador 35.

El generador 30 del indicador de formación en hilera, el generador 31 de incrementos, el generador 32 de velocidad de incremento y el generador 33 de conteo de paquetes producen cada uno un parámetro, el cual se utiliza para re-temporizar las señales de video respectivas. Por ejemplo, si la señal recibida 13 contiene tres señales de video, entonces se almacenan tres parámetros del indicador de formación en hilera en el generador 30 del indicador de formación en hilera. Adicionalmente, tres parámetros de incremento son almacenados en el generador 31 de incrementos, tres parámetros de velocidad de incremento son almacenados en el generador 32 de velocidad de incremento y tres parámetros de conteo de paquetes son almacenados en el generador 33 de conteo de paquetes. Estos parámetros se emplean para eliminar la fluctuación de la señal recibida 13. Específicamente, estos parámetros ajustan la velocidad de datos de salida de la unidad 12 de recuperación de temporización. El generador 34 indicador (bandera) de estado produce una indicación de estado. El propósito del indicador de estado será explicado en detalle posteriormente en la presente. El proceso de llegada del paquete se lleva a cabo cada vez que un paquete de datos entra a la unidad 20 de asignación de formación en hilera. Este proceso se describe en el diagrama de flujo mostrado en la figura 4. Los parámetros almacenados en los bloques 30-33 son inicializados o ajustados a valores iniciales en la etapa 40. Los parámetros para cada señal de video en los bloques 30, 31 y 33 son actualizados en las etapas 41-43. En la etapa 41, el parámetro de incrementos se agrega al parámetro de indicador de formación en hilera. El parámetro de velocidad de incremento se agrega al parámetro de incrementos en la etapa 42. En la etapa 43, el parámetro de conteo de paquetes es incrementado por uno. El valor del indicador de formación en hilera producido por la etapa 42 y la bandera de estado se anexa al paquete de datos en el combinador 35 de la figura 3 (etapa 44 de la figura 4) . El paquete de datos con el indicador de formación en hilera y el indicador de estado unidos será denominado como un paquete combinado. La estructura básica del paquete combinado se muestra en la figura 5. El paquete combinado 50 incluye un paquete 51 de datos, un indicador 52 de formación en hilera y una bandera 53 de estado. Finalmente, en la etapa 45, el paquete 50 combinado se hace pasar a la sección apropiada de la memoria FIFO 21. La primera fase del proceso de re-temporización se repite cada vez que un paquete de datos llega a la unidad 12 de recuperación de temporizació . Se debe notar que la etapa de inicialización o ajuste a valores iniciales se presenta solamente una vez para cada una de las señales de video. Los parámetros en los bloques 30-34 son inicializados como se muestra en la Tabla 1. PARÁMETRO VALOR DE INICIALIZACION Indicador de formación en hilera Tiempo para llenar a la mitad la sección de memoria intermedia Valor de incremento Tiempo nominal entre paquetes Velocidad de incremento 0 Conteo del paquete 0 Tabla 1: Valores de ajuste a valores iniciales para el proceso de llegada del paquete El ajuste a valores iniciales del indicador de formación en hilera, como se muestra, provoca que cada sección 2la-2le de la memoria temporal o intermedia FIFO se llene a la mitad antes de que cualquier paquete de datos se separe. El valor de incremento es inicializado o ajustado a valores iniciales para representar un tiempo nominal entre los paquetes de datos. Esta combinación de parámetros provoca que los paquetes de datos salgan de la memoria FIFO 21 de una manera regular. En un sistema MPEG-2, el reloj local 24 (figura 2) corre a 27 MHz y como tal el indicador de formación en hilera y el valor de incremento se expresan en unidades de 27 MHz. La velocidad de incremento ajusta el tiempo nominal entre los paquetes y se ajusta inicialmente a cero. Esto se describirá en mayor detalle posteriormente en la presente. El conteo de paquete mantiene el seguimiento del número de paquetes combinados en cada sección de la memoria FIFO 21 y se ajuste a un valor inicial de cero . El proceso de llegada del paquete almacena los paquetes combinados 50 en las secciones relevantes de la memoria FIFO 21. La segunda fase del proceso de re-temporización (disponibilidad del paquete) indica cuando los paquetes combinados 50 están preparados para salir de la memoria FIFO 21. Este segundo proceso se describe en el diagrama de flujo mostrado en la figura 6. En la etapa 60, el controlador 23 (figura 2) inspecciona el indicador 52 de formación en hilera (figura 5) del primer paquete combinado 50 en la memoria FIFO 21. El controlador 23 compara el valor del reloj local 23 con el indicador 52 de formación en hilera (etapa 61) . En la etapa 62, el controlador 23 indica que el paquete combinado 50 está listo para salir de la memoria FIFO 21 cuando el valor del reloj local 24 es mayor o igual al valor del indicador 52 de formación en hilera. El proceso de disposibilidad del paquete es repetido para cada sección en la memoria FIFO 21 (etapa 63) . De esta manera, el controlador 23 verifica cuáles secciones de la memoria FIFO 21 tienen paquetes 51 de datos que están preparados para hacerse pasar al multiplexor 22.

La tercera fase del proceso de re-temporización (petición de paquete) provoca que los paquetes 51 de datos sean emitidos de la memoria FIFO 21 al multiplexor 22 (figura 2) . Este tercer proceso es mostrado en el diagrama de flujo de la figura 7. En la etapa 70, el multiplexor 22 solicita un paquete combinado 50 que ya se ha declarado preparado por la segunda etapa del proceso de re-temporización. El controlador 23 inspecciona el indicador 53 de estado del paquete combinado 50 y determinado si ha sido contado (etapa 71) . En la etapa 72, el parámetro de conteo de paquetes es disminuido por uno si el paquete combinado 50 no ha sido contado. Luego, el controlador 23 inspecciona si el paquete 51 de datos contiene un PCR (etapa 73) . Si el paquete 51 de datos incluye un PCR, el valor del PCR es ajustado en las etapas 74 y 75. Estas etapas compensan cualquier retardo de tiempo introducido al no emitir el paquete de datos 51 en el instante en que está preparado. En la etapa 74, se calcula la diferencia entre el valor del reloj local 24 y el indicador 52 de formación en hilera. En la etapa 75, esta diferencia se suma al valor de PCR. El indicador 52 de formación en hilera y el indicador de estado 53 son retirados del paquete de datos 51 en la etapa 76. Luego, el paquete 51 de datos se hace pasar al multiplexor 22 en la etapa 77. El multiplexor 22 combina los paquetes de datos en una corriente de bis continua. La corriente de bits continua es emitida de la unidad de recuperación de temporización como la señal re-temporizada 14. La figura 8 ilustra un ejemplo de la señal recibida 13 y la señal re-temporizada correspondiente 14. Ambas señales consisten de paquetes 80 de video y paquetes de PCR 81, conocidos en conjunto como paquetes de datos. La unidad 12 de recuperación de temporización genera la señal 14 re-temporizada al separar el retardo variable (fluctuación) 82 de la señal recibida 13. Con el paso del tiempo el flujo de paquetes de datos a la unidad 12 de recuperación de temporización debe ser igual al flujo de paquetes de datos hacia afuera de la unidad 12 de recuperación de temporización. El método para eliminar la fluctuación como se describe anteriormente depende de estimar exactamente la velocidad de datos requerida de la señal re-temporizada 14. La velocidad de datos determina qué tan rápido los paquetes 51 de datos deben salir de la memoria FIFO 21. Mientras mayor sea la velocidad de datos, menor será el valor de incremento en la unidad 20 de asignación de formación en hilera. Mientras menor sea la velocidad de datos, mayor será el valor de incremento. La velocidad de datos puede ser estimada al utilizar una diversidad de técnicas como se describirán en más detalle posteriormente en la presente.

Es razonable suponer que el servidor 10 de video de la figura 1 puede determinar la velocidad de datos correcta y transmitir este valor a la unidad 12 de recuperación de temporización. Luego, el valor de la velocidad de datos se puede recibir e interpretar por el controlador 23 (figura 2) . La velocidad de datos también se puede estimar mediante el conteo del número de paquetes entre los paquetes de PCR adyacentes. Además, la velocidad de datos se puede obtener a partir de la lectura de tablas de información estándar que se transmiten periódicamente con las señales de video. La obtención de un valor estimado exacto de la velocidad de datos no es una solución completa al problema de re-temporización. Puede haber una pequeña discrepancia entre la velocidad de datos real utilizada por el servidor 10 de video y la velocidad de datos que será producida por la unidad 12 de recuperación de temporización. Esto provocaría la ocupación de la memoria FIFO 21 ya sea para incrementar o disminuir y podría eventualmente conducir a un sobreflujo o subflujo de memoria. En la presente invención, esto se puede evitar al utilizar un proceso de rastreo. El proceso de rastreo o seguimiento asegura que cada sección de la memoria FIFO 21 permanezca llena aproximadamente a la mitad en toda la operación de la unidad 12 de recuperación de temporización.

El proceso de rastreo o seguimiento corre en paralelo con las otras etapas del proceso descrito anteriormente y se muestra en la figura 9. La primera etapa 90 del proceso de rastreo o seguimiento es actualizar el parámetro de conteo de paquetes en el bloque 33 de la unidad 20 de asignación de formación en hilera (figura 3) . Esto proporciona el número de paquetes combinados 50 que todavía no están preparados para salir de cada sección de la memoria FIFO 21. Esta etapa es explicada posteriormente en la presente en más detalle con referencia a la figura 10. El conteo de paquetes actualizado es comparado con un valor de lleno a la mitad en la etapa 91. Si se encuentra lleno a más de la mitad, la velocidad de retiro se incrementa (etapa 93) . Si el conteo de paquetes es menor que la mitad de lleno, la velocidad de retiro es disminuida (etapa 94) . Si el conteo de paquetes es aproximadamente igual a la mitad de lleno entonces la velocidad de retiro permanece substancialmente sin cambio. La velocidad de retiro puede ser ajustada al hacer variar la velocidad de incremento en la unidad 20 de asignación de formación en hilera. Normalmente, el parámetro de velocidad de incremento es restringido para estar dentro de un rango permisible. El ajuste de la velocidad de retiro se lleva a cabo durante la fase de llegada del paquete del proceso de re-temporización. La etapa de rastreo o seguimiento del proceso de re-temporización se ejecuta periódicamente para mantener a cada sección de la memoria FIFO 21 aproximadamente media llena (etapa 95) . La figura 10 muestra un diagrama de flujo para actualizar el conteo de paquetes (etapa 90 de la figura 9) . En la etapa 100, el controlador 23 (figura 2) determina si el primer paquete combinado 50 (figura 5) está preparado para salir de la memoria FIFO 21. Si está preparado, el controlador 23 inspecciona si el paquete combinado ha sido contado (etapa 101) . El indicador (o bandera) 53 de estado indica si el paquete combinado 50 ha sido contado o no . El conteo de paquetes es disminuido por cualquier paquete combinado 50 que está preparado pero todavía no ha sido contado (etapa 102) . En la etapa 103, los paquetes combinados 50 que han sido disminuidos son entonces indicados como contados . Este proceso es repetido para cada paquete en la memoria FIFO 21 (etapa 104) . En una modalidad adicional de la presente invención, el valor de incremento puede ser restringido para estar dentro de un rango permitido. La etapa de rastreo o seguimiento del proceso de re-temporización puede provocar que el valor de incremento se extienda más allá del rango permitido. Si esto ocurre, el controlador 23 hace surgir una alarma, restablece la velocidad de incremento a cero y devuelve el valor de incremento de tal manera que se encuentre dentro del rango permitido. En una modalidad adicional, el rango permitido del valor de incremento y el valor de la velocidad de incremento pueden ser sintonizados para coincidir con las características de las señales de video originales. Esto asegura que la unidad 12 de recuperación de temporización no degrade la temporización de las señales de video originales. Los elementos individuales de la presente invención no son indebidamente complejos. Sin embargo, el reto o desafío de implementar exitosamente la presente invención, radica en llevar a cabo el número requerido de operaciones en el tiempo disponible . El número de operaciones requeridas por segundo se puedan calcular al determinar la frecuencia del o de cada uno de los procesos en la presente invención y el tamaño de cada uno de los tipos de datos . La tabla 2 muestra los tamaños de datos típicos para una modalidad de la presente invención.

TIPO DE DATOS TAMAÑO SIGNIFICADO Paquete de Datos 188 bits Indicador de hilera 64 bits 32 bits por encima del entero, 32 bits debajo Valor de incremento 48 bits 16 bits por encima del entero, 32 bits debajo Velocidad de incremento 32 bits 32 bits debajo del entero Conteo de paquetes 16 bits 16 bits por encima del entero Tabla 2 : Tamaños de datos típicos Los tipos de datos incluyen paquetes de datos, indicadores de formación en hilera, valores de incremento, velocidades de incremento y conteo de paquetes . El tamaño de los tipos de datos se expresa en bits y es una indicación del valor máximo que cada tipo de datos puede tomar. La columna de "significado" es una indicación de cuántos bits componen la parte entera (mayor del entero) y cuántos bits componen la parte fraccional (menor del entero) . Esto demuestra la precisión de los tipos de datos. Se debe notar que el valor entero de la variable del indicador de formación en hilera se une a cada paquete de datos en el proceso de "llegada del paquete", esto es, 32 bits . La tabla 3 resume el número de operaciones por segundo que se requieren para cada proceso en la presente invención.

Tabla 3 : Resumen del número de operación por segundo para cada proceso Los procesos son clasificados como llegada del paquete, disponibilidad del paquete, petición del paquete y seguimiento. La tabla es dividida en el número de operaciones por segundo par cada proceso de acuerdo al tamaño del tipo de datos (16, 32, 48 o 64 bits) . Por ejemplo, la etapa de llegada del paquete de proceso de re-temporización requiere 80,000 operaciones de 16-bits/segun-do, 80,000 operaciones de 48 bits-segundo y 80,000 operaciones de 64 bits/segundo. La tabla 4 resume el número de operaciones/segundo si la presente invención se implementa al utilizar una aritmética de 32 bits. El número de operaciones/segundo se calcula de la tabla 3. Cada operación de 48 y 64 bits en la tabla 3 requiere dos operaciones en una máquina de 32 bits. TIPO DE PROCESO Número de operaciones/seg. al utilizar una aritmética de 32 bits Llegada del paquete 400,000 Disposibilidad del paquete 8,5000,000 Petición del paquete 87,000 Proceso de seguimiento 1,652,000 TOTAL 10,639,000 Tabla 4 : Resumen del número de operaciones por segundo requeridas para cada proceso al utilizar una aritmética de 32 bits.

La presente invención se ha descrito en relación con señales de video digitales. Sin embargo, la presente invención puede ser empleada para eliminar la fluctuación de cualquier señal digital a base de paquetes, por ejemplo, transmisión de datos de audio digital o datos digitales. En la figura 1, el servidor 10 de video podría ser reemplazado por una pluralidad de servidores de video o mediante una pluralidad de codificadores y un multiplexor. En la figura 1, la fluctuación también podría ser provocada por la transmisión de la señal digital sobre cualquier tipo de red asincrona o puede aún ser introducida al utilizar un dispositivo de grabación o registro. Se debe apreciar adicionalmente, que la presente invención podría ser adaptada para eliminar la fluctuación de acuerdo a cualquier estándar de transmisión y no está confinada a las aplicaciones de MPEG-2. También se debe apreciar que las modalidades de la presente invención mostradas en las figuras 1-3 son representativas del concepto de la invención. Modalidades alternativas pueden incluir el remplazo de la memoria FIFO 21 con una serie de memorias intermedias paralelas o memorias. El controlador 23 también puede ser reemplazado con múltiples controladores, por ejemplo, un controlador para cada etapa de proceso de re-temporización.

Claims (14)

1. Reivindicaciones 1. Un método para recibir una señal digital compuesta de uno o más paquetes, que se ha transmitido en un canal, el método está caracterizado porque comprende: aplicar un indicador al o a cada paquete de la señal digital, aquel indicador es característico de la posición relativa del o de cada paquete con respecto al tiempo; y liberar el o cada paquete cuando el indicador alcanza un valor predeterminado, para emitir mediante esto la señal digital .
2. 2. El método de conformidad con la reivindicación 1, caracterizado porque comprende además proveer la señal digital con una pluralidad de paquetes y aplicar un indicador diferente a cada uno de los paquetes .
3. 3. El método de conformidad con la reivindicación 1 o 2, caracterizado porque comprende además liberar el o cada paquete en un orden el cual es determinado por el indicador . 3
4. 4. El método de conformidad con cualquiera de las reivindicaciones 1 a 3 , caracterizado porque comprende además liberar el o cada paquete, de tal manera que se elimine cualquier error de temporización en la señal recibida en relación a una señal transmitida original .
5. 5. El método de conformidad con cualquiera de las reivindicaciones precedentes, caracterizado porque comprende además recibir la señal digital después que se ha transmitido en un canal asincrono.
6. 6. El método de conformidad con cualquiera de las reivindicaciones precedentes, caracterizado porque comprende además generar el indicador al determinar uno o más parámetros de la señal digital y al utilizar el o cada parámetro para producir el indicador.
7. 7. El método de conformidad con la reivindicación 6, caracterizado porque comprende además generar un indicador de formación en hilera, un valor de incremento y una velocidad de incremento.
8. 8. Un aparato para recibir una señal digital compuesta de uno o más paquetes, que se ha transmitido en un canal, caracterizado porque comprende: un generador del indicador de la aplicación de un indicador a el o cada paquete de la señal digital, aquel indicador es característico de la posición relativa del o de cada paquete con respecto al tiempo; y medios de liberación para liberar cada paquete cuando el indicador alcanza un valor predeterminado, para emitir mediante esto la señal digital.
9. 9. El aparato de conformidad con la reivindicación 8, caracterizado porque la señal digital comprende una pluralidad de paquetes y un indicador diferente se aplica a cada uno de los paquetes .
10. 10. El aparato de conformidad con la reivindicación 9, caracterizado porque el o cada paquete son liberados en un orden el cual es determinado por el indicador.
11. 11. El aparato de conformidad con cualquiera de las reivindicaciones 8 a 10, caracterizado porque el o cada paquete son liberados de tal manera que se elimina cualquier error de temporización en la señal recibida en relación a una señal transmitida original .
12. 12. El aparato de conformidad con cualquiera de las reivindicaciones 8 a 11, caracterizado porque la señal digital se ha transmitido en un canal asincrono.
13. 13. El aparato de conformidad con cualquiera de las reivindicaciones 8 a 12, caracterizado porque el indicador es generado al determinar uno o más parámetros de la señal digital y al utilizar el o cada parámetro para producir el indicador.
14. 14. El aparato de conformidad con la reivindicación 13, caracterizado porque los parámetros comprenden un indicador de formación en hilera, un valor de incremento y una velocidad de incremento.