MXPA02000479A - Seccion demoduladora en un receptor de protocolo multiple. - Google Patents

Abstract

Un receptor de multiple protocolo que incluye una seccion demoduladora. La seccion demoduladora incluye una pluralidad de demoduladores, cada demodulador tiene una terminal de salida de tres estados para generar datos digitales demodulados. Las terminales de salida de tres estados estan acopladas con una barra colectora de senal. La barra colectora de senal, a su vez, esta acoplada con un procesador de senal, como un procesador de transporte, para procesar los datos digital demodulados.

Description

SECCIÓN DEMODULADORA EN UN RECEPTOR DE PROTOCOLO MÚLTIPLE CAMPO DE LA INVENCIÓN La presente invención se relaciona con la demodulación y el procesamiento de señales moduladas de acuerdo con diferentes esquemas de modulación, como por ejemplo señales de satélite y 10 señales de alta definición de transmisión terrestre.

ANTECEDENTES DE LA INVENCIÓN En la actualidad, las señales digitales que llevan programación, 15 como la programación de datos/audio/video, se transmiten a los usuarios desde diferentes proveedores en diferentes formatos respectivos, algunas veces llamados protocolos Por ejemplo, las señales del sistema directo de satélite (DSS) están formateadas en un formato exclusivo y todas las señales que llevan programación 20 suministrada por satélites en este sistema están formateadas usando ese protocolo. De manera similar, en los Estados Unidos las señales de alta definición (HDTV) de transmisión terrestre están formateadas de conformidad con una norma propuesta inicialmente por el Advanced Televisión Standards Committee (ATSC) y aprobada por el 25 US Federal Communications Committee (FCC) y todas las señales de programación HDTV de transmisión terrestre se formatean usando ese protocolo. Las señales de transmisión directa de video en Europa pueden transmitirse por cualquier satélite, o a través de cable y todas las transmisiones se formatean de conformidad con la norma europea. También, las diferentes señales digitales se modulan en portadores para la transmisión a los usuarios que usan diferentes esquemas de modulación. Por ejemplo, las señales DSS se modulan usando un esquema de modulación clave de desplazamiento de cuadratura de fase (QPSK). Las señales de satélite DVB se modulan usando un esquema de modulación de amplitud de cuadratura (QAM) ya sea con una constelación de 64 ó 256 puntos. Las personas experimentadas en la técnica también entenderán que aunque los esquemas de modulación (por ejemplo, el QPSK) pueden utilizar diferentes parámetros, como un factor de exceso de anchura de banda, los cuales requieren de demoduladores para las diferentes señales a ser configuradas en forma distinta. Los usuarios desean recibir señales digitales desde cualquiera o de todos los protocolos, los cuales llevan las señales digitales que llevan la programación. En la actualidad, esto requiere de receptores separados, cada uno incorporado en un recinto separado, como la llamada caja sobrepuesta, para cada protocolo deseado. Cada receptor incluye un demodulador adaptado con el esquema de modulación de la señal digital modulada, y un procesador de transporte adaptado con el protocolo de la señal digital demodulada.

L .-___.__;__. __,_., ¡I^?^^?j «"»»»'• -»"• .„._>, .._,_* Sin embargo, los receptores separados son costosos para el usuario, requieren una gran cantidad de espacio para las diferentes cajas sobrepuestas, y su uso no es conveniente Por ejemplo, cada caja sobrepuesta puede tener su propio control remoto que puede ser incompatible con los de otras cajas sobrepuestas. Por lo tanto, es deseable proporcionar un receptor único en un recinto único que puede recibir en forma selectiva cualquiera de las múltiples señales digitales del protocolo. Tal receptor debe incluir una sección demoduladora que puede demodular en forma selectiva las señales moduladas mediante diferentes esquemas de modulación, y una sección decodificadora de transporte que puede procesar en forma selectiva las señales digitales demoduladas de conformidad con los protocolos respectivamente diferentes. Una solución de la técnica previa para una sección demoduladora incorporada analiza las funciones desempeñadas por cada uno de los demoduladores separados, y proporciona un único demodulador adaptable, el cual incluye circuitos de función para todas las funciones requeridas por los diferentes esquemas de modulación. La sección demoduladora cambia su configuración interna en respuesta a una señal de control para proporcionar las funciones requeridas para demodular el esquema de modulación seleccionado en ese momento Debido a que existen ciertas funciones que son comunes para la mayoría o todos los esquemas de modulación, esta técnica puede proporcionar un demodulador práctico q?,?e puede volverse a configurar para demodular las señales M de entrada moduladas de conformidad con una pluralidad de esquema de modulación predeterminados Las Patentes de Estados Unidos No. 5,671,253, otorgada el 25 de septiembre a Stewart y No 5,717,471, otorgada el 10 de febrero a Stewart, ilustran tales sistemas. Tales sistemas incluyen un demodulador adaptable que se puede fabricar en un único chip de circuito integrado (IC) y señales demoduladas moduladas de conformidad con los diferentes esquemas de modulación. Por ejemplo, la Patente de Estados Unidos No. 5,671,253 ilustra un sistema que puede demodular las señales DSS y satélite DVB y señales de cable y la Patente de Estados Unidos No. 5,717,471 ilustra un sistema que puede demodular señales de satélite, señales de transmisión terrestre y señales de cable. En cada uno de estos sistemas, los circuitos de función están fabricados en el IC demodulador para todas las funciones necesarias para los diferentes esquemas de modulación deseados con multiplexores entre ellos, para así volver a configurar el circuito en la manera adecuada para cada uno de los esquemas de modulación que se deseen recibir. Las señales de control son proporcionadas desde un controlador de satélite para cada uno de los multiplexores dentro del demodulador adaptable para colocarlos en un estado apropiado para el esquema de modulación deseado Otra solución de la técnica previa es proporcionar demoduladores separados para las señales deseadas, entonces proporcionar un multiplexor para conectar el demodulador dese(ado con el procesador de transporte en respuesta a una señal de control. La solicitud de Patente de Estados Unidos No. de Serie 09/427,388, presentada el 26 de octubre de 1999 por Grimes et al., ilustra tal sistema. En el documento No. de Serie 09/427/388, una pluralidad 5 de demoduladores, que demodulan señales moduladas de conformidad con una pluralidad de esquemas de modulación está acoplada al multiplexor de señal. Las señales de control son proporcionadas al multiplexor para acondicionar al multiplexor para conectar el demodulador deseado con el procesador de transporte. 10 En la anterior solución de la técnica previa, es muy costoso añadir un demoduiador adicional. El chip IC completo sobre el cual se fabrica la sección demoduladora se debe volver a analizar para determinar las nuevas funciones requeridas, para diseñar la circuitería para proporcionar esas nuevas funciones y para 15 interconectar la circuitería con la circuitería ya existente. Además, el procesador de control para el receptor debe proporcionar señales de control a todos los multiplexores en el chip IC. El añadir funcionalidad para un demodulador adicional puede requerir de multiplexores adicionales en el chip IC para interconectar los 20 circuitos de función adicionales y/o aumentar los multiplexores existentes al añadir más terminales de entrada. Esto a su vez, requiere de líneas de control adicionales y/o multiplexores aumentados. Esto puede requerir clavijas adicionales en el chip IC, o una complejidad adicional del sistema para distribuir las señales 25 de control. fe__Mfcii_____a______?^_ja__1_i .. ^^.¿.^j.^m^^juiattaM.^.. . ,.¿M_..... - -. . __...^._.^^....^_...~,.^^^^A>^^^.--.^- -^aa. _«a. .ÍA En la última solución de la técnica previa, los demoduladores adicionales pueden añadirse fácilmente, pero también requiere aumentar el multiplexor que conecta esos demoduladores con el procesador de transporte. Eso significa utilizar terminales de entrada disponibles pero no usadas. Por ejemplo, un ejemplo de un multiplexor pre-existente tiene cuatro terminales de entrada. En un sistema que originalmente incluye tres demoduladores, se puede añadir un cuarto al utilizar la cuarta terminal de entrada disponible pero no usada en el multiplexor. Sin embargo, la adición de un quinto demodulador requerirá otro diseño completo del circuito del multiplexor. Para cualquier caso, la adición de demoduladores requiere de señales de control adicionales para ese multiplexor y la clavijas adicionales en el chip multiplexor, o una complejidad adicional en el sistema de distribución de señal de control. Es conveniente que los receptores para las señales transmitidas en una pluralidad de protocolos y moduladas de conformidad con una pluralidad de esquema de modulación correspondientes sean construidos de tal forma que el añadir nuevos demoduladores sea fácil y económico.

BREVE DESCRIPCIÓN DE LA INVENCIÓN De conformidad con los principios de la presente invención, un receptor de múltiple protocolo incluye una sección demoduladora. La sección demoduladora incluye una pluralidad de demoduladores, cada demodulador tiene una terminal de salida de tres estados para generar datos digitales demodulados. Las terminales de salida de tres estados están acopladas con una barra colectora de señal La barra colectora de señal, a su vez, está acoplada con un procesador de señal, como un procesador de transporte para procesar los datos digitales demodulados. Una sección demoduladora diseñada en esta forma facilita el añadir un demodulador adicional. El demodulador adicional necesita tener únicamente una terminal de salida de tres estados, como los otros, y ser conectado a la barra colectora del sistema. No se necesita volver a diseñar un demodulador adaptable y no se necesita aumentar un multiplexor.

BREVE DESCRIPCIÓN DE LOS DIBUJOS La Figura 1 es un diagrama en bloque de una sección demoduladora de un receptor de conformidad con la presente invención; y la Figura 2 es un diagrama en bloque más detallado de una sección demoduladora de un receptor de conformidad con la presente invención, ilustrado en la Figura 1.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La Figura 1 es un diagrama en bloque de una sección demoduladora de un receptor de conformidad con la presente invención. En la Figura 1, una pluralidad 10 de N demoduladores está acoplada con sus respectivas fuentes (no mostradas) de señales moduladas de banda de base, moduladas de conformidad con uno de la pluralidad de esquemas de modulación respectivamente diferentes El demodulador 1 10(1) demodula las señales de acuerdo con un esquema de modulación (por ejemplo, VSB para HDTV), el demodulador 2 10(2) demodula señales de acuerdo con un esquema diferente de modulación (por ejemplo QPSK para DSS). El resto de los demoduladores demodulan señales de acuerdo con los esquemas de modulación respectivamente diferentes (por ejemplo, QSPK y QAM para DVB). Las terminales de salida respectivas de la pluralidad 10 de demoduladores están acopladas con una barra colectora 20 de señal que incluye datos y líneas de señal de control (no mostradas) en una manera conocida. La barra colectora 20 de señal también está acoplada con una terminal de entrada de un procesador 30 de transporte. El controlador 40 del sistema proporciona señales de control a la pluralidad 10 de demoduladores (y para otros circuitos - no mostrados). Cada uno de la pluralidad 10 de demoduladores incluye un tampón 12 de salida de tres estados para acoplar señales desde el demodulador a la barra colectora 20 de señales. Cada tampón de salida de tres estados incluye una terminal OE de entrada de control. El controlador 40 del sistema proporciona una señal de control para cada una de las terminales de entrada habilitadas por la salida de los tampones 12 de tres estados. Durante la operación, el controlador 40 del sistema proporciona una señal de control de habilitación de salida para el tampón 12 de tres estados de únicamente uno seleccionado de la pluralidad 10 de demoduladores. En respuesta a tal señal de control, el tampón 12 de tres estados en el demodulador 10 seleccionado produce señales de nivel lógico que representan los datos digitales demodulados desde ese demodulador 10. El resto (es decir, los no seleccionados) de la pluralidad 10 de demoduladores reciben señales de control para inhabilitar las salida del tampón 12 de tres estados. En respuesta a las señales de control, las terminales de salida de los tampones de tres estados están condicionadas para exhibir una impedancia alta de salida. En consecuencia, el seleccionado de la pluralidad 10 de demoduladores está acoplado con la barra colectora 20 de la señal, mientras que los otros de la pluralidad 10 de demoduladores quedan aislados de la barra colectora 20 de señal. Las señales desde el seleccionado de la pluralidad 10 de demoduladores son proporcionadas al procesador 30 de transporte mediante la barra colectora 20 de señal. El controlador 40 del sistema suministra señales de control (no mostradas) al procesador 30 de transporte en una manera conocida. En respuesta, el procesador 30 de transporte procesa las señales digitales demoduladas desde el seleccionado de la pluralidad 10 de demoduladores en una manera adecuada, para generar una señal de carga útil (no mostrada) que después se procesa también en una forma conocida. El tal receptor es posible proporcionar tanto demoduladores como sean requeridos para demodular todos los protocolos de señal m .i_f j.4ri _____ i í -_? üüiittin . ____________« pt* n i ^j^a^^átt^^m^í?m?^ m^^^^^^ tí^i ^tíMÉi íÉ deseados. También, es posible expandir el número de demoduladores en el receptor para añadir otro protocolo. No es necesario volver a diseñar el chip IC del demodulador adaptable de señal, tampoco es necesario aumentar el multiplexor, como en las soluciones de la técnica previa. La Figura 2 es un diagrama en bloque más detallado de una sección demoduladora de un receptor de conformidad con la presente invención ilustrado en la Figura 1. En la Figura 2, los elementos que son similares a los ilustrados en la Figura 1, están señalados con el mismo número de referencia y no se describen con detalle más adelante. Con el fin de simplificar la Figura, solamente se ilustran dos demoduladores , 10(1) y 10(2). Las personas experimentadas en la técnica entenderán que se pueden incluir más de dos demoduladores en un sistema de conformidad con la presente invención. En la Figura 2, cada uno de la pluralidad 10 de demoduladores genera cuatro señales que llevan los datos digitales demodulados desde ese demodulador. En la Figura 2, los datos digitales son llevados en la forma de una corriente de bits en serie. Una señal de datos (DATA) es generada, la cual lleva una señal de corriente de datos en serie con un formato sin-regreso-a-cero (NRZ), la cual representa los datos digitales demodulados y se genera una señal de reloj (RELOJ) correspondiente, que lleva la información de tiempo para permitir la sincronización de los datos dentro de la siguiente circuitería. Por.ejemplo, los datos con formato DSS, los datos en .__.-».*.._ ,,<_-__.__.____.. serie se producen esencialmente a 42 MHz, mientras que los datos con formato HDTV, los datos en serie se producen esencialmente a 43 MHz. Otros formatos producen datos en serie a diferentes velocidades de datos. El procesador 30 de transporte se fabrica para tener la capacidad de procesar datos en serie a todas las velocidades de datos producidas por la pluralidad 10 de demoduladores. Otras señales producidas por la pluralidad 10 de demoduladores es una señal válida en paquete (VÁLIDA EN PAQUETE) y una señal de datos en paquete (DATOS EN PAQUETE). La señal válida en paquete (VÁLIDA EN PAQUETE) está condicionada para adoptar un estado lógico uno cuando los datos en el paquete llevados en ese momento por la barra colectora 20 de señal, son válidos y el otro estado lógico cuando el paquete actual tiene tantos errores que los datos no se pueden recuperar en forma precisa. La señal de datos en paquete (DATOS EN PAQUETE) está condicionada para adoptar un estado lógico cuando los datos en serie llevados en ese momento en la barra colectora 20 de señal representan datos de transporte y el otro estado lógico cuando los datos en serie llevados en ese momento por la barra colectora 20 de señal representan la información de encabezado, como información de detección de error o de código de corrección. El procesador 30 de transporte ignorará los paquetes que no sean válidos, y los datos en serie que no representan datos de transporte, como se indica por las señales de VÁLIDAS EN PAQUETE o DATOS EN PAQUETE. «__..__. ____&______. '____ __ Estas cuatro señales se generan por cada uno de la pluralidad 10 de demoduladores en una manera conocida por la circuitería con diseño conocido (no mostrado) y se proporcionan a los circuitos 12 del tampón de tres estados. Las terminales de salida respectivas de los circuitos 12 del tampón de tres estados están acopladas con las líneas de señal correspondientes en la barra colectora 20 de señal, ilustrada con más detalle en la Figura 2. Las personas experimentadas en la técnica entenderán que las características de señal, tanto físicas como lógicas, para estas señales deben ser las mismas en cada uno de la pluralidad 10 de demoduladores. El controlador 40 del sistema genera señales de control para la pluralidad 10 de demoduladores. Un registro 14 de control en cada uno de la pluralidad 10 de demoduladores está acoplado para recibir la señal de control desde el controlador 40 del sistema en una manera conocida. Una terminal de salida del registro 14 de control se acopla en común con la terminal de entrada de habilitación de emisión de los tampones 12 de tres estados. Las personas experimentadas en la técnica entenderán que las señales de control pueden ser proporcionadas desde el controlador 40 del sistema a la pluralidad 10 de demoduladores mediante cualquier de un número de esquemas conocidos. Por ejemplo, el controlador 40 del sistema puede ser incorporado con un microprocesador y cada uno de la pluralidad 10 de demoduladores puede estar acoplado en común con la barra colectora de control del microprocesador. En una modalidad ilustrada, la pluralidad 10 de , fc **&&**'* *, _______L-5_ demoduladores está acoplada y controlada por el microprocesador a través de una barra colectora de control Philips 12C en una manera conocida. La barra colectora 20 de señal consiste de cuatro líneas de señal; una primera para la señal DATA de datos en serie y una segunda para la señal RELOJ de reloj de datos en serie. Estas dos líneas comprenden la porción de datos en la barra colectora 20 de señal. Una tercera línea de señal es para la señal válida en paquete (VÁLIDA EN PAQUETE) y una cuarta línea de señal es para la señal de datos en paquete (DATOS EN PAQUETE). Estas dos líneas de señal comprenden la porción de control de la barra colectora 20 de señal. El procesador 30 de señal recibe estas señales, extrae los datos digitales y en caso de que el paquete sea válido, y los bits de datos actuales representen datos de transporte, procesa los datos para extraer la carga útil en una manera conocida. En la Figura 2, la barra colectora 20 de señal está acoplada con el procesador 30 de transporte a través de un circuito 25 de tampón opcional, mostrado en líneas punteadas en la Figura 2. El circuito 25 tampón proporciona una potencia de accionamiento adicional para las señales en la barra colectora 20 de señal Esto puede ser necesario en caso de que la pluralidad 10 de demoduladores no estén ubicados con el procesador 30 de transporte. Por ejemplo, en caso de que la pluralidad 10 de demoduladores esté en uno o más chips IC, y el procesador de transporte sea un ch\o IC diferente, entonces la barra colectora de la ___. ____,» _ .. i __._..a_____-.. señal debe viajar a través de por ejemplo los trazos de un tablero de circuitos impresos (PCB). Con el fin de proporcionar una transmisión relativamente robusta, se requiere un tampón 25. Además, en la modalidad ilustrada, la pluralidad 10 de los 5 circuitos del demodulador se fabrican usando un proceso CMOS de 3.3 volts, mientras que el procesador 30 de transporte se fabrica usando un proceso TLL de 5 volts. En este diseño de sistema, el circuito 25 de tampón también incluye circuitería de encendido diseñada especialmente para mantener las terminal de salida 10 apagadas durante el encendido. Esto evita que las terminales de salida CMOS de 3.3 v de la pluralidad 10 de chips IC del demodulador se enganche inadvertidamente con las terminales de entrada de 5 v. del procesador 30 de transporte durante el encendido. 15 En la Figura 2, la barra colectora 20 de señal se ilustra incluyendo 4 líneas de señal. Las personas experimentadas en la técnica entenderán que son posibles otros arreglos. Por ejemplo, los datos digitales demodulados pueden ser representados en forma paralela en lugar de en forma en serie. En tal arreglo, habrá por 20 ejemplo, ocho líneas de datos para cada byte de datos. La señal de reloj RELOJ será un reloj byte en este arreglo. Esto aumenta el número de clavijas necesarias en la pluralidad 10 de demoduladores y el proceso 30 de transporte (y el tampón 25) y aumenta el número de tampones 12 de tres estados requeridos en cada demodulador 10, 25 pero disminuye la velocidad de bits de salida de la barra colectora 20 de señal por un factor de por ejemplo, ocho. También es posible eliminar la señal de DATOS EN PAQUETE en caso de que la circuitería adicional en el procesador 30 de transporte esté provisto para controlar la corriente de datos y determinar cuáles de los bits de datos (o bytes) representan datos de transporte y cuáles representan datos de corrección y detección de error De manera similar, es posible eliminar la señal VÁLIDA EN PAQUETE al incluir una indicación de la validez de datos dentro de los datos en paquete en sí. Finalmente, es posible eliminar la señal RELOJ de reloj de datos al usar una señal de datos auto sincronizada en lugar de la señal NRZ de la modalidad ilustrada. Así, es posible un mínimo de una terminal de salida, que lleva una señal de datos auto-sincronizada. Sin embargo, se considera que la modalidad ilustrada es el arreglo más práctico para la barra colectora 20 de señal. _._ '<& _. -I <* ^fe_~ l*?. »_ _ . .i _ __.. _,___._ i-

Claims (13)

REIVINDICACIONES

1 En un receptor de múltiple protocolo, una sección demoduladora comprende. una pluralidad de demoduladores; y un procesador de señal para procesar los datos demodulados; caracterizado porque la pluralidad de demoduladores demodulan datos que tienen esquemas de modulación respectivamente diferentes, y cada uno tiene una terminal de salida de tres estados para los datos demodulados; y una barra colectora de señal acoplada entre las terminales de salida respectivas de la pluralidad de demoduladores y el procesador de señal.

2. La sección demoduladora de conformidad con la reivindicación 1, caracterizada porque un sistema controlador acoplado con la pluralidad de demoduladores para acondicionar uno seleccionado de la pluralidad de demoduladores para pasar los datos demodulados a través de la terminal de salida a la barra colectora de señal y acondicionar a los otros de la pluralidad de demoduladores para exhibir una impedancia alta en sus terminales de salida respectivas.

La sección demoduladora de conformidad con _«__,_ i : ._J.«__B__A.,...___«^fc^-_____^^ -*•-••- --•--*- ' reivindicación 1, caracterizada porque cada uno de la pluralidad de demoduladores comprende un tampón de tres estados que tiene una terminal de salida acoplada con la barra colectora de señal.

4. La sección demoduladora de conformidad con la reivindicación 1, caracterizada porque el tampón de tres estados en cada uno de la pluralidad de demoduladores también comprende una terminal de entrada de control; y la sección demoduladora también comprende un controlador del sistema, acoplado respectivamente con la terminal de entrada de control del tampón de tres estados en cada uno de la pluralidad de demoduladores, para acondicionar el tampón de tres estados en uno seleccionado de la pluralidad de demoduladores para pasar los datos demodulados a través de la terminal de salida a la barra colectora de señal y acondicionar el tampón de tres estados en los otros de la pluralidad de demoduladores para exhibir una alta impedancia en sus terminales de salida respectivas.

5. La sección demoduladora de conformidad con la reivindicación 4, caracterizado porque: cada uno de la pluralidad de demoduladores comprende una pluralidad de tampones de tres estados que tienen sus terminales de entrada de control acopladas en común con el controlador del sistema; y la barra colectora de señal comprende una pluralidad de líneas _._._ ___.__• .--fe ______* i ..,-__•.,_ u._______________t. de señal acopladas respectivamente con las terminales de salida respectivas de la pluralidad de tampones de tres estados

6. La sección demoduladora de conformidad con la reivindicación 4, caracterizado porque cada uno de la pluralidad de demoduladores también comprende un registro de control que tiene una terminal de entrada acoplada con el controlador del sistema y una terminal de salida acoplada con la terminal de entrada de control del tampón de tres estados.

7. La sección demoduladora de conformidad con la reivindicación 1, caracterizado porque un tampón está acoplado entre la barra colectora de señal y el procesador de señal.

8. La sección demoduladora de conformidad con la reivindicación 1, caracterizado porque el procesador de señal es un procesador de transporte.

9. Un receptor de video del usuario, capaz de recibir y procesar una pluralidad de señales representativas de video, caracterizado porque comprende una pluralidad de demoduladores para generar señales representativas de video demoduladas; y un procesador de transporte que se puede controlar para procesar la seleccionada de las señales representativas de video , _g_Mt_a_tai. *:,>_»__ « .<.». -_- .á_-*. «*. _.- , _ .-_,,_ *»¿'t^ demoduladas, para generar la señal de video representada, caracterizado porque: las señales representativas de video tienen protocolos de datos respectivamente diferentes y que son moduladas usando esquemas de modulación respectivamente diferentes; la pluralidad de demoduladores genera las señales representativas de video demoduladas que tienen protocolos de datos correspondientes, cada demodulador tiene una terminal de salida de tres estados; 10 el procesador de transporte que se puede controlar procesa la señal representativa de video demodulada de acuerdo con el protocolo de datos correspondiente; y una barra colectora acoplada entre las terminales de salida respectivas de la pluralidad de demoduladores y el procesador de transporte controlable. 15

10. El receptor de video del usuario de conformidad con la reivindicación 9, caracterizado porque el procesador de transporte que se puede controlar se fabrica en un único circuito integrado. 20

11. El receptor de video del usuario de conformidad con la reivindicación 9, caracterizado porque el receptor está contenido dentro de un único recinto

12. El receptor de video del usuario de conformidad con la 25 reivindicación 9, caracterizado porque los protocolos de datos ^^^:^^^^l___^__^.t^^^j__.-^=A__.-^-j**'^»>. respectivamente diferentes se seleccionan del grupo que consiste de señales del sistema directo de satélite, señales de televisión de alta definición de transmisión terrestre y señales de transmisión directa de video.

13. El receptor de video del usuario de conformidad con la reivindicación 9, caracterizado porque los esquemas de modulación respectivamente diferentes se seleccionan del grupo que consiste de clave de desplazamiento de cuadratura de fase , vestigial sideband (VSB) y modulación de amplitud de cuadratura. _.- _a____