DISPOSITIVO PARA LA TRANSFORMACIÓN RÁPIDA DIGITAL/ANALÓGICO
DE SEÑALES MODULADAS EN AMPLITUD DE PULSO CAMPO DE LA INVENCIÓN. La invención se refiere a un dispositivo para la transducción rápida de señales digital-análogo (D/A) de señales moduladas en amplitudes de pulso (PWM) especialmente de señales de salida digitalizadas y transformadas en señales PWM análogas, de una zona lamda en un vehículo de motor de acuerdo a las características de la idea principal de la reivindicación 1. Los controladores modernos, por razones de costo, recientemente se aplican para aplicaciones de procesador de señal digital en sistemas de regulación, para eso las magnitudes medidas análogas por medio de un transductor análogo/digital-AD, se digitalizan en el microcontrolador por medio de un programa se modifican (filtración, comparación con magnitudes nominales, regulador PID, etc.) y a continuación por medio de un transductor D/A se vuelven a transformar en una señal digital . Los microcontroladores contienen precisamente de manera usual, transductores D/A para la digitalización de magnitudes de medición análogas, sin embargo, un transductor D/A por regla general no está integrado. Una posibilidad para la transformación o transducción D/A es la utilización de un transductor externo D/A; esto es la solución técnicamente óptima, sin embargo es también la más intensiva en costos. En un transductor en serie D/A con una frecuencia de pulso de por ejemplo 500kHz, en una exactitud de 10 Bit se produce una duración de transducción de teóricamente 2 ms pero en la práctica de aproximadamente 3 ms. Esta duración de transformación se presenta como tiempo de retraso en el desplazamiento de las fases del rizo de regulación. Otra posibilidad es la transformación de las señales digitales en el microprocesador en una señal con una frecuencia fija, así como una proporción de sonda proporcional al valor digital, con una proporción de teclado con un filtrado de pasa bajas externo sucesivo para eliminar la fracción de tensión alterna. Esta solución es esencialmente en precio mejor que un transductor D/A, y es el más frecuente para aplicaciones de poca responsabilidad. Para la aplicación entre un sistema de regulación tiene esta solución, sin embargo la desventaja de que el pasa bajas necesario para la filtración retrasa mucho la fase de la señal (tiempo de marcha del grupo) . Si queda este atraso dentro del rizo de regulación, entonces conduce al retraso de fase conjunto del rizo de regulación. Por ejemplo, si en un pasa bajas de tercer orden con una frecuencia de 100 Hz . La amortiguación es -60 dB esto es, la amplitud de una señal PWM se debilita con 5 V a 5mV.
En un aumento de la frecuencia PWM a 250 Hz a un ajuste correspondiente del pasa bajas, se reduciría el tiempo de marcha de grupo a 20 ms lo que aproximadamente corresponde al límite técnico de este sistema. ANTECEDENTES DE LA INVENCIÓN Por los Patent Abstracts of Japan (resúmenes de patentes del Japón) volumen 016, no. 055 (E-1165) , 12. Febrero 1992 (1992-02-12) -& JP 03254214 A (Fuji Electric Co. Ltd) , 13 de Noviembre de 1991 (1991-11-13) se conoce un aparato para la transducción D/A de las señales PWM el cual presenta un monovibrador (Monoflop) , dos integradores y un amplificador de desacoplamiento, donde uno de los integradores integra la señal PWM durante una fase elevada y cuando menos durante la siguiente fase baja prepara la tensión transformada D/A en la salida. En esta fase baja el otro condensador intermediamente se descarga. Por los resúmenes de patentes del Japón vol. 006, no. 119 ( E-116) , 3. Julio 1982 (1982-07-03)- & JP 57 048826 a (Japan Electronic Control Syst Co. Ltd) , 20 de marzo de 1982 (1982-03-20) , se conoce un aparato para la transducción D/A de señales PWM con un monoflop, un integrador, un condensador de memoria y un amplificador de desacoplamiento, donde la señal PWM se integra durante su fase baja (Low-Phase) . Por el DE 32 37 386 C2 , se conoce un transductor digital análogo del tipo de contador para la elaboración de una señal de tono estéreo modulada de código de pulso, en la cual las palabras de datos digitales que aparecen cambiantes del canal de tono izquierdo y derecho se transforman en serie en corrientes análogas correspondientes, las cuales paralelamente se transforman en un sendo integrador en señales de tensión, que a continuación corren sobre un sendo filtro de pasa bajas. SUMARIO DE LA INVENCIÓN Es tarea de la invención un aparato de buen precio para la transducción rápida y exacta D/A de las señales PWM sin utilizar un transductor D/A de un precio elevado, sin embargo con un retraso de fase comparable a un transductor D/A. Esta tarea de acuerdo con la invención, se resuelve con un aparato o dispositivo con las características de la reivindicación 1. Con formaciones ventajosas de la invención que se presentan en las subreivindicaciones . El dispositivo de acuerdo con la invención, presenta una frecuencia de pulso de 500 kHz. que es con lo que funciona el transductor digital 10 Bit-D/A que tiene atrasos de fase comparables propiamente de aproximadamente 10 ms en 100 Hz y aproximadamente 4 ms en una frecuencia de pulso de 250 Hz . Es especialmente de buen precio en semejanza a un transductor D/A integrado y presenta en la posición central una exactitud básica elevada, lo que es especialmente importante en la generación de tensiones de salida simétricas . BREVE DESCRIPCIÓN DE LAS FIGURAS Un ejemplo de realización de la invención se describirá a continuación, haciendo referencia al dibujo esquemático. En el dibujo muestran: La figura 1 la conexión de un dispositivo, de acuerdo con la invención; La figura 2 diferentes cursos de señal . DESCRIPCIÓN DE LA INVENCIÓN La figura l, muestra un microcontrolador µC el cual tiene coordinado la señal de salida de un sensor mayor S, por ejemplo de una sonda lamda coordinada en el tubo de escape de una máquina de combustión interna. El microcontrolador µC se introduce una señal digital y se elabora (filtración, comparación con valores nominales, regulador PID, etc.) . La señal digital elaborada aparece transformada en una señal PWM con frecuencia constante proporcional a la señal digital, en la salida A del microcontrolador µC. La señal PWM, se conduce a un monoflop MF disparado para una duración de por ejemplo 30-50 µC y paralelamente a un flipflop FF que actúa como divisor de frecuencia. El monoflop MF y el flipflop FF, pueden ahorrarse si su señales de salida se generan en el microcontrolador. La señal PWM se conduce a través de una resistencia Rl, también a una conexión lx de un primer transformador SWl controlado por la señal de salida del monoflop. Una segunda conexión ly del primer conmutador SWl, está unida con la entrada de inversión de un primer amplificador de operación 0P1. Entre esta entrada de inversión y la salida del primer amplificador de operación 0P1, está conectado un primer condensador Cl. La salida del primer amplificador de operación OPl está unido con una tercera conexión lz del primer transformador SWl. La entrada no inversora del primer amplificador de operación OPl, recibe una tensión de referencia Uref . El primer amplificado de operación OPl forma conjuntamente con el primer condensador Cl y la resistencia Rl un integrador de inversión si la primera conexión lx del primer transformador o convertidor SWl está unido con la segunda conexión ly. El integrador integra la señal PWM y la transforma en una señal simétrica en referencia a una tensión de referencia predada. Si la tercera conexión lz del primer transformador SWl está unida con la segunda conexión ly, aparece en la primera salida de la señal PWM transformada en un valor análogo. Esta salida está unida con su entrada de inversión. En otra conformación ventajosa de la invención, está la salida del segundo amplificador de operación 0P2 unida con el (o con una) entrada del transductor A/D del microcontrolador µC. La función de esta medida se describirá más adelante. El convertidor segundo y tercero SW2 y SW3 se conectan sincrónicamente de la señal de salida del flipflop FF como más tarde se describirá detalladamente. La figura 2, muestra en el curso de la señal a dos períodos de la señal PWM que aparece en la salida A del microcontrolador µC, donde en el primer período se toma una proporción de prueba de 80% y en el segundo período una del 20%. En el eje de las sisas de todos los cursos de señal en la figura 2 se marca el tiempo t; los puntos 0 de las ordenadas de las señales a, b y c se coordinan a un potencial OV = "L", mientras las amplitudes de estas señales deben mostrar un potencial de + 5V = "H" . Los puntos cero de las ordenadas de las señales d hasta g, se coordinan a un potencial de + 2.5 V, en tanto que las amplitudes de esta señal pueden presentar un potencial de + 2.5 V + 2.5 V (así + 5V y OV) . El procedimiento para el funcionamiento de este dispositivo se explicará más detalladamente en referencia de los cursos de señal a hasta g, representados en la figura 2. Por medio de la posición de conexión del primer convertidor SWl (señal de salida mf del monoflop en +5 V = H; conexiones lx y ly unidas entre sí; tO hasta t2) se conduce la señal PWM (figura 2a) al integrador de inversión. Con el flanco ascendente de la señal PWM (figura 2a) , se pone en corto circuito el primer condensador Cl a través del primer convertidor SWl (las conexiones ly y lz están unidas entre sí) durante un tiempo dado de acción del monoflop MF disparado en el flanco, de aproximadamente 30-50 µs (tO hasta ti) y queda entonces en el potencial de referencia de + 2.5 V. Este tiempo de descarga es muy pequeño en comparación con los períodos de PWM de aproximadamente 10 ms (4 ms) . Para evitar una falla en el transductor A/D puede la fase elevada de cada señal PWM prolongarse en estos 30-50 µs, empezando en el punto ti se descarga el primer condensador Cl a través del primer convertidor SWl (las conexiones lx y ly están unidas entre sí) con una velocidad carga/descarga de 2.5 V/período en tanto, que la señal PWM queda en el nivel H (ti hasta t2 en la figura 2d) . En la frecuencia de pulso supuesta de 100 Hz y la relación de sonda o prueba del 80% se descarga el condensador en una tensión de + 2.5 V - 0.8 * 2.5 V = + 0.5 V, la que alcanza en el punto de tiempo t2. A continuación queda la señal PWM para el resto del 20% de la duración de período (t2 a t3 en el nivel L) ; mientras en este tiempo el primer condensador Cl se carga de + 0.5 V a 0.2 * 2.5 V = 0.5 V en + l V. Durante el segundo período (t3 hasta t6) se repite el proceso, empezando con el corto circuito del primer condensador Cl a + 2.5 V (t3 hasta t4; figura 2b, d) a continuación descarga ( duración de período 20%) en + 2.5 V - 0.2 * 2.5 V = + 2 V (t4 hasta t5) y carga (duración de período 80%) en 2.0 V + 0.8 * 2.5 V = + 4.0 V (t5 hasta t6) . Con cada flanco ascendente de la señal PWM (tO, t3, t6... ) se conmuta el flipflop FF. Su señal de salida se representa en la figura 2c. Esta señal de salida FF controla los dos convertidores SW2 y SW3 de tal modo que por ejemplo en un período ( de tO a t3 si ff = H) el segundo condensador
C2 se une con la salida del primer amplificador de operación
OPl, y el tercer condensador C3 está unido con la entrada no inversora del segundo amplificador de operación OP2, y en el siguiente período (de t3 a t6, si ff = L) el segundo condensador C2 está unido con la entrada no inversora del segundo amplificador de operación OP2, y el tercer condensador C3 está unido con la salida del primer amplificador de operación OPl, etc. Esto tiene como consecuencia que en un período
(primero) de tO hasta t3 el segundo condensador C2 sigue exactamente la tensión o voltaje del primer condensador Cl .
La tensión que presenta en el punto de conmutación t3 la mantiene constante para el siguiente período de t3 hasta t6.
Esta tensión aparece durante toda la duración del segundo período en la salida del segundo amplificador de operación
0P2 (figura 2e) . En el siguiente período (que es el segundo de t3 a t6) sigue el tercer condensador C3 exactamente la tensión del primer condensador Cl. La tensión que presenta en el punto de conmutación t6, la mantiene constante para el siguiente período ( t6) ; esta tensión aparece durante toda la duración del tercer período en la salida del segundo amplificador de operación OP2 (figura 2f, 2g) . Por medio de la conmutación sincrónica en el principio de cada período PWM, se realiza la carga de los condensadores C2, C3 lentamente con la velocidad del integrador. De esta manera se evitan elevadas corrientes de carga. Correspondientemente, sigue exactamente la tensión en estos condensadores la tensión del integrador. Para C2, C3 son utilizables condensadores con grandes valores de capacidad lo que disminuye la caída de tensión en las fases de detensión. De esta manera se transforma la señal PWM en una señal análoga (escala de tensión en las ordenadas de la figura 2g) , donde una proporción de sonda PWM de 0% de una tensión en la salida del segundo amplificador de operación OP2, corresponde a + 5 V; 50% "=" + 2.5 V, 100 % "=" OV. El atraso de fase (corresponde a la duración del período) de la conexión descrita es de 10 ms en una frecuencia de pulso supuesta de 100 Hz, 4 ms en 250 Hz . Con esto queda en la magnitud de un transductor digital A/D (aproximadamente 3ms) y es esencialmente más corto (por el factor 5 ! ) que en la solución al principio descrita con un pasa bajas (50/20 ms) . La exactitud de la señal de salida del integrador depende de las siguientes fuentes de falla: de la constante de tiempo del miembro de integración Rl, Cl; - de la exactitud de la tensión de referencia Uref ; - de las tensiones desplazadas de los amplificadores de operación OPl, OP2. Estas fallas se presentan esencialmente a través de aquellas de un transductor 10 Bit - D/A. Por la retroconducción ya mencionada de la señal de salida transformada D/A del amplificador del transformador de operación OP2 al transductor A/D del microcontrolador µC puede utilizarse el valor de la señal generada con el valor digital original comparándolo y así realizando una corrección de falla. Esta corrección de falla puede realizarse estáticamente cuando por ejemplo las señales PWM se generan con una proporción de sonda de 0%, 50% y 100% y se integran, donde la proporción real de sonda o la frecuencia se regula de tal manera que se lleva un mínimo la diferencia nominal/actual. Los valores PWM así obtenidos forman- por medio de interpolación lineal- la base del cálculo para los valores intermedios . Este procedimiento trabaja sin más retraso de tiempo, pero exige repeticiones cíclicas para compensar las variaciones de temperatura. La corrección de fallas puede realizarse también dinámicamente con una comparación continua nominal/actual en donde la señal de falla obtenida se deriva directamente para la corrección del siguiente valor de señal . Esto exige un regulador Soft are-PID.