KR980013375A - A receiver having analog and digital video modes and a receiver having analog and digital video modes and receiving method thereof, - Google Patents
A receiver having analog and digital video modes and a receiver having analog and digital video modes and receiving method thereof, Download PDFInfo
- Publication number
- KR980013375A KR980013375A KR1019960032071A KR19960032071A KR980013375A KR 980013375 A KR980013375 A KR 980013375A KR 1019960032071 A KR1019960032071 A KR 1019960032071A KR 19960032071 A KR19960032071 A KR 19960032071A KR 980013375 A KR980013375 A KR 980013375A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- analog
- channel
- digital
- memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4348—Demultiplexing of additional data and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Abstract
본 발명은 아날로그 비디오 모드와 디지털 비디오 모드를 갖는 수신기에 있어서, 아날로그 비디오 모드의 TV채널 또는 디지털 비디오 모드의 TV채널을 나타내는 모드선택신호에 따라 아날로그 비디오 모드시 Y/C분리, 화질개선을을 위한 후처리를 위해 필요한 프레임 메모리를 디지털 비디오 복호화시 필요한 대용량의 메모리와 공유함으로써 메로리의 효율성을 높이고 시스템의 단가를 낮출 수 있다.The present invention relates to a receiver having an analog video mode and a digital video mode, in which a Y / C separation in the analog video mode and an improvement in picture quality are performed for a TV channel in an analog video mode or a mode selection signal for a TV channel in a digital video mode The frame memory required for post-processing can be shared with a large-capacity memory required for digital video decoding, thereby improving the efficiency of the memory and reducing the system cost.
Description
본 발명은 아날로그와 디지털 비디오 모드를 갖는 수신기 및 그 수신방법에 관한 것으로 특히 아날로그 비디오 모드시 디지털 텔레비젼(이하 “TV” 라고 함)신호처리를 위한 메모리를 공유하는 수신기 및 그 수신방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver having analog and digital video modes and a receiving method thereof, and more particularly to a receiver sharing a memory for digital television (hereinafter referred to as " TV &
디지털 비디오 모드란 송신기(예를 들어 방송국)에서 MPEG(Moving Picture Experts Group)표준에 의하여 디지털로 처리된 TV신호를 수신하는 것을 말하며, 아날로그 비디오 모드란 NTSC, PAL 또는 SECAM등과 같은 기존의 방송방식에 따라 아날로그로 처리된 신호를 수신하는 것을 말한다.The digital video mode refers to receiving a TV signal digitally processed by the MPEG (Moving Picture Experts Group) standard in a transmitter (for example, a broadcasting station), and the analog video mode refers to a conventional broadcasting method such as NTSC, PAL, or SECAM And thus receives signals processed in analog.
MPEG-2에 의해 부호화된 비트스트림을 복호화하는 세탑박스(SET-TOP-BOX : STB) 또는 세탑박스를 내장한 디지털 TV등이 개발되고 있지만 기존 아날로그 비디오 서비스도 상당기간 시행될 전망이다.A SET-TOP-BOX (STB) that decodes a bitstream encoded by MPEG-2 or a digital TV that incorporates a set-top box is being developed, but existing analog video services are expected to be implemented for a considerable period of time.
이러한 상황에 대처하기 위해서, TV 수신기는 아날로그와 디지털 비디오 모드 모두를 채용하게 되었다. 아날로그와 디지털 비디오 모드를 갖는 TV 수신기는, 디지털 TV신호의 복호화를 위해서 8-32Mbits의 대용량의 메모리는 사용되지 않는다.To cope with this situation, the TV receiver has adopted both analog and digital video modes. TV receivers having analog and digital video modes do not use a large capacity memory of 8-32 Mbits for decoding digital TV signals.
한편, 기존의 아날로그 비디오 모드를 갖는 수신기는 제1도에 도시된 바와 같이, 튜너(11)에서 송신기(도시되지 않음)로부터 전송되는 아날로그 tv채널의 신호중 사용자가 원하는 TV채널의 신호를 선택해서 중간주파수(이하, “IF” 라고 함)신호로 출력한다.Meanwhile, as shown in FIG. 1, a receiver having a conventional analog video mode selects a signal of a TV channel desired by a user among signals of an analog TV channel transmitted from a transmitter (not shown) in the tuner 11, Frequency (hereinafter referred to as " IF ") signal.
채널복조기(12)에서는 튜너(11)에서 선택적 채널의 IF신호를 증폭한다. (여기서, 증폭된 신호에서 비디오신호와 사운드신호를 분리하지만, 도면 및 명세의 간략화를 위해서 비디오신호처리에 대해서만 도시되고 언급될 것이다.) 휘도/색(Y/C) 분리기(13)에서는 채널복조기(12)로부터 출력되는 비디오신호로부터 Y신호와 C신호를 분리한다. 이때 Y/C분리는 프레임 메모리(14)에 저장된 이전 프레임과 현재 프레임의 상관도 및/또는 현재 라인과 인접 라인간의 상관도를 이용한다. 분리된 신호는 프레임 메모리(14) 저장됨과 동시에 디스플레 접속부(15)에 입력된다.In the channel demodulator 12, the tuner 11 amplifies the IF signal of the selected channel. (Here, the video signal and the sound signal are separated from the amplified signal, but will be shown and referred to only for video signal processing for simplicity of illustration and specification.) In the luminance / color (Y / C) separator 13, Separates the Y signal and the C signal from the video signal outputted from the video signal output section 12. At this time, the Y / C separation uses the correlation between the current frame and the previous frame stored in the frame memory 14 and / or the correlation between the current line and the adjacent line. The separated signal is input to the display connection unit 15 at the same time as the frame memory 14 is stored.
디스플레이 접속부(15)에서는 Y/C분리기(13)로부터의 출력되는 Y와 C신호를 아날로그 R, G, B신호로서 변환한 후 디스플레이(16)에 출력한다. 여기서, 디스플레이는 일 예로 수상관이 된다.The display connection unit 15 converts the Y and C signals output from the Y / C separator 13 into analog R, G, and B signals, and outputs the analog R, G, and B signals to the display 16. Here, the display is, for example, a water correlation.
튜너(11), 채널복조기(12), Y/C분리기(13)는 아날로그 TV신호처리부(100)에 해당한다. 또한, 채널복조기(12)의 출력이 프레임 메모리(14)에 디지털데이터로 저장되기 위해서는 채널복조기(12)의 출력이 디지털신호형태로 변환하는 아날로그/디지털(A/D)변환기가 더 구성되고, 디스플레이 접속부(15)의 출력이 아날로그신호로 디스플레이(16)에 디스플레이되기 위해서는 디스플레이 접속부(15)의 출력이 아날로그신호형태의 변환하는 D/A변환기가 더 구성될 수 있다.The tuner 11, the channel demodulator 12, and the Y / C separator 13 correspond to the analog TV signal processing unit 100. Further, in order for the output of the channel demodulator 12 to be stored in the frame memory 14 as digital data, an analog / digital (A / D) converter for converting the output of the channel demodulator 12 into a digital signal form is further configured, In order for the output of the display connection unit 15 to be displayed on the display 16 as an analog signal, a D / A converter for converting the output of the display connection unit 15 into an analog signal form may be further configured.
한편, 종래의 아날로그 TV에서 콤필터등을 사용하여 Y/C분리를 행하는 경우 Y/C분리가 충분히 되지 않아 크로스칼라(Cross Color) 또는 크로스 루미넌스(Cross Luminance)현상과 같은 문제점이 발생되어 이를 개선하기 위하여 제1도에서 상술한 바와 같이 프레임 메모리(14)를 구비하여 종종 프레임 콤 필터링으로 알려진 3차원 Y/C분리를 행함으로써 화질을 개선시키고 있다.On the other hand, when Y / C separation is performed using a comb filter or the like in the conventional analog TV, Y / C separation is not sufficient and problems such as cross color or cross lumination occur To improve the picture quality by carrying out a three-dimensional Y / C separation, often known as frame comb filtering, with the frame memory 14 as described above in FIG.
또한, 보다 더 우수한 화질을 위해서 ,Y/C분리를 행한 후 후처리를 행하는 경우에도 프레임 메모리가 사용될 수 있다. 즉, 프레임 이용하여 현재프레임과 전 프레임과의 상관도에 의해 에지성분인지를 판별하여 에지를 강조한다.Further, for better image quality, a frame memory can also be used in the case of post-processing after Y / C separation. That is, the edge is emphasized by determining whether or not the edge component is based on the correlation between the current frame and the previous frame using the frame.
이와 같이, 화질을 효과적으로 개선하기 위한 개선책중 많은 방법들이 상당한 용량의 메모리를 요구하여 메모리사용으로 인한 가격이 증대하기 때문에 효과는 최적이 아니지만 제한된 메모리만으로 구현이 가능한 방법들이 일반적으로 사용되었다.As described above, many of the improvement methods for effectively improving image quality require a considerable amount of memory, which increases the price due to the use of memory. Therefore, methods that can be implemented with a limited memory although the effect is not optimum are generally used.
도 2는 종래의 MPEG-2로 부호화된 TV신호를 수신하는 디지털 TV의 개략적인 블록도이다.2 is a schematic block diagram of a digital TV receiving a conventional MPEG-2 encoded TV signal.
도 2에 있어서, 튜너(21)에서는 안테나를 통해 전송되는 TV신호에서 원하는 채널의 신호를 선택한다. 이때 안테나를 통해 전송되는 TV신호는 MPEG-2의 패킷구조로 입력된다.In FIG. 2, the tuner 21 selects a signal of a desired channel from a TV signal transmitted through an antenna. At this time, the TV signal transmitted through the antenna is input into the MPEG-2 packet structure.
즉, MPEG-2포맷을 보면 전송로상의 데이터는 시스템층(system layer)은 188바트단위의 패킷들로 되어 있다. 부가적으로 패킷구조는 싱크와 사이드정보로 되어 있는 헤더정부(header)와 헤더정보를 제외한 다른 영역에는 비디오데이터, 오디오데이터, 또는 사용자데이터등이 포함되어 있다. 여기서, 비디오 데이터는 픽쳐간 부호화(inter picture coding) 또는 픽쳐내 부호화(intra picture coding)로 압축되어 있다.That is, in the MPEG-2 format, the data on the transmission path has 188-baht packets in the system layer. In addition, the packet structure includes video data, audio data, user data, and the like in a header except for header and header information, which are composed of sync and side information. Here, the video data is compressed by inter picture coding or intra picture coding.
여기서, 픽쳐간 부호화에 따르면 1GOP(통상 15개 픽쳐로 구성)단위중 인트라 픽쳐에 뒤따르는 프리닥티드 픽쳐와 쌍방향 프리딕티드 픽쳐는, 부호화한 다른 픽쳐간의 차만의 부호화한다.Here, according to the inter-picture coding, only the difference between the coded pictures of the pre-syndicated picture and the bidirectional predictive picture following the intra picture in one GOP (usually composed of 15 pictures) is coded.
1GOP내에는 다른 화면데이터없이 독립적으로 코딩이 가능한 인트라(I) 픽쳐 데이터와, 선행하는 인트라 픽쳐 데이터나 프리딕티드 픽쳐 데이터로부터 인접하는 픽쳐사이의 움직임보상을 이용해서 코딩이 가능한 프리딕티드(P) 픽쳐 데이터와, 선행한 인트라 픽쳐 데이터 또는 프리딕티드 픽쳐 데이터와 뒤따르는 인트라 픽쳐 데이터 또는 프리딕티드 픽쳐 데이터로부터 움직임 보상을 이용해서 코딩이 가능한 쌍방향프리딕티드(B) 픽쳐 데이터를 포함한다.1 GOP, intra (I) picture data that can be independently coded without any other picture data, and a prefix (P) that can be coded using motion compensation between the adjacent intra-picture data and pre- ) Picture data, and bidirectional pre-dicted (B) picture data that can be coded using motion compensation from preceding intra-picture data or pre-dicted picture data and subsequent intra-picture data or pre -dicted picture data.
채널복조기(22)는 QPSK복조기, 리드-복호화기, 비터비 복화화기등을 구비하여 튜너(21)를 통해 전송되는 원하는 디지털 TV채널의 신호를 MPEG-2 비트스트림으로 변환시킨다.The channel demodulator 22 includes a QPSK demodulator, a read-decoder, a Viterbi decoder, and the like, and converts a signal of a desired digital TV channel transmitted through the tuner 21 into an MPEG-2 bitstream.
시스템 디코더(23)는 MPEG-2 비트스트림을 다시 오디오와 데이터 스트림으로 분리한다. 여기서, 오디오 데이터 스트림으로부터 출력되는 오디오신호를 디코딩하는 오디오디코도와 디콩딩된 오디오신호를 신호 처리하는 오디오신호처리부가 포함되는 것이 바람직하지만 도 1과 같이 비디오신호처리에 대해서만 도시되고 언급되고 있다.The system decoder 23 separates the MPEG-2 bit stream back into audio and data streams. Here, it is preferable that an audio signal decoding unit for decoding an audio signal output from the audio data stream and an audio signal processing unit for processing a deconfigured audio signal are included. However, only the video signal processing is shown and referred to in FIG.
비디오디코더(24)에서는 시스템 디코더(23)로부터 출력되는 비디오 데이터 스트림에서 가변장복호화하는 가변장복호화기, 가변장복호화된 데이터를 역양자화하는 역양자화기, IDCT(Inverse Discrete Cosine Transform)동작을 행하는 IDCT동작기 및 움직임-예측 데이터를 계산하기 위한 움직임 보상기를 포함하여 압축된 데이터를 원래의 비디오 데이터로 복원하여 디스플레이(27)에 디스플레이한다. 여기서, 디스플레이 접속부(26)는 복원된 비디오 데이터를 디스플레이(27)에 디스플레이한다. 여기서, 디스플레이 접속부(26)는 복원된 비디오 데이터를 디스플레이(27)에 디스플레이되기전 아날로그 R, G, B신호로 변환하는 과정을 수행한다.In the video decoder 24, a variable length decoder for performing variable length decoding on the video data stream output from the system decoder 23, an inverse quantizer for dequantizing the variable length decoded data, and an inverse discrete cosine transform (IDCT) An IDCT operation unit, and a motion compensator for calculating motion-prediction data, thereby restoring the compressed data into original video data and displaying it on the display 27. [ Here, the display connection unit 26 displays the restored video data on the display 27. Here, the display connection unit 26 performs a process of converting the restored video data into analog R, G, and B signals before being displayed on the display 27.
메모리(25)는 비디오디코더(24)에서 행해지는 디지털 비디오 데이터의 비디오 디코딩(일명 소오스-복호화라고 함)를 위해 사용된다.The memory 25 is used for video decoding (also referred to as source-decoding) of the digital video data to be performed in the video decoder 24.
즉, 메모리(25)는, 시스템 디코더(23)로부터 출력되는 비디오 데이터 스트림은 고정된 비트율(constant bit rate)을 가지므로 가변장복화화하기 전 가변비트율(variable bit rate)로 변환하기 위한 VBV(Video Buffering Verifier)버퍼(일명 채널버퍼라고 함)와, 이전 프레데이터로부터 움직임 벡터에 상응하는 소정크기의 DCT블럭을 독출하여 독출된 블록제이터와 역 DCT데이터를 가산하여 움직임을 보상하여 P와 B픽쳐를 복원하기 위한 프레임버퍼들을 포함한다.That is, since the video data stream output from the system decoder 23 has a constant bit rate, the memory 25 stores the VBV (Video) data for converting into a variable bit rate before variable debossing A DCT block having a predetermined size corresponding to a motion vector is read from a previous buffer and a motion vector is compensated by adding the read block data and the inverse DCT data, And frame buffers for restoring the frame buffer.
따라서 비디오 데이터 스트림의 복호화를 위해 메모리(25)는 약 8-32Mbits의 프레임 버퍼들과 VBV 버퍼용도로 필요하게 된다.Thus, the memory 25 for decoding the video data stream is required for frame buffers of about 8-32 Mbits and VBV buffers.
여기서, 튜너(21), 채널복조기(22), 시스템 디코더(23), 비디오디코더(24)는 디지털 TV신호처리부(200)에 해당한다. 또한, 디지털 TV신호처리부(200)와 메모리(25)를 STB라고 한다.The tuner 21, the channel demodulator 22, the system decoder 23, and the video decoder 24 correspond to the digital TV signal processor 200. The digital TV signal processor 200 and the memory 25 are referred to as STB.
상당 기간, NTSC, PAL과 같은 아날로그 TV 서비스가 계속 존재하고 있을 것이므로 민생용 텔레비젼 시스템은 아날로그와 디지털 비디오 서비스 모두를 디스플레이할 수 있어야 한다. 다음과 같은 두가지 방법을 예견할 수 있다.Since analog TV services such as NTSC and PAL will continue to exist for a considerable period of time, public television systems should be able to display both analog and digital video services. Two methods can be foreseen:
도 3에 도시된 바와 같이, 디지털 비디오 서비스를 위한 모든 처리를 STB(210)에서 수행한 후 복원된 영상 신호를 기존의 아날로그 TV(110)의 비디오 입력단자에 연결하여 아날로그 TV(110)에서도 또한 디지털 비디오 서비스를 받을 수 있도록 개발되고 있다.As shown in FIG. 3, after the STB 210 performs all the processing for the digital video service, the restored video signal is connected to the video input terminal of the existing analog TV 110 so that the analog TV 110 also It is being developed to receive digital video services.
그리고, 도 4에 도시된 바와 같이, TV에서는 디지털 TV신호처리부(200)와 메모리(25)를 구비하여 아날로그 비디오 서비스와 디지털 비디오 서비스를 모두 받을 수 있도록 개발되고 있다.As shown in FIG. 4, the TV has a digital TV signal processor 200 and a memory 25 and is developed to receive both an analog video service and a digital video service.
따라서, 도 3 및 도4에 도시된 바와 같이, 아날로그 TV신호처리에 있어서도, Y/C분리 또는 소정의 화질개선을 위한 후처리를 위해 프레임 메모리를 사용했으며, 텔레비젼이 아날로그 비디오 서비스만을 수신할 때는 디지털 비디오 복호화를 위한 8-32M비트의 방대한 메모리는 사용되지 않는다.Therefore, as shown in Figs. 3 and 4, in the analog TV signal processing, the frame memory is used for the Y / C separation or the post-processing for the predetermined picture quality improvement. When the television receives only the analog video service A large memory of 8-32M bits for digital video decoding is not used.
디지털 비디오 복호화 기능을 내장한 TV에는 반드시 소정량의 메모리(8-32Mbits)가 존재하게 되는 데, 디지털 비디오 서비스를 받지 않고 아날로그 비디오 서비스를 받는 경우 이 디지털 비디오 복호화기능을 위한 방대한 메모리는 사용되지 않으므로 TV시스템내에 이미 존재하는 자산(resource)을 사용하지 못하는 비효율이 발생하게 되는 문제점이 있었다.A TV with a built-in digital video decoding function always has a certain amount of memory (8-32 Mbits). When receiving analog video service without receiving a digital video service, a large amount of memory for the digital video decoding function is not used There has been a problem in that inefficiency that the existing resources in the TV system can not be used occurs.
본 발명의 목적은 아날로그와 디지털 모드 모두를 갖는 수신기에 아날로그 비디오 모드시 디지털 비디오 복호화를 위한 메모리를 아날로그 텔레비젼 신호 처리를 위해 공유하는 수신기를 제공하는데 있다.It is an object of the present invention to provide a receiver that shares both analog and digital modes for analog video signal processing in a memory for digital video decoding in analog video mode.
본 발명의 다른 목적은 아날로그 비디오 모드시 디지털 비디오 복호화를 위한 메모리를 아날로그 텔레비젼 신호 처리를 위해 공유하는 수신방법을 제공하는 데 있다.It is another object of the present invention to provide a receiving method of sharing a memory for digital video decoding in an analog video mode for analog television signal processing.
상기의 목적을 달성하기 위한 본 발명의 장치는 소정의 아날로그방송방식에 따라 아날로그처리된 TV신호를 수신하는 디지털 비디오 모드를 갖는 수신기에 있어서; 수신되는 아날로그 TV신호를 수신하는 디지털 비디오 모드를 갖는 수신기에 있어서; 수신하는 아날로그 TV 신호를 신호처리하는 제1신호처리수단; 수신되는 디지털 TV신호를 복호화하는 제2신호처리수단; 상기 제2신호처리수단에서 디지털 TV신호의 복화화와 상기 제1신호처리수단에서 디지타이즈된 아날로그 TV신호를 처리하기 위하여 데이터를 저장하는 메모리; 아날로그 비디오 모드 또는 아날로그 디지털 비디오를 나타내는 모드선택신호를 발생하는 발생수단; 및 상기 모드 선택신호에 따라 아날로그 비디오 모드시에는 상기 제1신호처리수단에서 처리된 신호를 상기 메모리에 기입 및 독출하기 위해서 또한 디지털 비디오 모드시엔느 디지털 TV신호를 기입/독출하기 위해서 사용되도록 상기 메모리를 제어하는 메모리제어수단을 포함함을 특징으로 하고 있다.According to an aspect of the present invention, there is provided a receiver having a digital video mode for receiving an analog-processed TV signal according to a predetermined analog broadcasting scheme, A receiver having a digital video mode for receiving an analog TV signal received, the receiver comprising: First signal processing means for signal processing an analog TV signal to be received; Second signal processing means for decoding the received digital TV signal; A memory for storing the data to process the digital TV signal in the second signal processing means and to process the digitized analog TV signal in the first signal processing means; Generating means for generating a mode selection signal indicating analog video mode or analog digital video; And a second memory for storing the signal processed by the first signal processing means in the memory in the analog video mode according to the mode selection signal and for writing / reading the digital TV signal in the digital video mode, And a memory control means for controlling the memory means.
상기의 다른 목적을 달성하기 위한 본 발명의 방법은 소정의 아날로그방송방식에 따라 아날로그처리된 TV신호와 소정의 디지털신호포맷에 의해 디지털처리된 TV신호를 수신하는 방법에 있어서; (a) 사용자에 의해 선택된 채널이 아날로그 비디오 모드의 TV채널인지 또는 디지털 비디오 모드의 TV채널인지를 판단하여 모드선택신호를 발생하는 단계; 및 (b) 상기 모드선택신호에 따라 디지털 비디오 모드시에는 수신되는 디지털 TV신호를 디지털 비디오 복호용 메모리에 저장하고 상기 메모리에 저장된 데이터를 이용하여 복호화하고, 아날로그 비디오 모드시엔느 수신되는 아날로그 TV신호를 상기 디지털 비디오 복호화용 메모리에 저장하고 상기 메모리에 저장된 데이터를 독출해서 처리하는 단계를 포함함을 특징으로 하고 있다.According to another aspect of the present invention, there is provided a method of receiving a TV signal analog-processed according to a predetermined analog broadcasting system and a TV signal digitally processed by a predetermined digital signal format, the method comprising: (a) generating a mode selection signal by determining whether the channel selected by the user is a TV channel of an analog video mode or a TV channel of a digital video mode; And (b) decoding the received digital TV signal in the digital video decoding memory using the data stored in the memory in the digital video mode according to the mode selection signal, and outputting the analog TV signal In the digital video decoding memory, reading out the data stored in the memory and processing the data.
도 1은 종래의 아날로그 TV의 블록도이다.1 is a block diagram of a conventional analog TV.
도 2는 종래의 디지털 TV의 블록도이다.2 is a block diagram of a conventional digital TV.
도 3은 STB를 구비한 종래의 아날로그 TV의 개략도이다.3 is a schematic diagram of a conventional analog TV with STB.
도 4는 종래의 아날로그 비디오 모드를 갖는 디지털 TV의 개략도이다.4 is a schematic diagram of a digital TV having a conventional analog video mode.
도 5는 본 발명에 의한 아날로그와 디지털 비디오 모드를 가즌 수신기의 제1실시예와 제2실시예에 따른 개념적인 블록도이다.5 is a conceptual block diagram according to the first and second embodiments of the Gaussian receiver with analog and digital video modes according to the present invention.
도 6은 본 발명에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기의 제1실시예에 따른 메모리 제어부의 상세도이다.6 is a detailed view of a memory controller according to a first embodiment of a receiver having an analogue and digital video mode according to the present invention.
도 7은 본 발명에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기의 제2실시예에 따른 블록도이다.7 is a block diagram according to a second embodiment of a receiver having analog and digital video modes according to the present invention.
도 8은 본 발명에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기의 제3실시예에 따른 블록도이다.8 is a block diagram according to a third embodiment of a receiver having analog and digital video modes according to the present invention.
도 9a 내지 도 9c는 도 8에 도시된 제3실시예의 변형예들이다.Figs. 9A to 9C are modifications of the third embodiment shown in Fig.
도 10은 본 발명에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기의 제4실시예에 따른 블록도이다.10 is a block diagram according to a fourth embodiment of a receiver having analog and digital video modes according to the present invention.
도 11은 도 10에 도시된 아날로그 처리기의 상세블럭도이다.11 is a detailed block diagram of the analog processor shown in FIG.
도 12a 내지 도 12c는 도 10에 도시된 제4실시예의 변형예들이다.12A to 12C are modifications of the fourth embodiment shown in Fig.
도 5는 본 발명에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기의 제1실시예, 제2실시예에 따른 개념적 블록도이며, 도 6과 도 7에 도시된 바와 같이 메모리 제어부(320)의 구현 방법에 따라 제1 및 제2실시예가 구분된다.FIG. 5 is a conceptual block diagram according to a first embodiment and a second embodiment of a receiver having analog and digital video modes according to the present invention. As shown in FIGS. 6 and 7, The first and second embodiments are distinguished.
도 5에 있어서, 아날로그 TV신호처리부(100)와 디지털 TV신호처리부(200)의 구성과 동작은 도 1 및 도 2에서 언급한 구성 및 동작과 동일하므로 여기서는 언급하지 않기로 한다.5, the configurations and operations of the analog TV signal processing unit 100 and the digital TV signal processing unit 200 are the same as those in FIGS. 1 and 2, and will not be described here.
제어부(310)는 입력된 채널키가 기존의 아날로그 방송방식에 의해 신호처리된 TV채널(이하 “아날로그 TV채널” 이라고 함) 또는 MPEG-2로 디지털 부호화된 TV채널(이하 “TV채널” 이라고 함)인지를 판단하여 아날로그 비디오 모드 또는 디지털 비디오 모드를 나타내는 모드선택신호를 출력한다.The control unit 310 determines whether or not the input channel key is a TV channel (hereinafter referred to as a "TV channel") digitally coded by a TV channel (hereinafter referred to as "analog TV channel") or MPEG- ) And outputs a mode selection signal indicating the analog video mode or the digital video mode.
메모리제어부(320)는 모드선택신호에 따라 아날로그 TV신호처리부(100) 및 디지털 TV신호처리부(200)에서 처리된 출력중 하나를 선택해서 메모리(330)에 기입하거나, 또는 메모리(330)에 저장된 데이터를 독출해서 아날로그 TV신호처리부(100) 또는 디지털 TV신호처리부(200)에 공급한다.The memory control unit 320 selects one of the outputs processed by the analog TV signal processing unit 100 and the digital TV signal processing unit 200 according to the mode selection signal and writes the selected output to the memory 330 or the memory 330 And supplies the read data to the analog TV signal processing unit 100 or the digital TV signal processing unit 200.
아날로그 비디오 모드시 아날로그 TV신호처리부(100)에서 처리된 신호를 멀티플렉서(340) 및 디스플레이 접속부(350)를 통해 디스플레이(360)에 디스플레이하고, 디지털 비디오 모드시 TV신호처리부(200)에서 처리된 신호를 멀티플렉서(340) 및 디스플레이 접속부(350)를 통해 디스플레이(360)에 디스플레이한다. 여기서, 멀티플렉서(340)는 제어부(310)로부터 출력되는 모드선택신호에 따라 선택된 영상신호를 디스플레이 접속부(350)에 공급한다.A signal processed in the analog TV signal processing unit 100 in the analog video mode is displayed on the display 360 through the multiplexer 340 and the display connection unit 350 and the signal processed in the TV signal processing unit 200 in the digital video mode To the display 360 via the multiplexer 340 and the display connection 350. [ Here, the multiplexer 340 supplies the selected video signal to the display connection unit 350 according to the mode selection signal output from the control unit 310. [
메모리(330)는 아날로그 비디오 모드시에는 도 1에 상술한 바와 같이 Y/C분리와 후처리를 위한 프레임 메모리(또는 필드메모리)로서 사용되고, 디지털 비디오 모드시에는 도 2에 상술한 바와 같이, 고정비트율의 전송율을 변환하는 VBV버퍼와 움직임보상을 위한 프레임버퍼로서 사용된다.The memory 330 is used as a frame memory (or field memory) for Y / C separation and post-processing as described above with reference to FIG. 1 in the analog video mode. In the digital video mode, It is used as a VBV buffer for converting the bit rate and a frame buffer for motion compensation.
도 6은 도 5에 도시된 메모리제어부의 상세도이다. 도 6에서는 편의상 메모리 입/출력라인이 하나로 표시되어 있으나, 실제구현은 입/출력라인 각각에 대해 구성될 수 있다. 여기서, 입/출력라인은 메모리(330)에 데이터를 독출하거나 기입하기 위해 사용되는 데이터라인, 어드레스 라인, 그리고 인에이블과 같은 메모리 제어라인 등을 통칭한다.6 is a detailed view of the memory control unit shown in FIG. In FIG. 6, memory input / output lines are shown as one for the sake of convenience, but actual implementations may be configured for each of the input / output lines. Here, the input / output lines collectively refer to data lines, address lines, and memory control lines, such as enable, which are used to read or write data to the memory 330.
메모리제어부(320)는 스위칭역할을 하는 복수개의 멀티플렉서(320.1-320.n)로 구성될 수 있으며 각 멀티플렉서의 제1입력단자(a1-an)는 도 5에 도시된 아날로그 TV신호처리부(100)의 입/출력라인과 연결되어 있고, 제2입력단자(b1-bn)는 도 5에 도시된 아날로그 TV신호처리부(100)의 입/출력라인과 연결되어 있고, 고정단자(c1-cn)는 도 5에 도시된 메모리(330)의 입/출력라인과 연결되어 있다.Memory controller 320 may be composed of a plurality of multiplexers (320.1-320.n) for switching roles, and the first input terminal (a 1 -a n) of each multiplexer is an analog TV signal processor shown in Fig. 5 ( The second input terminal b 1 -b n is connected to the input / output line of the analog TV signal processing unit 100 shown in FIG. 5, and the fixed terminal c 1- c n are connected to the input / output lines of the memory 330 shown in FIG.
따라서, 각 멀티플렉서(320.1-320-n)는 도 5에 도시된 제어부(310)로부터 출력되는 모드선택신호가 아날로그 비디오 모드를 나타내는 경우이면 Y/C분리 및, 후처리용의 프레임버퍼로 사용하기 위해서 메모리(330)의 입/출력라인을 아날로그 TV신호처리부(100)의 입/출력라인과 연결시킨다. 반대로 각 멀티플렉서(320.1-320-n)는 모드선택신호가 디지털 비디오 모드를 나타내는 경우이면 메모리(330)를 고정비트율의 전송율을 변환하는 VBV버퍼와 움직임보상을 위한 프레임버퍼로 사용하기 위해서 메모리(330)의 입/출력라인을 디지털 TV신호처리부(200)의 입/출력과 연결시킨다.Accordingly, each of the multiplexers 320.1 to 320-n is used as a frame buffer for Y / C separation and post-processing if the mode selection signal output from the control unit 310 shown in FIG. 5 indicates an analog video mode Output line of the memory 330 to the input / output line of the analog TV signal processing unit 100. The input / Conversely, when the mode selection signal indicates the digital video mode, each of the multiplexers 320.1 to 320-n supplies a memory 330 with a VBV buffer for converting a data rate of a fixed bit rate and a frame buffer for motion compensation, To the input / output of the digital TV signal processing unit 200. The input /
한편, 아날로그와 디지털 비디오 모드시 버스제어방식을 이용하여 메모리를 공유하는 수신기는 도 7에 도시되어 있다.On the other hand, a receiver sharing a memory using the bus control scheme in the analog and digital video modes is shown in FIG.
버스제어방식이란 제어부(마이크로컴퓨터)의 데이터출력단들과 클럭출력단에 연결되는 쌍방향 데이터전송이 가능한 데이터라인과 클럭라인으로 된 2개의 공용버스라인을 통해 기능제어유니트들이 제어부(410)와 연결되어 있으며, 제어부에서 어드레스와 데이터를 2개의 공용버스라인을 통해 전송하고, 전송되는 어드레스는 주어진 기능 유니트의 고유 어드레스에 해당하고, 기능제어유니트는 전송된 데이터에 따라 기능을 수행하는 방식을 말하며, 이 버스제어방식이 텔레비젼에 도입됨으로써 제어부의 제어부담이 줄어들고 신호처리시간이 짧아지게 되었다.The bus control system is connected to the control unit 410 through two common bus lines, a data line and a clock line, which are connected to data output terminals of a control unit (microcomputer) and a clock output terminal, , A control unit transmits an address and data through two common bus lines, a transmitted address corresponds to a unique address of a given functional unit, and a function control unit performs a function according to the transferred data. By introducing the control method into the television, the control burden of the control unit is reduced and the signal processing time is shortened.
도 7에 있어서, 제어부(410)에서는 입력된 채널키가 아날로그 TV채널인지 또는 디지털 TV채널인지를 판단한다. 제어부(410)는 선택된 채널이 아날로그 TV채널이면 디지털 비디오 모드에 대한 모드선택데이터를 데이터라인을 통해 아날로그 TV신호처리부(200) 및 메모리(420)에 전송해서 디지털 TV신호처리부(200) 및 메모리(420)를 동작시킨다.In FIG. 7, the controller 410 determines whether the input channel key is an analog TV channel or a digital TV channel. If the selected channel is an analog TV channel, the controller 410 transmits mode selection data for the digital video mode to the analog TV signal processor 200 and the memory 420 through the data lines and outputs the mode selection data to the digital TV signal processor 200 and the memory 420 are operated.
또한, 제어부(410)는 선택된 채널이 디지털 TV채널이면 디지털 비디오 모드에 대한 모드선택데이터를 데이터라인을 통해 디지털 TV신호처리부(200) 및 메모리(420)에 전송해서 디지털 TV신호처리부(200) 및 메모리(420)를 동작시킨다.If the selected channel is a digital TV channel, the control unit 410 transmits the mode selection data for the digital video mode to the digital TV signal processing unit 200 and the memory 420 through the data line and outputs the mode selection data to the digital TV signal processing unit 200 and / The memory 420 is operated.
이 메모리(420)는 아날로그 비디오 모드가 선택될 때에는 Y/C분리 및 후처리를 위한 프레임 메모리로 사용하기 위해서, 아날로그 TV신호처리부(100)에서 처리된 현재 프레임데이터는 데이터라인(들)을 통해 메모리(420)에 기입하고, 메모리9420)에 저장된 이전 프레임데이터는 데이터라인(들)을 통해 아날로그 TV신호처리부(100)에 전송한다. 또한, 메모리(420)는 디지털 비디오 모드가 선택될 때 고정비트율의 전송율을 가변비트율로 변환하는 VBV버퍼와 움직임보상을 위한 프레임버퍼로 사용하기 위해서 디지털 TV신호처리부(200)에서 처리된 데이터는 데이터라인(들)을 통해 메모리(420)에 기입되고 메모리(420)에 저장된 이전 데이터는 데이터라인(들)을 통해 디지털 TV신호처리부(200)에 전송된다.The memory 420 is used as a frame memory for Y / C separation and post-processing when the analog video mode is selected, so that the current frame data processed in the analog TV signal processing unit 100 is transmitted through the data line (s) And writes the previous frame data stored in the memory 9420 to the analog TV signal processing unit 100 through the data line (s). In addition, when the digital video mode is selected, the memory 420 processes the data processed by the digital TV signal processor 200 to use a VBV buffer for converting a data rate of a fixed bit rate into a variable bit rate and a frame buffer for motion compensation, The previous data written to the memory 420 through the line (s) and stored in the memory 420 is transferred to the digital TV signal processing unit 200 through the data line (s).
제어부(410)로부터 출력되는 모드선택신호에 따라 아날로그 TV신호처리부(100) 및 디지털 TV처리부(200)에서 처리된 신호는 멀티플렉서(430)에 의해 절환된 후 디스플레이 접속부(440)를 통해 디스플레이(450)에 디스플레이된다.The signals processed in the analog TV signal processing unit 100 and the digital TV processing unit 200 according to the mode selection signal output from the control unit 410 are switched by the multiplexer 430 and then transmitted through the display connection unit 440 to the display 450 ).
도 8은 본 발명의 제3실시예에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기에 관한 블록도이다.8 is a block diagram of a receiver having analog and digital video modes according to a third embodiment of the present invention.
여기서는, 도 5에서 하드웨어로 구성된 메모리제어부에 대한 기능 즉, 모드선택신호에 따라 아날로그 TV신호처리부(100) 또는 디지털 TV신호처리부(200)를 선택하는 기능이 프로그램화 되어 있고, 메모리(519)는 디지털 비디오 복호화와, Y/C분리 및 후처리와 같은 아날로그 TV 신호처리를 위해 교번적으로 사용된다.5, a function for selecting the analog TV signal processing unit 100 or the digital TV signal processing unit 200 in accordance with a function for a memory control unit configured by hardware, that is, a mode selection signal, is programmed and the memory 519 is programmed It is used alternately for analog TV signal processing such as digital video decoding, Y / C separation and post-processing.
또한, 디지털 비디오 복호화기능을 행하는 마이크로 프로세서(518)에서 아날로그 비디오 모드시 Y/C 및 후처리를 행함으로써 메모리(519)를 공유할 수 있도록 되어 있다.In addition, the microprocessor 518 that performs the digital video decoding function can share the memory 519 by performing Y / C and post-processing in the analog video mode.
도 8에 있어서, 제1튜너(511)에서는 아날로그 TV채널 수신용 안테나를 통해 전송되는 아날로그 TV채널의 신호에서 사용자가 원하는 채널의 신호만을 선택해서 IF신호로 출력한다.In FIG. 8, the first tuner 511 selects only a signal of a desired channel from an analog TV channel signal transmitted through an antenna for receiving an analog TV channel, and outputs the selected signal as an IF signal.
제1채널복조기(512)에서는 제1튜너(511)에서 선택된 채널의 IF신호를 증폭해서 비디오신호를 출력한다.The first channel demodulator 512 amplifies the IF signal of the channel selected by the first tuner 511 and outputs a video signal.
A/D변환기(513)에서는 제1채널복조기(512)에서 출력되는 비디오신호를 디지털신호형태로 변환한다.The A / D converter 513 converts the video signal output from the first channel demodulator 512 into a digital signal.
한편, 제2튜너(514)에서는 디지털 TV채널 수신용 안테나를 통해 전송되는 MPEG-2로 복호화된 디지털 TV신호에서 원하는 채널의 신호를 선택한다.Meanwhile, the second tuner 514 selects a signal of a desired channel from a digital TV signal decoded by MPEG-2 transmitted through an antenna for receiving a digital TV channel.
제2채널복조기(515)에서는 제2튜너(514)를 통해 출력되는 원하는 디지털 TV채널의 신호를 MPEG-2 비트스트림으로 출력한다.The second channel demodulator 515 outputs the desired digital TV channel signal output through the second tuner 514 as an MPEG-2 bitstream.
시스템 디코더(516)에서는 MPEG-2 비트스트림으로부터 다시 비디오 데이터 스트림만을 추출한다.The system decoder 516 extracts the video data stream again from the MPEG-2 bitstream.
제어부(517)에서는 입력된 채널키가 아날로그 TV채널 또는 디지털 TV채널인지를 판단하여 아날로그 비디오 모드 또는 디지털 비디오 모드를 나타내는 모드선택신호를 출력한다.The controller 517 determines whether the input channel key is an analog TV channel or a digital TV channel and outputs a mode selection signal indicating an analog video mode or a digital video mode.
마이크로 프로세서(518)에서는 모드선택신호를 수신하여 제1입력포트에 연결된 A/D변환기(513)의 출력을 선택하거나 제2입력포트에 연결된 시스템 디코더(516)의 출력을 선택한다. 즉, 마이크로 프로세서(518)에서는 아날로그 비디오 모드시, A/D변환기(513)로부터 출력되는 디지타이즈된 아날로그 TV채널신호를 선택하여 소정의 프로그램명령들(예를 들어, read from address XXXX, write to address XXX)을 이용해서 메모리(519)에 기입하거나 메모리(519)로부터 독출해서 Y/C분리 및 후처리를 하게 된다. 이때, 메모리(519)는 Y/C분리와 후처리를 위한 프레임 메모리로서 사용된다.The microprocessor 518 receives the mode selection signal and selects the output of the A / D converter 513 connected to the first input port or the output of the system decoder 516 connected to the second input port. That is, in the analog video mode, the microprocessor 518 selects a digitized analog TV channel signal output from the A / D converter 513 and outputs predetermined program commands (for example, read from address XXXX, write to address XXX) in the memory 519 or reads it from the memory 519, performs Y / C separation and post-processing. At this time, the memory 519 is used as a frame memory for Y / C separation and post-processing.
또한, 마이크로 프로세서(518)에서는 디지털 비디오 모드시 시스템 디코더(516)로부터 출력되는 비디오 데이터 스트림을 소정의 프로그램명령들(예를 들어 read from address XXXX, write to address XXX)을 이용해서 메모리(519)에 기입하거나 메모리(519)로부터 독출해서 Y/C분리 및 후처리를 하게 된다. 이때, 메모리(519)는 Y/C분리와 후처리를 위한 프레임 메모리로서 사용된다.The microprocessor 518 may also be configured to read the video data stream output from the system decoder 516 in the digital video mode into the memory 519 using predetermined program instructions (e.g., read from address XXXX, write to address XXX) Or reads from the memory 519, performs Y / C separation and post-processing. At this time, the memory 519 is used as a frame memory for Y / C separation and post-processing.
또한, 마이크로 프로세서(518)에서는 디지털 비디오 모드시 시스템 디코더(516)로부터 출력되는 비디오 데이터 스트림을 소정의 프로그램명령들(예를 들어 read from address YYYY, Write to address YYY)을 이용해서 메모리(519)에 기입하거나 메모리(519)로부터 독출해서 비디오 디코딩한다. 이 비디오 디코딩은 가변장복호화, 역양자화, 역CT변환등을 포함한다. 이때, 메모리(519)는 고정비트율의 전송율을 변환하는 VBV버퍼, 움직임 보상을 위한 프레임버퍼와 디스플레이 버퍼로서 사용된다.The microprocessor 518 may also be configured to provide the video data stream output from the system decoder 516 in the digital video mode to the memory 519 using predetermined program instructions (e.g., read from address YYYY, write to address YYY) Or reads out from the memory 519 and performs video decoding. This video decoding includes variable length decoding, dequantization, inverse CT conversion, and the like. At this time, the memory 519 is used as a VBV buffer for converting a data rate of a fixed bit rate, a frame buffer for motion compensation, and a display buffer.
도 8에서와 같이, 마이크로 프로세서(518)의 제1 및 제2입력포트를 이용하여 신호를 입력받는 것 이외에 마이크로 프로세서(518)의 하나의 입력 포트만을 사용하기 위해, 입력 포트앞에 멀티플렉서를 연결하여 두 입력간 절환을 수행하도록 구현 할 수 있다. 이와 같은 변형예는 도 9a 내지 도 9c, 도 10, 도 12a 내지 도 12c의 실시예에도 마찬가지로 적용될 수 있다.8, in order to use only one input port of the microprocessor 518 in addition to receiving signals using the first and second input ports of the microprocessor 518, a multiplexer is connected in front of the input port It is possible to implement switching between two inputs. Such a modification may be similarly applied to the embodiments of Figs. 9A to 9C, 10 and 12A to 12C.
한편, 디스플레이 접속부(520)에서는 마이크로 프로세서(518)로부터 출력되는 디지털 데이터를 아날로그신호형태로 변환하고, 아날로그 R, G, B신호로서 디스플레이(521)에 디스플레이한다.On the other hand, the display connection unit 520 converts the digital data output from the microprocessor 518 into an analog signal form and displays it on the display 521 as analog R, G, and B signals.
여기서, 매우 연산속도가 빠른 일종의 마이크로 프로세서(518)를 사용하더라도 고속도를 요구하는 역DCT변환과 같이, 특정의 기능만은 하드웨어로 구현될 수도 있다.Here, even if a kind of microprocessor 518 having a very high computation speed is used, only a specific function may be implemented in hardware, such as an inverse DCT transform requiring high speed.
도 9a, 도 9b 및 도9c는 도 8에 도시된 제3실시예의 변형예들로서, 도 8에 도시된 동일한 구성에 대해서는 동일한 부호를 부치며, 그 상세한 동작설명은 생략하기로 한다.9A, 9B and 9C are modifications of the third embodiment shown in FIG. 8, wherein the same components as those shown in FIG. 8 are denoted by the same reference numerals, and a detailed description thereof will be omitted.
도 9a에 도시된 마이크로 프로세서(522)는 아날로그 모드시 A/D변환기(513)로부터 출력되는 디지타이즈된 아날로그 TV채널신호를 입력받아 도 8에서 설명된 바와 같이 메모리(519)를 이용하여 Y/C 분리 및 후처리를 수행한다.The microprocessor 522 shown in FIG. 9A receives the digitized analog TV channel signal output from the A / D converter 513 in the analog mode, and outputs the digitized analog TV channel signal to the Y / C separation and post-processing.
또한, 마이크로 프로세서(522)는 디지털 비디오 모드시 제2 채널복조기(515)로부터 MPEG-2 비트 스트림을 입력받아 제어부(517)의 제어하에 MPEG-2 비트 스트림으로부터 비디오 데이터 스트림을 선택추출한 후 비디오 디코더(523)에 출력한다. 비디오 디코더(523)에서는 추출된 비디오 데이터 스트림으로부터 비디오 데이터로 복원한다.The microprocessor 522 receives the MPEG-2 bitstream from the second channel demodulator 515 in the digital video mode, selects and extracts the video data stream from the MPEG-2 bitstream under the control of the controller 517, (523). The video decoder 523 restores the video data stream from the extracted video data stream.
이때, 마이크로 프로세서(522)는 비디오 디코더(523)가 필요로 하는 VBV 버퍼, 프레임 버퍼 및 디스플레이 버퍼로써 메모리(519)를 사용할 수 있도록 메모리 접속경로를 제공한다.At this time, the microprocessor 522 provides a memory access path so that the memory 519 can be used as a VBV buffer, a frame buffer, and a display buffer required by the video decoder 523.
멀티플렉서(524)는 제어부(517)에서는 모드선택신호에 따라 마이크로 프로세서(522)로부터 출력되는 신호처리된 디지타이즈된 아날로그 신호 또는 비디오 디코더(523)에서 복원된 비디오 데이터를 선택하여 선택된 신호를 디스플레이 접속부(520)에 공급한다.The multiplexer 524 selects the digitized analog signal processed by the microprocessor 522 or the video data reconstructed by the video decoder 523 according to the mode selection signal, (520).
도 9b에 도시된 마이크로 프로세서(525)는 아날로그 비디오 모드시 도 9a에서 설명한 바와 같이 Y/C분리 및 후처리를 수행하고, 디지털 비디오 모드시에는 MPEG-2 시스템 디코딩 및 비디오 디코딩을 수행한다. 즉, 디지털 비디오 모드인 경우, 제2채널 복조기(515)에서 MPEG-2 비트 스트림을 입력받아 비디오 데이터 스트림을 추출한 후, 추출된 비디오 데이터 스트림으로부터 비디오 데이터를 복원하는 데까지 마이크로 프로세서(525)에 의해 수행한다.The microprocessor 525 shown in FIG. 9B performs Y / C separation and post-processing as described in FIG. 9A in the analog video mode, and performs MPEG-2 system decoding and video decoding in the digital video mode. That is, in the case of the digital video mode, the second channel demodulator 515 receives the MPEG-2 bit stream and extracts the video data stream, and then the video data stream is recovered from the extracted video data stream by the microprocessor 525 .
도 9c에 도시된 마이크로 프로세서(527)는 아날로그 모드시와 디지털 비디오 모드시 각 경우에 메모리(519)를 공유할 수 있도록 하고 메모리 제어 기능 및 아날로그 모드시에는 도 9a, 도 9b에서 설명한 바와 같이 Y/C 분리 및 후처리를 수행한다.The microprocessor 527 shown in FIG. 9C allows the memory 519 to be shared in each case in the analog mode and in the digital video mode. In the memory control function and the analog mode, as shown in FIGS. 9A and 9B, / C separation and post-processing.
한편, 디지털 비디오 모드시에는 MPEG-2 시스템 디코딩 및 비디오 디코딩은 시스템 ＆ 비디오 디코더(526)에 의해 수행된다. 그리고, 멀티플렉서(528)는 제어부(517)로부터의 모드선택신호에 따라 마이크로 프로세서(527)로부터 출력되는 신호처리된 디지타이즈된 아날로그 신호 또는 시스템 ＆ 비디오 디코더(526)로부터 출려되는 복원된 비디오 데이터를 선택해서 선택된 신호를 디스플레이 접속부(520)에 공급한다.On the other hand, in the digital video mode, MPEG-2 system decoding and video decoding are performed by the system & video decoder 526. The multiplexer 528 multiplexes the signal-processed digitized analog signal output from the microprocessor 527 or the restored video data output from the system & video decoder 526 in accordance with a mode selection signal from the control unit 517 And supplies the selected signal to the display connection unit 520.
도 10은 본 발명의 제4실시예에 의한 아날로그와 디지털 비디오 모드를 갖는 수신기의 블록도로서, 도 8과 동일한 구성인 제1튜너(611), 제1채널복조기(612), 제2튜너(614), 제2채널복조기(615)와 시스템 디코더(616), 디스플레이 접속부(620)와 디스플레이(621)의 상세한 동작은 생략하기로 한다.10 is a block diagram of a receiver having an analogue and digital video modes according to a fourth embodiment of the present invention. The first tuner 611, the first channel demodulator 612, the second tuner 612, The detailed operation of the second channel demodulator 615 and the system decoder 616, the display connection unit 620 and the display 621 will be omitted.
도 8에 도시된 제3실시예에서는 메모리 제어기능이 마이크로 프로세서(618)에 프로그램화 되어 있는 반면에, 제4실시예에서는 3-D(dimensional) Y/C분리 또는 후처리와 같은 아날로그 처리는 마이크로 프로세서(618)의 외부에 분리된 아날로그 처리기(613)에서 이루어진다. 아날로그 처리에(63)의 상세한 구성은 제11도에 도시된 바와 같이 A/D 변환기(701), 아날로그 TV 신호처리기(702) 및 D/A변환기(703)로 되어 있다.8, the memory control function is programmed into the microprocessor 618, whereas in the fourth embodiment analog processing such as 3-D Y / C separation or post-processing is performed Is performed in a separate analog processor (613) external to the microprocessor (618). The detailed configuration of the analog processing 63 is an A / D converter 701, an analog TV signal processor 702, and a D / A converter 703 as shown in FIG.
A/D변환기(701)에서 도 10의 제1채널복조기(612)로부터 출력되는 채널 복조된 신호를 디지털 데이터로 변환한다. 이 디지털 데이터는 아날로그 TV신호 처리기(702)에 입력된 후 메모리 제어기로 동작하는 마이크로 프로세서(618)를 통해 메모리(619)에 저장된다. 메모리(619)DOP 저장된 아날로그 TV신호는 Y/C분리 또는 후처리를 위해 아날로그 TV신호 처리기(702)에 의해 사용된다. 아날로그 TV신호 처리기(702)에서 처리된 출력은 독출되기 전에 메모리(619)에 일시적으로 저장되고, D/A변환기(703)에서 아날로그신호로 변환된다.The A / D converter 701 converts the channel demodulated signal output from the first channel demodulator 612 of FIG. 10 into digital data. The digital data is input to the analog TV signal processor 702 and then stored in the memory 619 via the microprocessor 618 which operates as a memory controller. Memory 619 DOP The stored analog TV signal is used by the analog TV signal processor 702 for Y / C separation or post-processing. The output processed in the analog TV signal processor 702 is temporarily stored in the memory 619 before being read out, and is converted into an analog signal in the D / A converter 703.
한편, 디지털 비디오 서비스인 경우, MPEG-2 비트스트림은 시스템 디코더(616)에서 비디오 데이터 스트림으로 복호화되고, 이 비디오 데이터 스트림은 마이크로 프로세서(618)에 의해 비디오 데이터로 복원된다. 복원된 데이터는 D/A 변환기(623)에서 아날로그신호로 변환된다.On the other hand, in the case of a digital video service, the MPEG-2 bitstream is decoded into a video data stream in the system decoder 616, and the video data stream is restored to video data by the microprocessor 618. The restored data is converted into an analog signal by the D / A converter 623.
채널 키 입력에 따라 모드를 인식하는 제어부(617)로부터 출력되는 모드선택신호에 따라 멀티플렉서(622)는 아날로그 처리기(613)에서 처리된 아날로그 TV신호 또는 D/A 변환기(623)에서 출력되는 아날로그 비디오신호를 선택한다.The multiplexer 622 multiplexes the analog TV signal processed by the analog processor 613 or the analog video signal output from the D / A converter 623 in accordance with the mode selection signal outputted from the control unit 617 recognizing the mode according to the channel key input. Select the signal.
이때, 도 10의 디스플레이 접속부(620)는 아날로그 신호로 데이터를 받아 R, G, B신호로 변환하여 디스플레이(621)로 출력한다. 이의 변형예로서, 디스플레이 접속부(620)는 아날로그 처리기(613)의 구성요소 중 하나인 디지털/아날로그 변환기(703) 및 디지털/아날로그 변환기(623)가 통합된 형태로 내부에 구현할 수 있는데, 이때 멀티플렉서(622)는 디지털 신호를 입력하여 아날로그 신호로 변환한 후 아날로그 R, G, B신호로 디스플레이(621)에 출력한다. 이와 같은 변형예는 제12a도, 도 12b 및 도 12c에도 역시 적용된다. 한편, 도 10의 실시예는 마이크로 프로세서(618)를 사용하여 소프트웨어(software)에 의해 MPEG 복호화를 구현하는 정도에 의존해서 다소 변형될 수 있다.At this time, the display connection unit 620 of FIG. 10 receives data as an analog signal, converts the data into R, G, and B signals, and outputs the converted signals to the display 621. As a variation thereof, the display connection unit 620 can be implemented in an integrated form of a digital / analog converter 703 and a digital / analog converter 623, which are components of the analog processor 613, The digital signal processor 622 converts the digital signal into an analog signal, and outputs the analog signal to the display 621 with analog R, G, and B signals. Such a modification also applies to Figures 12a, 12b and 12c. On the other hand, the embodiment of FIG. 10 may be somewhat modified depending on the degree to which MPEG decoding is implemented by software using the microprocessor 618.
도 12a 내지 도 12c는 도 10에 도시된 제4실시예의 변형예들로서, 도 10에 도시된 동일한 구성에 대해서는 동일한 부호를 부치며 그 상세한 동작 설명은 생략하기로 한다.12A to 12C are modifications of the fourth embodiment shown in FIG. 10, wherein the same components as those shown in FIG. 10 are denoted by the same reference numerals, and a detailed description thereof will be omitted.
도 12a에 도시된 마이크로 프로세서(618)는 메모리(619)의 제어만을 수행한다. MPEG-2 비트스림 복호화와 비디오 데이터 스트림 복호화는 마이크로 프로세서(801)의 외부에 있는 시스템 ＆ 비디오 디코더(802)에 의해 수행된다.The microprocessor 618 shown in Fig. 12A only performs control of the memory 619. Fig. MPEG-2 bit-stream decoding and video data stream decoding are performed by the system & video decoder 802 external to the microprocessor 801.
도 12b에 도시된 마이크로 프로세서(803)는 MPEG-2 비트 스트림 복호화와 비디오 데이터 스트림의 복호화를 모두 수행한다.The microprocessor 803 shown in FIG. 12B performs both decoding of the MPEG-2 bitstream and decoding of the video data stream.
도 12c에 도시된 마이크로 프로세서(804)는 MPEG-2 비트스트림 복호화를 수행하지만 비디오 데이터 스트림 복호화는 마이크로 프로세서(804)의 외부에 있는 비디오 디코더(805)에 의해 수행된다.The microprocessor 804 shown in FIG. 12C performs MPEG-2 bitstream decoding, but the video data stream decoding is performed by a video decoder 805 external to the microprocessor 804.
본 발명은 아날로그 비디오 서비스와 디지털 비디오 서비스를 모두 수신하는 수신기에 있어서, 아날로그 TV채널 수신시 아날로그 TV신호처리중 필요한 메모리를 디지털 비디오 복호화를 위해 구비한 대용량의 메모리를 이용함으로써 디지털 비디오 복호용 메모리의 효율성을 높이며 시스템의 단가를 낮출 수 있는 효과가 있다.A receiver for receiving both an analog video service and a digital video service includes a memory for decoding a digital video signal by using a memory having a large capacity for digital video decoding, The efficiency can be increased and the system cost can be lowered.
Claims (88)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032071A KR100213056B1 (en) | 1996-07-31 | 1996-07-31 | Receiver having analog and digital video mode and receiving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032071A KR100213056B1 (en) | 1996-07-31 | 1996-07-31 | Receiver having analog and digital video mode and receiving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980013375A true KR980013375A (en) | 1998-04-30 |
| KR100213056B1 KR100213056B1 (en) | 1999-08-02 |
Family
ID=19468502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960032071A KR100213056B1 (en) | 1996-07-31 | 1996-07-31 | Receiver having analog and digital video mode and receiving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213056B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428603B1 (en) * | 1998-11-30 | 2004-07-16 | 주식회사 대우일렉트로닉스 | Method for displaying graphic data in the digital television |
| KR100433236B1 (en) * | 1996-11-29 | 2004-09-18 | 엘지전자 주식회사 | Complicated medium processing system, especially in relation to watching analog and digital catv broadcast programs, and performing data communication such as the internet through tv |
| KR100455934B1 (en) * | 2002-08-22 | 2004-11-06 | 엘지이노텍 주식회사 | Switch circuit of digital tuner in combination with atsc/ntsc |
| KR100478332B1 (en) * | 2001-07-17 | 2005-03-24 | 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤 | Input channel switching control device for display monitor and method of controlling input channel switching of display monitor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100956816B1 (en) | 2003-03-24 | 2010-05-11 | 엘지전자 주식회사 | Digital television |
-
1996
- 1996-07-31 KR KR1019960032071A patent/KR100213056B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433236B1 (en) * | 1996-11-29 | 2004-09-18 | 엘지전자 주식회사 | Complicated medium processing system, especially in relation to watching analog and digital catv broadcast programs, and performing data communication such as the internet through tv |
| KR100428603B1 (en) * | 1998-11-30 | 2004-07-16 | 주식회사 대우일렉트로닉스 | Method for displaying graphic data in the digital television |
| KR100478332B1 (en) * | 2001-07-17 | 2005-03-24 | 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤 | Input channel switching control device for display monitor and method of controlling input channel switching of display monitor |
| KR100455934B1 (en) * | 2002-08-22 | 2004-11-06 | 엘지이노텍 주식회사 | Switch circuit of digital tuner in combination with atsc/ntsc |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100213056B1 (en) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3547572B2 (en) | Receiver having analog and digital video modes and receiving method thereof | |
| US6091458A (en) | Receiver having analog and digital video modes and receiving method thereof | |
| KR0167798B1 (en) | Multiplexing/demultiplexing method for superimposing subimage on a main image | |
| JP3639517B2 (en) | Moving picture decoding apparatus and moving picture decoding method | |
| US7072571B2 (en) | Data reproduction transmission apparatus and data reproduction transmission method | |
| JP3617573B2 (en) | Format conversion circuit and television receiver including the format conversion circuit | |
| KR100818148B1 (en) | Sending progressive video sequences suitable for mpeg and other data formats | |
| JPH1079941A (en) | Picture processor | |
| US7446819B2 (en) | Apparatus and method for processing video signals | |
| JP3623056B2 (en) | Video compression device | |
| KR980013375A (en) | A receiver having analog and digital video modes and a receiver having analog and digital video modes and receiving method thereof, | |
| JP2005184788A (en) | Signal processing device | |
| JP4320509B2 (en) | Video re-encoding apparatus and method | |
| JP4383844B2 (en) | Video display device and video display device control method | |
| JP2000023063A (en) | Video reproducing device and reproducing method | |
| JPH09247667A (en) | Dynamic image coder and dynamic image decoder | |
| JP2000032475A (en) | Dynamic image reproducing device | |
| JP2008118704A (en) | Video signal processing apparatus and video signal processing method | |
| JP2003219420A (en) | Image reproducing device | |
| JPH08102894A (en) | Digital television broadcast receiver | |
| JPH1141606A (en) | Picture decoder | |
| JP2009296208A (en) | Dynamic image-reproducing device and dynamic image transmission system | |
| JPH11205798A (en) | Picture decoder and multiplexer | |
| KR19990081409A (en) | Digital TV Receive Decoder Device | |
| KR20000034375A (en) | Apparatus for printing still picture of digital television |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120427 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |