KR980013235A - Shared faxes and how they are delivered - Google Patents
Shared faxes and how they are delivered Download PDFInfo
- Publication number
- KR980013235A KR980013235A KR1019960031649A KR19960031649A KR980013235A KR 980013235 A KR980013235 A KR 980013235A KR 1019960031649 A KR1019960031649 A KR 1019960031649A KR 19960031649 A KR19960031649 A KR 19960031649A KR 980013235 A KR980013235 A KR 980013235A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- fifo
- parallel sequential
- fax
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32502—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices
- H04N1/32507—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00095—Systems or arrangements for the transmission of the picture signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0093—Facsimile machine
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Facsimiles In General (AREA)
Abstract
본 발명은 팩스에 관한 것으로, 특히 한 개의 팩스에 복수 개의 외부 단자를 연결하여 다량의 정보를 전송시킬 수 있는 공유형 팩스 및 그 정보 전달 방법에 대한 것이다. 상기와 같은 본 발명의 공유형 팩스는 외부의 데이터가 들어오는 복수 개의 포트단과, 상기 포트단으로부터 데이터를 받아 제1제어수단부로 신호를 보내는 복수 개의 병렬 순차 FIFO부와, 상기 제1제어수단부의 동작을 제어할 수 있는 우선 순위 결정 레지스터와, 상기 의 제1제어수단부의 동작 시간을 제어하는 타이머와, 상기 제1제어수단부의 동작 순서에 따라 팩스 제어 및 메모리부로 데이터를 전송하는 상기 복수 개의 병렬 순차 FIFO부를 포함하여 구성되는 것을 특징으로 한다. 다음으로 본 발명 공유형 팩스의 정보 전달 방법은 복수 개의 외부 단자를 통해 팩스의 복수 개의 병렬 순차 FIFO부로 데이터가 입력되는 단계, 각각의 병렬 순차 FIFO부내의 리시버 타이밍 제어부에서 제1제어 수단부로 각각의 리시버 시작 신호를 발생시키는 단계, 각각의 병렬 순차 FIFO부로부터 나온 리시버 시작 신호들을 통해 먼저 동작시켜야 할 병렬 순차 FIFO부 결정하는 단계, 선 동작에 선택되지 않은 병렬 순차 FIFO부로 각각 스톱 신호를 보내는 단계, 선 동작 여부에 따라 선택된 병렬 순차 FIFO부는 받아들여진 데이터를 정해진 타이머 시간이 완료될 때까지 팩스 메모리부로 전송하는 단계, 팩스 메모리부에 병렬 순차 FIFO부의 제이터의 저장이 끝나면 제1제어 수단부는 팩스 제어부에 인터럽트 신호를 보내는 단계, 팩스 제어부는 인터럽트되기 전까지 팩스 메모리에 저장된 마지막 데이터 뒤에 테그(tag)를 발생시키는 단계를 포함하여 동작한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a facsimile machine, and more particularly, to a shared fax machine capable of transmitting a large amount of information by connecting a plurality of external terminals to a single facsimile machine. The shared fax of the present invention includes a plurality of port stages for receiving external data, a plurality of parallel sequential FIFO units for receiving data from the port stages and transmitting a signal to the first control means, A timer for controlling the operation time of the first control means, and a timer for controlling the operation of the first control means in accordance with the operation order of the first control means, And a FIFO unit. A method of transmitting a shared fax according to the present invention includes the steps of inputting data to a plurality of parallel sequential FIFO units of a facsimile via a plurality of external terminals, receiving data from a receiver timing control unit in each parallel sequential FIFO unit Generating a receiver start signal, determining a parallel sequential FIFO portion to be operated first through receiver start signals from each parallel sequential FIFO portion, sending each stop signal to a parallel sequential FIFO portion that is not selected for the line operation, The parallel sequential FIFO unit selected according to whether the line operation is performed transfers the received data to the fax memory unit until the predetermined timer time is completed. When the storage of the data in the parallel sequential FIFO unit is completed in the fax memory unit, And the fax control unit sends an interrupt signal After the last data stored in the memory if fax operates, including the step of generating a tag (tag).
Description
본 발명은 팩스에 관한 것으로, 특히 한 개의 팩스에 복수 개의 외부 단자를 연결하여 다량의 정보를 전송시킬 수 있는 공유형 팩스 및 그 정보 전달 방법에 대한 것이다. 종래의 일반적인 팩스의 정보 전달 방법은 한 대의 팩스로 한 대의 컴퓨터 단말기로부터 오는 정보만 받아 전송하는 방식으로 동작한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a facsimile machine, and more particularly, to a shared fax machine capable of transmitting a large amount of information by connecting a plurality of external terminals to a single facsimile machine. Conventionally, a general fax information transfer method operates in such a manner that only one piece of information is received from one computer terminal by a single facsimile.
종래 팩스의 정보 전달 방법은 한 대의 팩스로 한 개의 단자로 부터오는 외부의 정보 밖에 전송이 안되어 처리할 수 있는 데이터의 양에 한계가 있다는 문제가 있다. 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 한 대의 팩스에 복수 개의 외부 단자를 연결하여 복수 개의 외부 단자로부터 오는 정보를 순차적으로 팩스에 전송하여 다량의 데이터를 전송할 수 있는 공유형 팩스를 제공하는데 그 목적이 있다.Conventionally, there is a problem that there is a limit to the amount of data that can be processed because only a piece of external information from a single terminal can be transmitted by a single facsimile. Disclosure of Invention Technical Problem [8] Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and an object of the present invention is to provide a shared fax machine capable of transmitting a large amount of data by sequentially transmitting information from a plurality of external terminals, The purpose is to provide.
도 1은 본 발명 제1실시예의 팩스의 정보 전달부를 나타낸 블럭 구성도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block diagram showing a fax information transmitting unit according to a first embodiment of the present invention; Fig.
도 2는 도 1의 병렬 순차 FIFO부의 내부를 나타낸 블럭 구성도.FIG. 2 is a block diagram showing the inside of the parallel sequential FIFO unit of FIG. 1. FIG.
도 3은 본 발명 제1실시예의 팩스 메모리 내부의 데이터 저장부를 나타낸 구성도.3 is a configuration diagram showing a data storage unit in the facsimile memory of the first embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
20 : 제1포트단 21 : 제2포트단20: first port stage 21: second port stage
22 : 제3포트단 23 : 제1병렬 순차 FIFO부22: third port stage 23: first parallel sequential FIFO unit
24 : 제2병렬 순차 FIFO부 25 : 제3병렬 순차 FIFO부24: second parallel sequential FIFO unit 25: third parallel sequential FIFO unit
26 : 제1제어수단부 27 : 타이머26: first control means section 27: timer
28 : 우선 순위 결정 레지스터 29 : 팩스 제어 및 메모리부28: Prioritization register 29: Fax control and memory unit
30 : 제2제어 수단부 31 : 리시버 타이밍 제어부30: second control means section 31: receiver timing control section
32 : 스테터스 레지스터 33 : FIFO 레지스터32: Status register 33: FIFO register
34 : 쉬프트 레지스터 35 : 버퍼 레지스터34: shift register 35: buffer register
36 : FIFO 메모리부 37 : 데이터 버스 버퍼부36: FIFO memory unit 37: Data bus buffer unit
38 : 내부 데이터 버스 버퍼부38: internal data bus buffer unit
본 발명의 공유형 팩스는 외부의 데이터가 들어오는 복수 개의 포트단과, 상기 포트단으로부터 데이터를 받아 제1제어 수단부로 신호를 보내는 복수 개의 병렬 순차 FIFO부와, 상기 제1제어 수단부의 동작을 제어할 수 있는 우선 순위 결정 레지스터와, 상기 의 제1제어 수단부의 동작 시간을 제어하는 타이머와 상기 제1제어 수단부의 동작 순서에 따라 팩스 제어 및 메모리부로 데이터를 전송하는 상기 복수 개의 병렬 순차 FIFO부를 포함하여 구성되는 것을 특징으로 한다. 다음으로 본 발명 공유형 팩스의 정보 전달 방법은 복수 개의 외부 단자를 통해 팩스의 복수 개의 병렬 순차 FIFO부로 데이터가 입력되는 단계, 각각의 병렬 순차 FIFO부내의 리시버 타이밍 제어부에서 제1제어 수단부로 각각의 리시버 시작 신호를 발생시키는 단계, 각각의 병렬 순차 FIFO부 결정하는 단계, 선 동작에 선택되지 않은 병렬 순차 FIFO부로 각각 스톱 신호를 보내는 단계, 선 동작 여부에 따라 선택된 병렬 순차 FIFO부는 받아 들여진 데이터를 정해진 타이머 시간이 완료될 때까지 팩스 메모리부로 전송하는 단계, 팩스 메모리부에 병렬 순차 FIFO부의 데이터의 저장이 끝나면 제1제어 수단부는 팩스 제어부에 인터럽트 신호를 보내는 단계, 팩스 제어부는 인터럽트되기 전까지 팩스 메모리에 저장된 마지막 데이터 뒤에 테그(tag)를 발생시키는 단계를 포함하여 동작하는 것을 특징으로 한다. 이어서 첨부 도면을 참조하여 본 발명 공유형 팩스 및 그 정보 전달 방법을 설명하면 다음과 같다. 도 1은 발명 제1실시예의 팩스의 정보 전달부를 나타낸 블록 구성도이다. 도 2는 도 1의 병렬 순차 FIFO부의 내부를 나타낸 블록 구성도이다. 도 3은 본 발명 제1실시예의 팩스 메모리 내부의 데이터 저장부를 나타낸 구성도이다.The shared fax of the present invention includes a plurality of port stages for receiving external data, a plurality of parallel sequential FIFO units for receiving data from the port stage and transmitting a signal to the first control means, And a plurality of parallel sequential FIFO units for transmitting data to the facsimile control unit and the memory unit in accordance with the operation sequence of the first control unit unit and a timer for controlling the operation time of the first control unit unit . A method of transmitting a shared fax according to the present invention includes the steps of inputting data to a plurality of parallel sequential FIFO units of a facsimile via a plurality of external terminals, receiving data from a receiver timing control unit in each parallel sequential FIFO unit Generating a receiver start signal, determining each of the parallel sequential FIFO units, sending a stop signal to each of the parallel sequential FIFO units unselected in the line operation, selecting parallel sequential FIFO units according to whether the line is operated, When the data of the parallel sequential FIFO unit is stored in the facsimile memory unit, the first control unit sends an interrupt signal to the facsimile control unit, and the facsimile control unit sends the interrupt signal to the facsimile unit until the interruption is completed Generating a tag after the last stored data It characterized in that the operative included. The shared fax of the present invention and a method of transmitting the information will be described below with reference to the accompanying drawings. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a fax information transmitting unit according to a first embodiment of the present invention; FIG. FIG. 2 is a block diagram showing the inside of the parallel sequential FIFO unit of FIG. 1. FIG. 3 is a configuration diagram showing a data storage unit in the facsimile of the first embodiment of the present invention.
본 발명의 제1실시예는 한 대의 팩스가 세 개의 외부단자로부터 들어오는 데이터를 전송하는 공유형 팩스 전달부에 대한 것이다. 다음에 도1에서와 같이 본 발명 제1실시예의 공유형 팩스는 외부의 데이터가 들어오는 제1포트단(20)과 제2포트단(21)과 제2포트단(22)으로 이루어진 포트부와 이 포트부의 각 포트단으로부터 데이터를 받아 이 받은 데이터를 제1병렬 순차 FIFO부(23)의 제1신호와, 제2병렬 순차 FIFO부(24)의 제2신호와, 제2병렬 순차 FIFO부(25)의 제2신호의 형태로 제1제어 수단부(26)로 보내는 병렬 순차 FIFO부와 제1제어 수단부(26)로 들어오는 세 신호 중 하나의 신호만 하이(HIGH)가 나오면 하이(HIGH)가 된 병렬 순차 FIFO부만 동작시키고 이에 반해 두 개 이상이 동시에 하이(HIGH)가 들어오면 이를 제어하여 우선 순위가 높은 병렬 순차 FIFO부를 먼저 동작시킬 수 있는 우선 순위 결정 레지스터(28)와, 제1제어 수단부(26)의 동작시간을 제어하여 지정된 시간 동안만 하나의 병렬 순차 FIFO부의 데이터를 팩스 메모리부(29)로 전달할 수 있도록 하는 타이머(27)를 포함하여 구성한다.A first embodiment of the present invention is directed to a shared fax delivery unit in which one fax transmits data coming in from three external terminals. 1, the shared fax of the first embodiment of the present invention includes a first port terminal 20, a port portion including a second port terminal 21 and a second port terminal 22, The data received from each port of the port unit is supplied to the first parallel sequential FIFO unit 23, the second parallel sequential FIFO unit 24, the second parallel sequential FIFO unit 24, When only one of three signals input to the first control means section 26 and the first sequential FIFO section sent to the first control means section 26 in the form of a second signal of the first control section 25 is HIGH, A priority determination register 28 that operates only a parallel sequential FIFO unit having a higher priority than a parallel sequential FIFO unit having a higher priority than the parallel sequential FIFO unit, 1 control means 26 to control the operation time of one parallel sequential FIFO The data is configured to include a timer 27 to be able to deliver a fax memory (29).
이어서 본 발명의 병렬 순차 FIFO부의 구성을 나타낸 도 2에서와 같이 병렬 순차 FIFO부는 각각의 포트단에서 데이터가 들어오면 시작 신호를 제1제어 수단부(26)에 전달하는 리시버 타이밍 제어부(31)와 각각의 포트단으로부터 받은 데이터의 시작과 정지 그리고 패리티 에러(parity error) 등과 같은 상태들을 저장하는 스테터스레지스터(32)와 각각의 병렬 순차 FIFO부의 데이터를 저장하는 FIFO 메모리부(36)와 FIFO 메모리부(36)의 저장할 데이터의 양을 기록하는 FIFO 레지스터(33)와 연속으로 들어오는 데이터를 받아들여 1바이트가 되면 병렬의 형태로 전환하여 버퍼 제지스터(35)로 보내는 쉬프트 레지스터(34)와 상기 쉬프트 레지스터(34)로부터 받은 데이터를 FIFO 메모리부(36)로 전달하는 버퍼 제지스터(35)와 FIFO 메모리부(35)의 데이터를 받아 팩스 제어부 및 팩스 메모리부(29)로 전달하는 데이터 버스 버퍼부(37)와, 상기 병렬 순차 FIFO부 내부의 각 구성 요소들을 제어하는 제2제어수단부(30)를 포함하여 구성된다.2, the parallel sequential FIFO unit includes a receiver timing controller 31 for transmitting a start signal to the first control unit 26 when data is received from each port stage, A status register 32 for storing states such as start and stop of data received from the respective port stages and a parity error and the like, a FIFO memory unit 36 for storing data of each parallel sequential FIFO unit, A FIFO register 33 for recording the amount of data to be stored in the unit 36 and a shift register 34 for receiving data continuously received and switching to a parallel form when one byte is received and sending the data to the buffer jitterer 35; A buffer jitterter 35 for transferring the data received from the shift register 34 to the FIFO memory unit 36 and a buffer controller 35 for receiving data from the FIFO memory unit 35, And a data bus buffer unit 37 for transmission to the memory section 29 is constituted by a second control means unit 30 that controls each component in the inside of the parallel sequential FIFO section.
다음으로 본 발명 공유형 팩스의 정보 전달 방법은 도 1과 도 2에서와 같이 제1포트단(20) 제2포트단(21) 그리고 제2포트단(22)의 외부 단자를 통해 팩스의 제1병렬 순차 FIFO부(23)와 제2병렬 순차 FIFO부(24)와 제2병렬 순차 FIFO부(25)로 데이터가 입력되는 단계와 각각의 병렬 순차 FIFO부내의 리시버 타이밍 제어부(31)에서 제1제어 수단부(26)로 각각의 제1신호와 제2신호와 제2신호를 발생시키는 단계와 각각의 병렬 순차 FIFO부로부터 나온 제1신호와 제2신호와 제2신호들을 제1제어 수단부(26)를 통해 먼저 동작시켜야할 병렬 순차 FIFO부를 결정하는 단계와 선 동작에 선택되지 않은 병렬 순차 FIFO부로 그에 해당하는 제1스톱 신호나 제2스톱 신호 또는 제2스톱신호를 보내는 단계와 선 동작 여부에 따라 선택되어진 병렬 순차 FIFO부는 받아 들여진 데이터를 정해진 타이머(27)의 시간이 완료될 때까지 팩스 메모리부(29)로 전송하는 단계와 팩스 메모리부(29)에 병렬 순차 FIFO부의 데이터의 저장이 끝나면 제1제어 수단부(26)가 팩스 제어부(29)에 인터럽트 신호를 보내는 단계와 팩스 제어부(29)는 인터럽트되기 전까지 팩스 메모리부(29)에 저장된 마지막 데이터 뒤에 태그(tag)를 발생시키는 단계를 포함하여 동작한다. 위에 설명한 동작 중에서 먼저 동작시킬 병렬 순차 FIFO부를 결정할 때 제1제어 수단부(26)로 들어온 제1신호와 제2신호와 제2신호 중에 두 개 이상이 하이(HIGH)가 들어오면 우선 순위 결정 레지스터(28)에 의해 제1제어수단부(26)가 제어되어 먼저 동작 시킬 병렬 순차 FIFO부를 선택하게 된다. 이어서 각각의 외부 포트단으로부터 각각의 병렬 순차 FIFO부를 선택하게 된다. 이어서 각각의 외부 포트단으로부터 각각의 병렬 순차 FIFO부로 데이터가 들어간 후의 각각의 병렬 순차 FIFO부의 동작을 설명하면 외부 포트단으로부터 데이터가 쉬프트 레지스터(34)로 들어가는 단계와 쉬프트 레지스터(34)로 데이터가 들어가면 리시버 타이밍 제어부(31)에서 제1제어 수단부(26)로 리시버 시작 신호를 발생시키는 단계와 리시버 타이밍 제어부(31)로부터 받아들여진 데이터의 시작, 정지, 패리티 에러 등과 같은 상태를 스테터스 레지스터(32)에 저장하는 단계와 쉬프트 레지스터(34)에 들어온 데이터가 1바이트가 되면 버퍼 레지스터(35)로 데이터를 보내 병렬 형태로 전환하는 단계와 FIFO 메모리부(36) 내의 저장할 데이터량을 FIFO 레지스터(33)에 저장하는 단계와 병렬 형태로 전환된 데이터를 FIFO 메모리부(36)에 저장하는 단계와 FIFO 메모리부(36)로부터 오는 1바이트의 데이터를 데이터 버스 버퍼부(37)를 거쳐 팩스 메모리부(29)에 전달하는 단계를 포함하여 동작한다. 여기에서 스테터스 레지스터(32)와 FIFO 레지스터(33)와 FIFO 메모리부(36)의 동작은 병렬 순차 FIFO부 내부의 제2제어 수단부(30)의 제어에 따라서 동작한다.1 and 2, a method of transmitting a fax of a shared fax according to the present invention comprises the steps of: (1) transmitting a facsimile (fax) message through an external terminal of a first port stage 20, a second port stage 21 and a second port stage 22 The data is input to the first parallel sequential FIFO unit 23, the second parallel sequential FIFO unit 24 and the second parallel sequential FIFO unit 25, and the step of receiving data from the receiver timing control unit 31 in each parallel sequential FIFO unit 1 control means (26) for generating a first signal, a second signal and a second signal, respectively, and generating a first signal, a second signal and a second signal from each parallel sequential FIFO unit A step of determining a parallel sequential FIFO unit to be operated first through a unit 26, a step of sending a first stop signal, a second stop signal or a second stop signal corresponding to the parallel sequential FIFO unit not selected in the line operation, The parallel sequential FIFO section, which is selected according to whether or not the operation is performed, To the fax memory unit 29 until the time of the counter 27 is completed and when the data of the parallel sequential FIFO unit is stored in the fax memory unit 29, 29 and a step of generating a tag after the last data stored in the facsimile memory unit 29 until the facsimile control unit 29 is interrupted. In determining the parallel sequential FIFO unit to be operated first among the above-described operations, when two or more of the first signal inputted to the first control means unit 26 and the second signal and the second signal are HIGH, The first control means 26 is controlled by the control unit 28 to select the parallel sequential FIFO unit to be operated first. And then selects each parallel sequential FIFO unit from each of the external port stages. Describing the operation of each parallel sequential FIFO unit after the data is entered into each parallel sequential FIFO unit from each of the external port stages, data is input from the external port stage to the shift register 34 and data is transferred to the shift register 34 A step of generating a receiver start signal from the receiver timing control section 31 to the first control means section 26 and a step of starting and stopping data received from the receiver timing control section 31, 32), and when the data input to the shift register (34) becomes 1 byte, data is sent to the buffer register (35) to convert the data into parallel form, and the amount of data to be stored in the FIFO memory (36) 33) and storing the data converted into the parallel form in the FIFO memory unit (36) and storing the converted data in the FIFO memory unit 6 to the facsimile memory unit 29 via the data bus buffer unit 37. The data bus buffer unit 37 stores the one-byte data. Here, the operation of the status register 32, the FIFO register 33, and the FIFO memory unit 36 operates under the control of the second control unit 30 in the parallel sequential FIFO unit.
다음으로 본 발명의 공유형 팩스의 팩스 제어부 및 메모리부의 저장된 데이터부의 구성을 나타낸 도 3에서와 같이 병렬 순차 FIFO부로부터 데이터를 받아 저장하는 팩스 메모리부(29)는 하나의 병렬 순차 FIFO부의 데이터를 저장을 완료되면 팩스 제어부(29)는 인터럽트되기 전까지 들어온 데이터들이 어느 병렬 순차 FIFO부의 정보인지 구분하기 위하여 팩스 메모리부(29)에 저장된 마지막 데이터 뒤에 표시어(tag)를 발생시킨다. 그리고 이 표시어의 다음에 다음의 병렬 순차 FIFO부를 거쳐서 들어온 데이터를 저장한다.3, a facsimile unit 29 for receiving and storing data from a parallel sequential FIFO unit, which is a configuration of a facsimile control unit of the shared-type facsimile of the present invention and a stored data unit of the memory unit, Upon completion of the storage, the fax controller 29 generates a tag after the last data stored in the facsimile memory unit 29 to identify which parallel sequential FIFO unit the data received until the data is interrupted. Then, the next sequential FIFO part of this display word stores data.
본 발명의 공유형 팩스 및 그 전송 방법은 한 대의 팩스에 여러 개의 단말기를 연결시킴으로써 기존의 여러대의 팩스로 처리할 수 있었던 데이터를 한 대의 팩스만으로도 처리할 수 있다는 효과가 있다.The shared-type facsimile and its transmission method according to the present invention have an effect that data that can be processed by a plurality of existing faxes can be processed by only one fax by connecting a plurality of terminals to one fax.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031649A KR100192523B1 (en) | 1996-07-31 | 1996-07-31 | Facsimile and message transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031649A KR100192523B1 (en) | 1996-07-31 | 1996-07-31 | Facsimile and message transmission method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980013235A true KR980013235A (en) | 1998-04-30 |
KR100192523B1 KR100192523B1 (en) | 1999-06-15 |
Family
ID=19468256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031649A KR100192523B1 (en) | 1996-07-31 | 1996-07-31 | Facsimile and message transmission method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192523B1 (en) |
-
1996
- 1996-07-31 KR KR1019960031649A patent/KR100192523B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100192523B1 (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4200936A (en) | Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control | |
US4630233A (en) | I/O scanner for an industrial control | |
JPS609292B2 (en) | Time interval length control method between data blocks | |
KR980013235A (en) | Shared faxes and how they are delivered | |
AU608582B2 (en) | Dual microprocessor control system | |
KR100295683B1 (en) | General call acknowledge apparatus and method for inter-integrated circuit | |
JPH0234518B2 (en) | ||
JP3505540B2 (en) | Data transfer device | |
JP2000092010A (en) | External signal synchronization message transmission system in time division channel system | |
JPS61270952A (en) | Data transmitting system | |
KR100962306B1 (en) | Bidirectional data transmission apparatus and the method thereof for embedded system | |
JP2708366B2 (en) | Data processing system and auxiliary control device | |
JPH082056B2 (en) | Data transmission equipment | |
JP2561366B2 (en) | Data transfer device having function confirmation function | |
JPH04107595A (en) | Display system | |
JPH1174893A (en) | Data communication equipment and its communication method | |
JPH09218863A (en) | Multiprocessor system | |
SU798786A1 (en) | Device for interfacing computer with terminals | |
JPS6188635A (en) | Signal transmitting and receiving circuit | |
JPH05298247A (en) | Hot line connection system | |
JPH0736739A (en) | Data processor | |
KR20000038686A (en) | Direct memory access controller | |
JPH0275248A (en) | Packet exchange control system | |
JPS6129242A (en) | Communication control equipment | |
JPH0210624B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |