KR100192523B1 - Facsimile and message transmission method - Google Patents
Facsimile and message transmission method Download PDFInfo
- Publication number
- KR100192523B1 KR100192523B1 KR1019960031649A KR19960031649A KR100192523B1 KR 100192523 B1 KR100192523 B1 KR 100192523B1 KR 1019960031649 A KR1019960031649 A KR 1019960031649A KR 19960031649 A KR19960031649 A KR 19960031649A KR 100192523 B1 KR100192523 B1 KR 100192523B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- fax
- unit
- fifo
- parallel sequential
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32502—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices
- H04N1/32507—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00095—Systems or arrangements for the transmission of the picture signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0093—Facsimile machine
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Facsimiles In General (AREA)
Abstract
본 발명은 팩스에 관한 것으로, 특히 한개의 팩스에 복수개의 외부 단자를 연결하여 다량의 정보를 전송시킬 수 있는 공유형 팩스 및 그 정보 전달 방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fax, and more particularly, to a shared fax and a method of transmitting information that can transmit a large amount of information by connecting a plurality of external terminals to a single fax.
상기와 같은 본 발명의 공유형 팩스는 외부의 데이타가 들어오는 복수개의 포트단과, 상기 포트단으로부터 데이타를 받아 제1제어 수단부로 신호를 보내는 복수개의 병렬 순차 FIFO부와, 상기 제1제어 수단부의 동작을 제어할 수 있는 우선 순위 결정 레지스터와, 상기의 제1제어 수단부의 동작 시간을 제어하는 타이머와, 상기 제1제어 수단부의 동작 순서의 제어에 따라 팩스 제어 및 메모리부로 데이타를 전송하는 상기 복수개의 병렬 순차 FIFO부를 포함하여 구성되는 것을 특징으로 한다.As described above, the shared fax of the present invention includes a plurality of port stages through which external data is input, a plurality of parallel sequential FIFO units which receive data from the port stages and send a signal to the first control unit, and the operation of the first control unit. A plurality of prioritization registers capable of controlling the plurality of times, a timer for controlling the operation time of the first control means, and the plurality of data for transmitting data to the fax control and the memory according to the control of the operation order of the first control means. Characterized in that it comprises a parallel sequential FIFO unit.
다음으로 본 발명 공유형 팩스의 정보 전달 방법은 복수개의 외부 단자를 통해 팩스의 복수개의 병렬 순차 FIFO부로 데이타가 입력되는 단계, 각각의 병렬 순차 FIFO부내의 리시버 타이밍 제어부에서 제1제어 수단부로 각각의 리시버 시작 신호를 발생시키는 단계, 각각의 병렬 순차 FIFO부로부터 나온 리시버 시작 신호들을 통해 먼저 동작 시켜야할 병렬 순차 FIFO부 결정하는 단계, 선 동작에 선택되지 않은 병렬 순차 FIFO부로 각각 스톱 신호를 보내는 단계, 선 동작 여부에 따라 선택된 병렬 순차 FIFO부는 받아 들여진 데이타를 정해진 타이머 시간이 완료될 때까지 팩스 메모리부로 전송하는 단계, 팩스 메모리부에 병렬 순차 FIFO부의 데이타의 저장이 끝나면 제1제어 수단부는 팩스 제어부에 인터럽트 신호를 보내는 단계, 팩스 제어부는 인터럽트 되기전까지 팩스 메모리에 저장된 마지막 데이타 뒤에 테그(tag)를 발생시키는 단계를 포함하여 동작 한다.Next, in the information delivery method of the shared fax of the present invention, data is input to a plurality of parallel sequential FIFO units of a fax through a plurality of external terminals, each of which is received from the receiver timing control unit in each parallel sequential FIFO unit to the first control unit. Generating a receiver start signal, determining a parallel sequential FIFO unit to operate first through receiver start signals from each parallel sequential FIFO unit, sending a stop signal to each parallel sequential FIFO unit not selected for line operation, The parallel sequential FIFO unit selected according to the line operation to transmit the received data to the fax memory unit until the predetermined timer time is completed, the first control means unit to the fax control unit Sending interrupt signal, fax control until interrupted And generating a tag after the last data stored in the fax memory.
Description
본 발명은 팩스에 관한 것으로, 특히 한개의 팩스에 복수개의 외부 단자를 연결하여 다량의 정보를 전송시킬 수 있는 공유형 팩스 및 그 정보 전달 방법에 대한 것이다. 종래의 일반적인 팩스의 정보 전달 방법은 한 대의 팩스로 한 대의 컴퓨터 단말기로부터오는 정보만 받아 전송하는 방식으로 동작한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fax, and more particularly, to a shared fax and a method of transmitting information that can transmit a large amount of information by connecting a plurality of external terminals to a single fax. The conventional method of transmitting information of a fax operates by receiving and transmitting only information from one computer terminal by one fax.
종래 팩스의 정보 전달 방법은 한 대의 팩스로 한개의 단자로 부터오는 외부의 정보 밖에 전송이 안되어 처리할 수 있는 데이타의 양에 한계가 있다는 문제가 있다.The conventional method of transmitting information of a fax has a problem in that there is a limit in the amount of data that can be processed since only external information from one terminal is transmitted by one fax.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 한 대의 팩스에 복수개의 외부 단자를 연결하여 복수개의 외부 단자로부터 오는 정보를 순차적으로 팩스에 전송하여 다량의 데이타를 전송할 수 있는 공유형 팩스를 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above problems, by connecting a plurality of external terminals to a single fax to share a fax that can transmit a large amount of data by sequentially transmitting information from the plurality of external terminals to the fax The purpose is to provide.
제1도는 본 발명 제1 실시예의 팩스의 정보 전달부를 나타낸 블럭 구성도.1 is a block diagram showing an information transmitting unit of a fax of the first embodiment of the present invention.
제2도는 제1도의 병렬 순차 FIFO부의 내부를 나타낸 블럭 구성도.2 is a block diagram showing the interior of the parallel sequential FIFO section of FIG.
제3도는 본 발명 제1 실시예의 팩스 메모리 내부의 데이타 저장부를 나타낸 구성도.3 is a block diagram showing a data storage unit inside the fax memory according to the first embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
20 : 제1포트단 21 : 제2포트단20: first port end 21: second port end
22 : 제3포트단 23 : 제1병렬 순차 FIFO부22: 3rd port stage 23: 1st parallel sequential FIFO unit
24 : 제2병렬 순차 FIFO부 25 : 제3병렬 순차 FIFO부24: second parallel sequential FIFO part 25: third parallel sequential FIFO part
26 : 제1제어 수단부 27 : 타이머26: first control means 27: timer
28 : 우선 순위 결정 레지스터 29 : 팩스 제어 및 메모리부28: priority determination register 29: fax control and memory section
30 : 제2제어 수단부 31 : 리시버 타이밍 제어부30: second control means 31: receiver timing control
32 : 스테터스 레지스터 33 : FIFO 레지스터32: status register 33: FIFO register
34 : 쉬프트 레지스터 35 : 버퍼 레지스터34: shift register 35: buffer register
36 : FIFO 메모리부 37 : 데이타 버스 버퍼부36: FIFO memory section 37: data bus buffer section
38 : 내부 데이타 버스 버퍼부38: internal data bus buffer unit
본 발명의 공유형 팩스는 외부의 데이타가 들어오는 복수개의 포트단과, 상기 포트단으로부터 데이타를 받아 제1제어 수단부로 신호를 보내는 복수개의 병렬 순차 FIFO부와, 상기 제1제어 수단부의 동작을 제어할 수 있는 우선 순위 결정 레지스터와, 상기 제1제어 수단부의 동작 시간을 제어하는 타이머와, 상기 제1제어 수단부의 동작 순서의 제어에 따라 팩스 제어 및 메모리부로 데이타를 전송하는 상기 복수개의 병렬 순차 FIFO부를 포함하여 구성되는 것을 특징으로 한다.The shared fax according to the present invention can control a plurality of port stages through which external data is input, a plurality of parallel sequential FIFO units which receive data from the port stages and send a signal to the first control unit, and control the operation of the first control unit. And a plurality of parallel sequential FIFO units for transmitting data to a fax control and a memory unit according to control of an operation order of the first control means unit, a timer for controlling an operation time of the first control means unit. Characterized in that it comprises a.
다음으로 본 발명 공유형 팩스의 정보 전달 방법은 복수개의 외부 단자를 통해 팩스의 복수개의 병렬 순차 FIFO부로 데이타가 입력되는 단계, 각각의 병렬 순차 FIFO부내의 리시버 타이밍 제어부에서 제1제어 수단부로 각각의 리시버 시작 신호를 발생시키는 단계, 각각의 병렬 순차 FIFO부로부터 나온 리시버 시작 신호들을 통해 먼저 동작 시켜야할 병렬 순차 FIFO부 결정하는 단계, 선 동작에 선택되지 않은 병렬 순차 FIFO부로 각각 스톱 신호를 보내는 단계, 선 동작 여부에 따라 선택된 병렬 순차 FIFO부는 받아 들여진 데이타를 정해진 타이머 시간이 완료될 때까지 패스 메모리부로 전송하는 단계, 팩스 메모리부에 병렬 순차 FIFO부의 데이타의 저장이 끝나면 제1제어 수단부는 팩스 제어부에 인터럽트 신호를 보내는 단계, 팩스 제어부는 인터럽트 되기전까지 팩스 메모리에 저장된 마지막 데이타 뒤에 테그(tag)를 발생시키는 단계를 포함하여 동작하는 것을 특징으로 한다.Next, in the information delivery method of the shared fax of the present invention, data is input to a plurality of parallel sequential FIFO units of a fax through a plurality of external terminals, each of which is received from the receiver timing control unit in each parallel sequential FIFO unit to the first control unit. Generating a receiver start signal, determining a parallel sequential FIFO unit to operate first through receiver start signals from each parallel sequential FIFO unit, sending a stop signal to each parallel sequential FIFO unit not selected for line operation, The parallel sequential FIFO unit selected according to the line operation transmits the received data to the pass memory unit until the predetermined timer time is completed. After storing the data in the parallel sequential FIFO unit to the fax memory unit, the first control unit transmits the data to the fax control unit. Sending interrupt signal, fax control until interrupted And generating a tag after the last data stored in the FAX memory.
이어서 첨부도면을 참조하여 본 발명 공유형 팩스 및 그 정보 전달 방법을 설명하면 다음과 같다.Next, the present invention will be described with reference to the accompanying drawings, a shared fax and a method of transferring the information thereof.
제1도는 본 발명 제1 실시예의 팩스의 정보 전달부를 나타낸 블럭 구성도이다.1 is a block diagram showing the information transmitting unit of the fax of the first embodiment of the present invention.
제2도는 제1도의 병렬 순차 FIFO부의 내부를 나타낸 블럭 구성도이다.FIG. 2 is a block diagram showing the interior of the parallel sequential FIFO section of FIG.
제3도는 본 발명 제1 실시예의 팩스 메모리 내부의 데이타 저장부를 나타낸 구성도이다.3 is a block diagram showing a data storage unit inside the fax memory of the first embodiment of the present invention.
본 발명의 제1실시예는 한대의 팩스가 세개의 외부 단자로부터 들어오는 데이타를 전송하는 공유형 팩스 정보 전달부에 대한 것이다.The first embodiment of the present invention relates to a shared fax information transmission unit in which one fax transmits data coming from three external terminals.
다음에 제1도에서와 같이 본 발명 제1 실시예의 공유형 팩스는 외부의 데이타가 들어오는 제1포트단(20)과 제2포트단(21)과 제3포트단(22)으로 이루어진 포트부와 이 포트부의 각 포트단으로부터 데이타를 받아 이 받은 데이타를 제1병렬 순차 FIFO부(23)의 제1신호와, 제2병렬순차 FIFO부(24)의 제2신호와, 제3병렬 순차 FIFO부(25)의 제3신호의 형태로 제1제어 수단부(26)로 보내는 병렬 순차 FIFO부와 제1제어 수단부(26)로 들어오는 세 신호중 하나의 신호만 하이(HIGH)가 나오면 하이(HIGH)가 된 병렬 순차 FIFO부만 동작 시키고 이에 반해 두개 이상이 동시에 하이(HIGH)가 들어오면 이를 제어하여 우선 순위가 높은 병렬 순차 FIFO부를 먼저 동작시킬 수 있는 우선 순위 결정 레지스터(28)와, 제1 제어수단부(26)의 동작 시간을 제어하여 지정된 시간 동안만 하나의 병렬 순차 FIFO부의 데이타를 팩스 메모리부(29)로 전달할 수 있도록 하는 타이머(27)를 포함하여 구성된다.Next, as shown in FIG. 1, the shared fax according to the first embodiment of the present invention has a port section including a first port stage 20, a second port stage 21, and a third port stage 22 into which external data is input. And receiving data from each port of the port portion, and receiving the received data from the first signal of the first parallel sequential FIFO unit 23, the second signal of the second parallel sequential FIFO unit 24, and the third parallel sequential FIFO. If only one of the three signals coming into the parallel control FIFO section and the first control means section 26 which is sent to the first control means section 26 in the form of the third signal of the section 25 is high, A high priority prioritization register (28) which operates only the parallel sequential FIFO unit which has become high) and controls two or more highs at the same time to operate the parallel sequential FIFO unit having a high priority first. By controlling the operation time of the control means 26, one parallel sequential FIF only for a specified time And a timer 27 for transmitting the data of the O portion to the fax memory portion 29.
이어서 본 발명의 병렬 순차 FIFO부의 구성을 나타낸 제2도에서와 같이 병렬 순차 FIFO부는 각각의 포트단에서 데이타가 들어오면 시작 신호를 제1제어 수단부(26)에 전달하는 리시버 타이밍 제어부(31)와 각각의 포트단으로부터 받은 데이타의 시작과 정지 그리고 패리티 에러(parity error)등과 같은 상태들을 저장하는 스테터스 레지스터(32)와 각각의 병렬 순차 FIFO부의 데이타를 저장하는 FIFO 메모리부(36)와 FIFO 메모리부(36)의 저장할 데이타의 양을 기록하는 FIFO 레지스터(33)와 연속으로 들어오는 데이타를 받아들여 1 바이트가 되면 병렬의 형태로 전환하여 버퍼 레지스터(35)로 보내는 쉬프트 레지스터(34)와 상기 쉬프트 레지스터(34)로부터 받은 데이타를 FIFO 메모리부(36)로 전달하는 버퍼 레지스터(35)와 FIFO 메모리부(35)의 데이타를 받아 팩스 제어부 및 팩스 메모리부(29)로 전달하는 데이타 버스 버퍼부(37)와, 상기 병렬 순차 FIFO부 내부의 각 구성 요소들을 제어하는 제2제어 수단부(30)를 포함하여 구성된다.Subsequently, as shown in FIG. 2 showing the configuration of the parallel sequential FIFO unit of the present invention, the parallel sequential FIFO unit transmits a start signal to the first control unit 26 when data is input from each port. And FIFO memory section 36 and FIFO which store data such as status register 32 which stores states such as start and stop of data received from each port and parity error, and parallel sequential FIFO section. The FIFO register 33 that records the amount of data to be stored in the memory unit 36 and the shift register 34 that receives data continuously and converts the data into a parallel form in a single byte and sends the data to the buffer register 35. Receives data from the buffer register 35 and the FIFO memory section 35, which transfers the data received from the shift register 34 to the FIFO memory section 36, and receives the fax control section and the fax. And a data bus buffer unit 37 for transferring to the memory unit 29, and a second control means unit 30 for controlling each component inside the parallel sequential FIFO unit.
다음으로 본 발명 공유형 팩스의 정보 전달 방법은 제1도와 제2도에서와 같이 제1포트단(20) 제2포트단(21) 그리고 제3포트단(22)의 외부 단자를 통해 팩스의 제1병렬 순차 FIFO부(23)와 제2병렬 순차 FIFO부(24)와 제3병렬 순차 FIFO부(25)로 데이타가 입력되는 단계와 각각의 병렬 순차 FIFO부내의 리시버 타이밍 제어부(31)에서 제1제어 수단부(26)로 각각의 제1신호와 제2신호와 제3신호를 발생시키는 단계와 각각의 병렬 순차 FIFO부로부터 나온 제1신호와 제2신호와 제3신호들을 제1제어 수단부(26)를 통해 먼저 동작 시켜야할 병렬 순차 FIFO부를 결정하는 단계와 선 동작에 선택되지 않은 병렬 순차 FIFO부로 그에 해당되는 제1스톱 신호나 제2스톱 신호 또는 제3스톱 신호를 보내는 단계와 선 동작 여부에 따라 선택되어진 병렬 순차 FIFO부는 받아 들여진 데이타를 정해진 타이머(27)의 시간이 완료될 때까지 팩스 메모리부(29)로 전송하는 단계와 팩스 메모리부(29)에 병렬 순차 FIFO부의 데이타의 저장이 끝나면 제1제어 수단부(26)가 팩스 제어부(29)에 인터럽트 신호를 보내는 단계와 팩스 제어부(29)는 인터럽트 되기전까지 팩스 메모리부(29)에 저장된 마지막 데이타 뒤에 태그(tag)를 발생시키는 단계를 포함하여 동작한다. 위에 설명한 동작 중에서 먼저 동작시킬 병렬 순차 FIFO부를 결정할때 제1제어 수단부(26)로 들어온 제1신호와 제2신호와 제3신호 중에 두개이상이 하이(HIGH)가 들어오면 우선 순위 결정 레지스터(28)에 의해 제1제어 수단부(26)가 제어되어 먼저 동작 시킬 병렬 순차 FIFO부를 선택하게 된다.Next, the information transmission method of the shared fax of the present invention uses the external terminal of the first port terminal 20, the second port terminal 21, and the third port terminal 22 as shown in FIGS. 1 and 2. Data input to the first parallel sequential FIFO section 23, the second parallel sequential FIFO section 24, and the third parallel sequential FIFO section 25, and the receiver timing controller 31 in each parallel sequential FIFO section. Generating each of the first signal, the second signal, and the third signal to the first control means section 26; and controlling the first signal, the second signal, and the third signals from each parallel sequential FIFO section. Determining a parallel sequential FIFO unit to be operated first through the means unit 26; sending a corresponding first stop signal, second stop signal, or third stop signal to the parallel sequential FIFO unit not selected for the line operation; The parallel sequential FIFO section selected according to the line operation determines the received data. After the step of transmitting to the fax memory unit 29 until the time of the timer 27 is completed and the storing of the data in the parallel sequential FIFO unit in the fax memory unit 29 are finished, the first control means unit 26 receives the fax control unit ( 29) and the fax control unit 29 operates to generate a tag after the last data stored in the fax memory unit 29 before being interrupted. In determining the parallel sequential FIFO unit to be operated first among the above-described operations, when two or more of the first signal, the second signal, and the third signal that have entered the first control unit 26 are high, a priority determination register ( 28, the first control means 26 is controlled to select the parallel sequential FIFO to operate first.
이어서 각각의 외부 포트단으로부터 각각의 병렬 순차 FIFO부로 데이타가 들어간후의 각각의 병렬 순차 FIFO부의 동작을 설명하면 외부 포트단으로부터 데이타가 쉬프트 레지스터(34)로 들어가는 단계와 쉬프트 레지스터(34)로 데이타가 들어가면 리시버 타이밍 제어부(31)에서 제1제어 수단부(26)로 리시버 시작 신호를 발생시키는 단계와 리시버 타이밍 제어부(31)로부터 받아들여진 데이타의 시작, 정지, 패리티 에러등과 같은 상태를 스테터스 레지스터(32)에 저장하는 단계와 쉬프트 레지스터(34)에 들어온 데이타가 1바이트가 되면 버퍼 레지스터(35)로 데이타를 보내 병렬 형태로 전환하는 단계와 FIFO 메모리부(36)내의 저장할 데이타량을 FIFO 레지스터(33)에 저장하는 단계와 병렬 형태로 전환된 데이타를 FIFO 메모리부(36)에 저장하는 단계와 FIFO 메모리부(36)로 부터오는 1 바이트의 데이타를 데이타 버스 버퍼부(37)를 거쳐 팩스 메모리부(29)에 전달하는 단계를 포함하여 동작한다. 여기에서 스테터스 레지스터(32)와 FIFO 레지스터(33)와 FIFO 메모리부(36)의 동작은 병렬 순차 FIFO부 내부의 제2제어 수단부(30)의 제어에 따라서 동작한다.Next, the operation of each parallel sequential FIFO unit after the data has been entered from each external port stage to each parallel sequential FIFO unit will be described. The data is transferred from the external port stage to the shift register 34 and the data is transferred to the shift register 34. When the receiver timing control unit 31 enters, it generates a receiver start signal from the receiver timing control unit 31 to the first control unit 26, and states such as start, stop, parity error, etc. of the data received from the receiver timing control unit 31 are indicated by status registers. (32) and when the data entered into the shift register (34) becomes one byte, sending data to the buffer register (35) to switch to parallel form and the amount of data to be stored in the FIFO memory section (36). Storing in the FIFO memory unit 36 the data converted in parallel with the storing in the 33 and the FIFO memory unit 36 From via the data bus buffer 37, the data of one byte coming operates, including the step of transferring the fax memory (29). Here, the operations of the status register 32, the FIFO register 33, and the FIFO memory section 36 operate under the control of the second control means section 30 in the parallel sequential FIFO section.
다음으로 본 발명의 공유형 팩스의 팩스 제어부 및 메모리부의 저장된 데이타부의 구성을 나타낸 제3도에서와 같이 병렬 순차 FIFO부로부터 데이타를 받아 저장하는 팩스 메모리부(29)는 하나의 병렬 순차 FIFO부의 데이타의 저장을 완료되면 팩스 제어부(29)는 인터럽트 되기전까지 들어온 데이타들이 어느 병렬 순차 FIFO부의 정보인지 구분하기 위하여 팩스 메모리부(29)에 저장된 마지막 데이타뒤에 표시어(tag)를 발생시킨다. 그리고 이 표시어의 다음에 다음의 병렬 순차 FIFO부를 거쳐서 들어온 데이타를 저장한다.Next, as shown in FIG. 3 showing the configuration of the stored data unit of the fax control unit and the memory unit of the shared fax of the present invention, the fax memory unit 29 that receives and stores the data from the parallel sequential FIFO unit is the data of one parallel sequential FIFO unit. When the storage is completed, the fax control unit 29 generates a tag after the last data stored in the fax memory unit 29 to identify which parallel sequential FIFO information is received until interrupted. Next to this display word, data entered via the next parallel sequential FIFO section is stored.
본 발명의 공유형 팩스 및 그 전송 방법은 한대의 팩스에 여러개의 단말기를 연결시킴으로써 기존의 여러대의 팩스로 처리 할 수 있었던 데이타를 한 대의 팩스만으로도 처리할 수 있다는 효과가 있다.Shared fax and the transmission method of the present invention has the effect that can be processed by only one fax data that can be processed by the existing multiple faxes by connecting several terminals to one fax.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031649A KR100192523B1 (en) | 1996-07-31 | 1996-07-31 | Facsimile and message transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031649A KR100192523B1 (en) | 1996-07-31 | 1996-07-31 | Facsimile and message transmission method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980013235A KR980013235A (en) | 1998-04-30 |
KR100192523B1 true KR100192523B1 (en) | 1999-06-15 |
Family
ID=19468256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031649A KR100192523B1 (en) | 1996-07-31 | 1996-07-31 | Facsimile and message transmission method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192523B1 (en) |
-
1996
- 1996-07-31 KR KR1019960031649A patent/KR100192523B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980013235A (en) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5491531A (en) | Media access controller with a shared class message delivery capability | |
US5214760A (en) | Adaptable multiple port data buffer | |
US5132680A (en) | Polling communication system with priority control | |
US4542380A (en) | Method and apparatus for graceful preemption on a digital communications link | |
US4200936A (en) | Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control | |
US5164894A (en) | Method of data entry into a plant loop | |
KR920007096B1 (en) | Fast circuit switching system | |
US4843539A (en) | Information transfer system for transferring binary information | |
US4571633A (en) | High-speed facsimile machine capable of parallel processing | |
JPS6113305A (en) | Input/output unit for industrial controller | |
KR100192523B1 (en) | Facsimile and message transmission method | |
US4720828A (en) | I/o handler | |
US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
EP0725352B1 (en) | Communication system and relay thereof | |
EP0395208B1 (en) | Bit residue correction in DLC receivers | |
JP3505540B2 (en) | Data transfer device | |
JPS61270952A (en) | Data transmitting system | |
KR100962306B1 (en) | Bidirectional data transmission apparatus and the method thereof for embedded system | |
JPH0234518B2 (en) | ||
JPH05151136A (en) | Data transfer device | |
KR100202068B1 (en) | Telephony device control bus leading method in exchange | |
KR100208280B1 (en) | Data transmission apparatus having a fifo controller | |
JPH082056B2 (en) | Data transmission equipment | |
JPS61184022A (en) | Exchange | |
JPH10173732A (en) | Data transmitter-receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |