KR980012308A - Ball Grid Array package with die pad - Google Patents

Ball Grid Array package with die pad Download PDF

Info

Publication number
KR980012308A
KR980012308A KR1019960030895A KR19960030895A KR980012308A KR 980012308 A KR980012308 A KR 980012308A KR 1019960030895 A KR1019960030895 A KR 1019960030895A KR 19960030895 A KR19960030895 A KR 19960030895A KR 980012308 A KR980012308 A KR 980012308A
Authority
KR
South Korea
Prior art keywords
die pad
circuit board
printed circuit
grid array
semiconductor chip
Prior art date
Application number
KR1019960030895A
Other languages
Korean (ko)
Inventor
연경열
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960030895A priority Critical patent/KR980012308A/en
Publication of KR980012308A publication Critical patent/KR980012308A/en

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 배선 패턴이 복수 개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 복수개의 홈 또는 관통공을 갖는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩 패드를 갖는 반도체 칩, 상기 반도체 칩과 외부와의 전기적 접속을 위하여 상기 인쇄회로기판이 하면에 부착된 솔더 볼, 그리고 상기 인쇄회로기판이 상면에 형성된 배선 패턴과 상기 반도체 칩을 보호하기 위한 봉지부를 포함하고 있는 것을 특징으로 하는 다이패드를 갖는 보 그리드 어레이 패키지(Ball Grid Package)를 제공함으로써, 접착제와 다이패드의 결합력을 증가시켜 계면박리와 패키지 크랙 등의 발생을 방지하여 반도체 칩 패키지의 장기적인 신뢰성을 향상시키는 효과를 나타내는 것을 특징으로 한다.The present invention provides a semiconductor device having a printed circuit board having a plurality of wiring patterns, a die pad having a plurality of grooves or through holes attached to an upper surface of the printed circuit board, a semiconductor chip having a plurality of bonding pads mounted on the die pad, A solder ball attached to the lower surface of the printed circuit board for electrical connection between the semiconductor chip and the outside, and an encapsulant for protecting the semiconductor chip and the wiring pattern formed on the upper surface of the printed circuit board The present invention provides a ball grid package having a die pad having a feature that increases the bonding force between the adhesive and the die pad to prevent occurrence of interface delamination and package cracking, .

Description

다이패드를 갖는 볼 그리드 어레이(Ball Grid Array) 패키지Ball Grid Array package with die pad

본 발명은 볼 그리드 어레이(Ball Grid Array) 패키지에 관한 것으로, 더욱 상세하게는 패키지의 신뢰성을 증가시킨 구조를 갖는 볼 그리드 어레이 패키지에 관한 것이다.The present invention relates to a ball grid array package, and more particularly to a ball grid array package having a structure that increases the reliability of the package.

최근의 반도체 소자의 다핀화, 고집적화에 대응하기 위하여 다양한 형태의 패키지가 개발되고 있는 실정이다. 그 중에서도 볼 그리드 어레이 패키지라 불리는 새로운 플라스틱 패키지는 고집적 또는 리드 프레임이 없는 실장 형태를 갖는 패키지로서 각광을 받고 있다. 볼 그리드 어레이 패키지는 랜드패턴 등과 같은 풋프린트 영역이 작기 때문에 고집적 실장이 가능하고, 외부 단자와 연결되는 리드 대신 솔더 볼을 사용함으로써, 리드의 존재로 인하여 발생되돈 휨 또는 비틀림 등이 발생되지 않아 수율 손실이 적고, 반복적인 조립 공정 및 큰 배치 공차로 인하여 제품의 생산량을 증가시킬 수 있다.In recent years, various types of packages have been developed to cope with multi-pin and high integration of semiconductor devices. Among them, a new plastic package called a ball grid array package is gaining popularity as a package having a highly integrated or lead frame-free mounting form. Since the ball grid array package has a small footprint area such as a land pattern, highly integrated mounting is possible, and solder balls are used instead of leads connected to the external terminals, so that deflection or distortion caused by the presence of lead does not occur, With less loss, repetitive assembly processes and large placement tolerances, product yield can be increased.

이러한 볼 그리드 어레이 패키지(이하 "BGA 패키지" 한다)의 구조를 도 1을 참조하여 설명하면 다음과 같다.The structure of such a ball grid array package (hereinafter referred to as "BGA package") will be described with reference to FIG.

도 1은 종래 기술에 따른 BGA 패키지의 일 실시예를 나타낸 단면도이다.1 is a cross-sectional view showing an embodiment of a conventional BGA package.

도 1을 참조하면, 인쇄회로기판(70)의 다이패드(72)상면에 접착제(74)에 의해 반도체 칩(760이 부착되어 있다. 이때 인쇄회로기판(70)은 다층의 배선 패턴(80, 81)들이 형성되어 있으며, 서로 다른 층의 배선패턴(80, 81)들은 비아홀(via hole; 86)들에 의해 서로 연결되어 있다. 그리고, 반도체 칩(76)의 상면에 형성된 본딩패드(78)와 인쇄회로기판(70)의 상면에 형성된 배선패턴(80) 등을 외부 환경으로부터 보호하기 위하여 인쇄회로기판(70)의 상부는 에폭시 성형 수지(88)로 봉지되어 있다. 인쇄회로기판(70)의 하면의 배선패턴(81)에는 전기적 접속 수단의 역할을 하는 솔더 볼(84)이 부착되어 있다.1, a semiconductor chip 760 is attached to an upper surface of a die pad 72 of a printed circuit board 70 by an adhesive 74. At this time, the printed circuit board 70 has multilayer wiring patterns 80, And wiring patterns 80 and 81 of different layers are connected to each other by via holes 86. The bonding pads 78 formed on the upper surface of the semiconductor chip 76, And an upper portion of the printed circuit board 70 is sealed with an epoxy molding resin 88 to protect the wiring pattern 80 formed on the upper surface of the printed circuit board 70 from the external environment. A solder ball 84 serving as an electrical connecting means is attached to the wiring pattern 81 on the lower surface of the semiconductor chip 100. [

상기한 BGA 패키지는 고온 다습한 환경에서 반도체 칩과 인쇄회로기판의 접착계면에서 실장에 사용된 접착제에서 흡습이 일어나 계면 박리가 발생된다. 특히 온도와 습도에 대한 신뢰성 검사에서 다량의 수분이 접착제에 흡습되어 아이알 리플로우(IR reflow)공정이 진행되면 경계면에서 계면 박리가 발생되고 그로 인한 크랙이 에폭시 성형 수지와 인쇄회로기판의 게면이나 혹은 인쇄회로기판의 내부를 통하여 패키지의 외부로까지 진전된다. 이것은 접착제와 구 마이크로 두께의 금이 도포되어 있는 다이패드와의 약한 접착력 때문이다. 결국 접착제와 다이패드의 계면이 BGA 패키지의 가장 취약한 부위가 된다. 이러한 크랙과 계면 박리는 패키지의 품질을 크게 감소시킨다.In the above-described BGA package, moisture is absorbed in an adhesive used for mounting in a bonding interface between a semiconductor chip and a printed circuit board in a high-temperature and high-humidity environment, resulting in interfacial peeling. Particularly, in the reliability test for temperature and humidity, when a large amount of moisture is absorbed into the adhesive and the IR reflow process proceeds, the interface peeling occurs at the interface, and the cracks are caused by the epoxy molding resin, And propagates to the outside of the package through the inside of the printed circuit board. This is due to the weak adhesion between the adhesive and the die pad with gold micro-gold coating. As a result, the interface between the adhesive and the die pad becomes the weakest point of the BGA package. These cracks and interface delamination greatly reduce the quality of the package.

따라서 본 발명의 목적은 반도체 칩과 인쇄회로기판을 접착제로 부착시킬 때 접착제와 다이패드의 결합력을 증가시켜 패키지의 신뢰성이 향상된 BGA 패키지를 제공하하는 데 있다.Accordingly, an object of the present invention is to provide a BGA package having improved reliability of a package by increasing a bonding force between an adhesive and a die pad when attaching a semiconductor chip and a printed circuit board with an adhesive.

제1도는 종래 기술에 따른 볼 그리드 어레이 패키지의 일 실시예를 나타낸 단면도.FIG. 1 is a cross-sectional view of one embodiment of a ball grid array package according to the prior art; FIG.

제2도는 본 발명에 따른 홈이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 일 실시예를 나타낸 단면도.FIG. 2 is a cross-sectional view of one embodiment of a ball grid array package having a grooved die pad according to the present invention; FIG.

제3도는 본 발명에 따른 홈이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 일 실시예에 있어서, 다이패드 부분을 확대한 단면도.FIG. 3 is an enlarged cross-sectional view of a die pad portion in an embodiment of a ball grid array package having a grooved die pad according to the present invention. FIG.

제4도는 본 발명에 따른 홈이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 일 실시에에 있어서, 다이패드를 나타낸 사시도.FIG. 4 is a perspective view of a die pad in one embodiment of a ball grid array package having a grooved die pad according to the present invention; FIG.

제5도는 본 발명에 따른 홈이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 다른 시릿에에 있어서, 다이패드를 갖는 볼 그리드 어레이 패키지의 다른 실시에에 있어서, 다이패드 부분을 나타낸 단면도.FIG. 5 is a cross-sectional view of a die pad portion in another embodiment of a ball grid array package having a die pad, according to another embodiment of the ball grid array package having a grooved die pad according to the present invention.

제6도는 본 발명에 따른 홈이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 다른 실시예에 있어서, 다이패드의 사시도.6 is a perspective view of a die pad in another embodiment of a ball grid array package having a grooved die pad according to the present invention.

제7도는 본 발명에 따른 홈이 형송된 다이패드를 갖는 볼 그리드 어레이 패키지의 또 다른 실시에에 있어서, 다이패드를 나타낸 사시도.FIG. 7 is a perspective view of a die pad in another embodiment of a ball grid array package having a die-punched die pad according to the present invention; FIG.

제8도는 본 발명에 따른 관통공이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 또다른 실시예의 다이패드 부분을 설명하기 위한 단면도.Fig. 8 is a sectional view for explaining a die pad portion of another embodiment of a ball grid array package having a die pad with a through-hole formed according to the present invention; Fig.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

10, 30, 60, 70 : 인쇄회로기판 12, 32, 52, 62, 72 : 다이패드10, 30, 60, 70: printed circuit board 12, 32, 52, 62, 72: die pad

13 : 딤플(dimple) 14, 34, 64, 74 : 접착재13: Dimples 14, 34, 64, 74: Adhesive

16, 36, 66, 76 :반도체 칩 18, 78 : 본딩패드16, 36, 66, 76: semiconductor chip 18, 78: bonding pad

24, 84 : 솔더 볼(solder ball) 26, 86 : 비아홀(via hole)24, 84: solder ball 26, 86: via hole

28, 48, 68, 88 : 에폭시 성형 수지 33, 53 : 그루브(groove)28, 48, 68, 88: Epoxy molding resin 33, 53: Groove

54, 87 : 열방출 비아홀 63 : 관통공54, 87: heat release via hole 63: through hole

상기 목적을 달성하기 위한 본 발명에 따른 BGA 패키지의 특징은 배선패턴이 형성된 복수 개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 복수 개의 홈을 갖는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩 패드를 갖는 반도체 칩, 상기 반도체 칩과 외부와의 전기적 접속을 위하여 상기 인쇄회로기판의 하면에 부착된 솔더 볼, 그리고 상기 인쇄회로기판의 상면의 상기 배선패턴과 상기 반도체 칩을 보호하기 위한 봉지부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a BGA package including a printed circuit board having a plurality of layers formed with wiring patterns, a die pad having a plurality of grooves attached to the upper surface of the printed circuit board, A semiconductor chip having a plurality of bonding pads mounted thereon, a solder ball attached to a lower surface of the printed circuit board for electrical connection between the semiconductor chip and the outside, And an encapsulating portion for protecting the cap.

또한 상기 목적을 달성하기 위한 본 발명에 따른 BGA 패키지의 또 다른 특징은 배선 패턴이 형성된 복수개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 복수 개의 관통공을 갖는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩 패드를 갖는 반도체 칩, 상기 반도체 칩과 외부와의 전기적 접속을 위하여 상기 인쇄회로기판의 하면에 부착된 솔더 볼, 그리고 상기 인쇄회로기판의 상면에 형성된 상기 배선 패턴과 상기 반도체 칩을 보호하기 위한 봉지부를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a BGA package including a printed circuit board having a plurality of layers formed with wiring patterns, a die pad having a plurality of through holes attached to an upper surface of the printed circuit board, A semiconductor chip having a plurality of bonding pads mounted on the die pad; a solder ball attached to a lower surface of the printed circuit board for electrical connection between the semiconductor chip and the outside; And a sealing portion for protecting the semiconductor chip with a pattern.

이하 첨부 도면을 참조하여 본 발명에 따른 다이패드를 갖는 BGA 패키지를 보다 상세하게 설명하고자 한다.BGA package having a die pad according to the present invention will now be described in more detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 홈이 형성된 다이패드를 갖는 BGA 패키지의 일 실시에를 나타낸 단면도이고, 제 3도는 본 발명에 따른 홈이 형성된 다이패드를 갖는 BGA 패키지의 일 실시예에 있어서, 다이패드 부분을 확대한 단면도이며, 도 4는 본 발명에 따른 홈이 형성된 다이패드를 갖는 볼 그리드 어레이 패키지의 일 실시에에 있어서, 다이패드를 나타낸 사시도이다.FIG. 2 is a cross-sectional view showing an embodiment of a BGA package having a groove-formed die pad according to the present invention, FIG. 3 is a cross-sectional view of a BGA package having a groove- Fig. 4 is a perspective view showing a die pad in one embodiment of a ball grid array package having a grooved die pad according to the present invention. Fig.

도 2와 도 3을 참조하면, 인쇄회로기판(10)의 상면에 부착된 다이패드(12)에는 접착제(14)에 의해 반도체 칩(16)이 실장되어 있다. 반도체 칩(16)의 상면에 형성되어 있는 본딩패드(18)와 인쇄회로기판(10)의 상면에 형성되어 있는 배선패턴(20)은 금선(22)으로 와이어 본딩되어 있다. 그리고 인쇄회로기판(10) 상면에 형성되어 있는 배선패턴(20)과 인쇄회로기판(10)의 하면에 형성되어 있는 배선패턴(21)은 인쇄회로기판(10)을 관통하는 비아홀(via hole; 26)에 의해 전기적으로 서로 연결되어 있다. 인쇄회로기판(10)의 상부는 반도체 칩(10), 금선(22), 배선패턴(20)을 외부 환경으로부터 보호하기 위하여 에폭시 성형 수지(28)로 봉지되어 있다. 이때 다이패드(12)의 상면에는 일정한 깊이로 다수 개의 홈, 예컨대 딤플(dimple; 13)이 형성되어 있다. 그리고 접착제(14)가 각각의 딤플(13)에 들어차 있다. 딤플(13)은 상부 내폭이 하부의 내폭보다 작도록 되어 있다.2 and 3, the semiconductor chip 16 is mounted on the die pad 12 attached to the upper surface of the printed circuit board 10 by means of an adhesive 14. The bonding pads 18 formed on the upper surface of the semiconductor chip 16 and the wiring patterns 20 formed on the upper surface of the printed circuit board 10 are wire-bonded with the gold wires 22. The wiring pattern 20 formed on the upper surface of the printed circuit board 10 and the wiring pattern 21 formed on the lower surface of the printed circuit board 10 are electrically connected to each other through a via hole penetrating the printed circuit board 10. 26 are electrically connected to each other. An upper portion of the printed circuit board 10 is sealed with an epoxy molding resin 28 to protect the semiconductor chip 10, the gold wire 22 and the wiring pattern 20 from the external environment. At this time, a plurality of grooves such as dimples 13 are formed at a predetermined depth on the upper surface of the die pad 12. And the adhesive 14 enters the respective dimples 13. The dimple 13 is designed such that the upper inner width is smaller than the lower inner width.

도 4를 참조하면, 다이패드(12)상에 형성되어 있는 딤플(13)들은 다이패드(12)의 상부에 전체적으로 대칭을 이루며 배열되어 있다. 이러한 딤플(13)들은 에칭에 의해서 형성될 수 있다.Referring to FIG. 4, the dimples 13 formed on the die pad 12 are arranged symmetrically on the upper part of the die pad 12 as a whole. These dimples 13 may be formed by etching.

접착제에 의해 상기한 바와 같이 홈이 형성된 다이패드에 반도체 칩이 실장될 때 접착제와의 접촉면적이 증가된다. 접촉 면적의 증가는 접착제와 다이패드간의 결합력을 증가시킨다. 또한 홈은 상부 내폭보다 큰 내폭을 갖는 부분이 있어서 결합력을 더욱 증가시킬 수 있다. 그리고 홈이 다이패드의 상면에 전체적으로 균일하게 대칭을 이루며 형성되어 있어서, 접착제와 다이패드간에 전체적으로 균형있는 결합력 강화를 이룰 수 있다.The area of contact with the adhesive increases when the semiconductor chip is mounted on the die pad having grooves as described above. An increase in the contact area increases the bonding force between the adhesive and the die pad. Further, the groove has a portion having a larger inner width than the upper inner width, so that the bonding force can be further increased. And the grooves are formed uniformly symmetrically on the upper surface of the die pad so that a balanced bonding strength between the adhesive and the die pad can be balanced.

도 5는 본 발명에 따른 홈이 형성된 다이패드를 갖는 BGA 패키지의 다른 실시에에 있어서, 다이패드 부분을 나타낸 단면도이고, 도 6은 본 발명에 따른 홈이 형성된 다이패드를 갖는 BGA 패키지의 다른 실시예에 있어서, 다이패드의 사시도이다.FIG. 5 is a cross-sectional view showing a die pad portion in another embodiment of a BGA package having a groove-formed die pad according to the present invention, and FIG. 6 is a cross-sectional view illustrating another embodiment of a BGA package having a groove- In the example, it is a perspective view of a die pad.

도 5와 도6을 참조하면, 다이패드(32)부분에 일정한 간격을 갖으며 길이 방향으로 긴 홈의 형상이 그루브 (groove; 33)들이 형성되어 있다. 그루브(33)가 형성된 다이패드(32)는 접착제(34)와의 접촉 면적이 증가되어 결합력을 증가시킬 수 있다.Referring to FIGS. 5 and 6, grooves 33 are formed in a portion of the die pad 32 at regular intervals and in a longitudinal direction. The die pad 32 on which the groove 33 is formed can increase the contact area with the adhesive 34 to increase the bonding force.

도 7은 본 발명에 따른 홈이 형성된 다이패드를 갖는 BGA 패키지의 또 다른 실시예에 있어서, 다이패드를 나타낸 사시도이다.7 is a perspective view showing a die pad in another embodiment of a BGA package having a grooved die pad according to the present invention.

도 7을 참조하면, 다이패드(52)상부에는 그루브(53)가 횡방향과 종방향으로 격자형태를 이루도록 배열되어 있으며, 그루브(53)을 제외한 다이패드(52)의 상면에는 열방출 비아홀(54)이 형성되어 있다.7, grooves 53 are arranged on the upper part of the die pad 52 in a lattice shape in the transverse direction and the longitudinal direction. On the upper surface of the die pad 52 except for the groove 53, 54 are formed.

다이패드 상에 형성된 그루브는 접착제에 흡습된 수분이 수증기화될 때 이 경로를 통하여 감압되며 결과적으로 팝콘 크팩(popcorn crack)의 발생을 방지할 수 있다. 여기서 고려해야 할 것은 반도체 칩의 작동시 발생된 열이 도금되어 있는 구리의 다이패드에 모여진 후 열방출 비아홀을 통하여 인쇄회로기판 하단부로 방출되기 때문에 그루브의 면적을 지나치게 넓힐 경우 패키지 크랙 측면에서는 장점이 있지만 상대적으로 열적 집결판의 역할을 하는 다이패드 부위의 면적이 줄어들기 때문에 열적 특성 저하를 가져오게 된다. 그러므로 그루브의 폭이나 형상 그리고 총 길이 등은 반도체 칩의 크기나 사용하는 접착제의 흡습성 등을 고려하여 결정하는 것이 바람직하다.The groove formed on the die pad is decompressed through this path when the moisture absorbed in the adhesive is vaporized, and as a result, the occurrence of popcorn cracks can be prevented. It should be noted that since the heat generated during operation of the semiconductor chip is collected on the die pad of the plated copper and then released to the lower end of the printed circuit board through the heat release via hole, the package crack is advantageous in that the area of the groove is excessively widened The area of the die pad portion serving as a relatively thermal collecting plate is reduced, resulting in deterioration of thermal characteristics. Therefore, the width, shape and total length of the groove are preferably determined in consideration of the size of the semiconductor chip and the hygroscopicity of the adhesive to be used.

도 8은 본 발명에 따른 관통공을 갖는 BGA 패키지의 또 다른 실시예에 있어서, 다이패드의 사시도이다.8 is a perspective view of a die pad in another embodiment of a BGA package having through-holes according to the present invention.

도 8을 참조하면, 다이패드(62)에는 그 다이패드(63)를 관통하는 복수 개의 관통공(63)들이 상부의 내폭보다 하부의 내폭이 크도록 형성되어 있다. 반도체 칩(66)과 다이패드(62)는 접착제에 의해 접착되어 있다. 이때 다이패드(62)의 관통공(63)내에 접착제(64)가 들어차 있다. 따라서 접착제(64)와의 화학적인 결합력뿐만 아니라 기계적인 결합력이 작용하게 되어 접착제(64)와의 결합력이 증가된다. 결국 반도체 칩(66)과의 결합력이 증가된다.8, a plurality of through-holes 63 penetrating the die pad 63 are formed in the die pad 62 so as to have a larger inner width than the upper inner width. The semiconductor chip 66 and the die pad 62 are bonded together by an adhesive. At this time, the adhesive 64 is introduced into the through hole 63 of the die pad 62. Therefore, not only the chemical bonding force with the adhesive 64 but also the mechanical bonding force is applied, and the bonding force with the adhesive 64 is increased. As a result, the bonding force with the semiconductor chip 66 is increased.

따라서 본 발명에 의한 구조에 따르면, 접착제와 다이패드의 결합력을 증가시켜 계면 박리와 패키지 크랙 등의 발생을 방지하여 반도체 칩 패키지의 장기적인 신뢰성을 향상시킬 수 있는 이점(利點)이 있다.Therefore, according to the structure of the present invention, there is an advantage that the bonding force between the adhesive and the die pad is increased to prevent the interface peeling and the occurrence of package cracks, thereby improving the long-term reliability of the semiconductor chip package.

Claims (8)

배선 패턴이 형성된 복수 개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 복수개의 홈들을 갖는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩과 외부와의 전기적 접속을 위하여 상기 인쇄회로기판의 하면에 부착된 솔더 볼, 그리고 상기 인쇄회로기판의 상면에 형성된 상기 배선패턴과 상기 반도체 칩을 보호하기 위한 봉지부를 포함하고 있는 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이 패키지.A semiconductor chip having a plurality of bonding pads mounted on the die pad; a semiconductor chip having a plurality of bonding pads mounted on the semiconductor chip; A solder ball attached to the lower surface of the printed circuit board for electrical connection to the outside, and an encapsulating portion for protecting the semiconductor chip and the wiring pattern formed on the upper surface of the printed circuit board. A ball grid array package with pads. 제1항에 있어서, 상기 홈들이 딤플(dimple)의 형태인 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이 패키지.2. The ball grid array package of claim 1, wherein the grooves are in the form of a dimple. 제1항에 있어서, 상기 홈들이 그루브(groove)형태인 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이 패키지.2. The ball grid array package of claim 1, wherein the grooves are in the form of a groove. 제1항 또는 제2항에 있어서, 상기 홈들이 대칭성을 갖으며 배열되어 있는 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이패키지.3. The ball grid array package of claim 1 or 2, wherein the grooves are symmetrically arranged. 제1항에 있어서, 상기 홈들의 상부 내폭이 하부 내폭보다 작은 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이 패키지.2. The ball grid array package of claim 1, wherein an upper inner width of the grooves is smaller than a lower inner width. 제1항에 있어서, 상기 배선패턴이 형성된 복수 개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 복수 개의 관통공들을 갖는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩패드를 갖는 반도체 칩, 상기 반도체 칩과 외부와의 전기적 접속을 위하여 상기 인쇄회로기판이 하면에 부착된 솔더 볼, 그리고 상기 인쇄회로기판의 상면에 형성된 상기 배선패턴과 상기 반도체 칩을 보호하기 위한 봉지부를 포함하고 있는 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이 패키지.The semiconductor device according to claim 1, further comprising: a printed circuit board having a plurality of layers on which the wiring patterns are formed; a die pad having a plurality of through holes attached to an upper surface of the printed circuit board; A solder ball attached to the lower surface of the printed circuit board for electrical connection between the semiconductor chip and the outside, and an encapsulant for protecting the semiconductor chip and the wiring pattern formed on the upper surface of the printed circuit board, Wherein the ball grid array package has a die pad. 제6항에 있어서, 상기 관통공들이 대칭성을 이루는 것을 특징으로 하는 다이패드를 갖는 볼 그리드 어레이 패키지.7. The ball grid array package of claim 6, wherein the through-holes are symmetrical. 제6항에 있어서, 상기 관통공들의 상부 내폭이 하부 내폭보다 작은 것을 특징으로 하는 다이패드를 갖는 복 그리드 어레이 패키지.7. The double-grid array package of claim 6, wherein the top width of the through-holes is smaller than the bottom width. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960030895A 1996-07-27 1996-07-27 Ball Grid Array package with die pad KR980012308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960030895A KR980012308A (en) 1996-07-27 1996-07-27 Ball Grid Array package with die pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960030895A KR980012308A (en) 1996-07-27 1996-07-27 Ball Grid Array package with die pad

Publications (1)

Publication Number Publication Date
KR980012308A true KR980012308A (en) 1998-04-30

Family

ID=66249630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030895A KR980012308A (en) 1996-07-27 1996-07-27 Ball Grid Array package with die pad

Country Status (1)

Country Link
KR (1) KR980012308A (en)

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
KR100559664B1 (en) Semiconductor package
US5241133A (en) Leadless pad array chip carrier
JP3147053B2 (en) Resin-sealed ball grid array IC package and method of manufacturing the same
US5684330A (en) Chip-sized package having metal circuit substrate
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US6445077B1 (en) Semiconductor chip package
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
KR19990086916A (en) Stackable Visage Semiconductor Chip Package and Manufacturing Method Thereof
JP2000216281A (en) Resin-sealed semiconductor device
KR101096330B1 (en) Package for a semiconductor device
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
KR100475337B1 (en) High Power Chip Scale Package and Manufacturing Method
KR20030012994A (en) Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package
KR980012308A (en) Ball Grid Array package with die pad
KR100762871B1 (en) method for fabricating chip scale package
KR100520443B1 (en) Chip scale package and its manufacturing method
KR100612761B1 (en) Chip scale stack chip package
KR100459820B1 (en) Chip scale package and its manufacturing method
KR100206965B1 (en) Ball grid array package
KR100419950B1 (en) manufacturing method of ball grid array semiconductor package using a flexible circuit board
KR19990056764A (en) Ball grid array package
KR100369501B1 (en) Semiconductor Package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application