KR980012056A - Method for manufacturing capacitor of semiconductor memory device - Google Patents
Method for manufacturing capacitor of semiconductor memory device Download PDFInfo
- Publication number
- KR980012056A KR980012056A KR1019960031113A KR19960031113A KR980012056A KR 980012056 A KR980012056 A KR 980012056A KR 1019960031113 A KR1019960031113 A KR 1019960031113A KR 19960031113 A KR19960031113 A KR 19960031113A KR 980012056 A KR980012056 A KR 980012056A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- etching
- silicon layer
- photoresist pattern
- storage electrode
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 메모리 소자의 커패시 제조방법에 대해 기재되어 있다. 이는, 반도체 기판 상에 고온 산화막과 다결정실리콘층을 적충하는 공정, 다결정실리콘층 상에 포토레지스트 패턴을 형성하는 공정, 포토레지스트 패턴을 식각마스크로하여 다결정실리콘층을 건식식각함으로써 다결정실리콘층으로 된 스토리지 전극을 형성하는 공정, 포토레지스트 패턴을 오존 플라즈마를 이용한 건식 식각방식으로 제거하는 공정 및 스토리지 전극 하부에 남아있는 고온산화막을 무수의 하이드로전 플루오르와 수증기가 혼합된 가스를 이용한 건식식각으로 제거하는 공정을 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의하면, 스토리지 전극 형성을 위한 식각공정들을 모두 건식식각으로 진행함으로써 스토리지 전극의 표면 막질에 손상이 생기는 것과 추가적인 세정공정과 이에 의한 워터마크 발생을 방지할 수 있다.A method of manufacturing a capacitor for a semiconductor memory device is described. This is because the step of laminating the high-temperature oxide film and the polycrystalline silicon layer on the semiconductor substrate, the step of forming the photoresist pattern on the polycrystalline silicon layer, and the step of dry-etching the polycrystalline silicon layer using the photoresist pattern as the etching mask Removing the photoresist pattern by a dry etching method using ozone plasma, and removing the remaining high-temperature oxide film by dry etching using a mixed gas of hydrofluoric acid and steam And a process for producing the same. Therefore, according to the present invention, all of the etching processes for forming the storage electrode are performed by dry etching, thereby damaging the surface film quality of the storage electrode and preventing the additional cleaning process and the occurrence of the watermark thereon.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 스토리지 전극의 막질 손상없이 커패시터를 제조할 수 있는 반도체 메모리 소자의 커패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor memory device capable of manufacturing a capacitor without damaging the film quality of a storage electrode.
반도체 소자의 제조공정 중 일반적인 커패시터 제조공정에 있어서, 스토리지 전극 형성을 위한 다결정실리콘을 건식식각한 후, 그 하부에 형성되어 상기한 건식식각에 대한 식각정지층(etch stop layer)으로 사용되는 고온산화막(HTO)을 습식용액을 이용하여 제거하고 있다. 그러나 이러한 습식식각 공정은 화학용액을 이용한 공정이므로 스토리지 전극 형성을 위한 다결정실리콘의 표면 막질(Quaality)에 손상이 생기는 문제가 발생한다. 이러한 손상을 회복(cure)하기 위하여서는 후속으로 세정 공정(습식식각)이 1회 더 필요한데, 이러한 세정공정은 다결정실리콘 막질의 특성상 워터마크(Water Mark) 등의 손상발생의 소오스를 제공한다.In a typical capacitor manufacturing process during a manufacturing process of a semiconductor device, polysilicon for forming a storage electrode is dry-etched, and then a high-temperature oxide film, which is formed under the polysilicon and is used as an etch stop layer for the dry etching, (HTO) is removed using a wet solution. However, since such a wet etching process is a process using a chemical solution, there arises a problem that the surface film quality of the polycrystalline silicon for storage electrode formation is damaged. In order to cure such damage, a cleaning process (wet etching) is required one more time. This cleaning process provides a source of damage such as a water mark due to the nature of the polysilicon film.
이하, 상기한 바와 같은 습식 공정들(고온상화막 제거 공정 및 세정 공정)으로부터 발생가능한 문제점들을 나열한다.Hereinafter, the problems that may arise from the above-described wet processes (the high-temperature film formation process and the cleaning process) are listed.
첫째, 스토리지 전극 형성을 위한 다결정실리콘 식각방식은 건식 식각 방식(Single Wafer System)인데 반하여,후속으로 진행되는 고온산화막 제거공정은 습식식각 방식(1 Batch Wafer System)으로 웨이퍼 처리방법의 차이로 인하여 공정 시간의 손실을 유발한다.First, the polycrystalline silicon etching method for forming the storage electrode is a single wafer system, while the subsequent high temperature oxide film removing process is a wet etching method (one batch wafer system) Causing a loss of time.
둘째, 습식식각 공정 시 강한 산성용액을 이용하기 때문에, 공정 중에 입자(Particle)가 발생하여 스토리지 전극 형성을 위한 다결정실리콘의 표면 막질에 손상이 생겨 후속으로 세정 공정(cleaning process)이 더 필요하게 된다.Secondly, since a strong acid solution is used in the wet etching process, particles are generated during the process, and the surface film quality of the polycrystalline silicon for forming the storage electrode is damaged, so that a cleaning process is further required .
셋째, 스토리지 전극 형성을 위한 다결정실리콘 표면을 화학용액으로 처리했을 때 (제정 공정) 발생할지도 모르는 워터마크 등에 의한 손상을 제거할 수 있는 방법이 개발되고 있지 않다.Third, no method has been developed to remove damage due to watermarks or the like, which may occur when the surface of the polycrystalline silicon for forming the storage electrode is treated with a chemical solution (enactment step).
본 발명의 목적은 상술한 바와 같은 습식식각 공정에 의해 발생하는 문제점들을 해결할 수 있는 반도체 메모리 소자의 커패시터 제조방법을 제공하는데 있다.It is an object of the present invention to provide a method of manufacturing a capacitor of a semiconductor memory device capable of solving the problems caused by the wet etching process as described above.
제1도는 커패시터의 스토리지 전극을 형성하기 위한 일반적인 공정들을 설명하기 위해 도시한 단면도이다.FIG. 1 is a cross-sectional view to illustrate general processes for forming a storage electrode of a capacitor.
제2도는 본 발명에 의한 방법으로 커패시터의 스토리지 전극을 형성하기 위해 사용되는 클러스터 툴(Clustor tool)을 도시한 개략도이다.FIG. 2 is a schematic view showing a cluster tool used to form a storage electrode of a capacitor according to the method of the present invention. FIG.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 메모리 소자의 커패시터 제조방법은, 반도체 기판 사아에 고온산화막과 다결정실리콘층을 적층하는 공정; 상기 다결정실콘층 상에 포토레지스트 패턴을 식각마스크로하여 상기 다결정실리콘층을 건식식각함으로써 상기 다결정실리콘층으로 된 스토리지 전극을 형성하는 공정; 상기 포토레지스트 패턴을 오존 플라즈마를 이용한 건식 식각방식으로 제거하는 공정; 및 상기 스토리지 전극 하부에 남아있는 고온산화막을 무수의 하이드로전 플루오르와 수증기가 혼합된 가스를 이용한 건식식각으로 제거하는 공정을 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor memory device, including: stacking a high-temperature oxide film and a polycrystalline silicon layer on a semiconductor substrate; Dry-etching the polycrystalline silicon layer on the polycrystalline silicon layer using a photoresist pattern as an etching mask to form a storage electrode made of the polycrystalline silicon layer; Removing the photoresist pattern by a dry etching method using ozone plasma; And a step of removing the remaining high-temperature oxide film by dry etching using a mixed gas of hydrofluoric acid and water vapor.
이때, 상기 공정들을 클러스터 툴(Clustor tool)내에서 진행하는 것이 바람직하다.At this time, it is preferable to proceed the processes in a cluster tool.
따라서, 본 발명에 의하면, 스토리지 전극 형성을 위한 식각공정들을 모두 건식식각으로 진행함으로써 스토리지 전극의 표면 막질에 손상이 생기는 것과 추가적인 세정공정과 이에 의한 워터마크 발생을 방지할 수 있다.Therefore, according to the present invention, all of the etching processes for forming the storage electrode are performed by dry etching, thereby damaging the surface film quality of the storage electrode and preventing the additional cleaning process and the occurrence of the watermark thereon.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 커패시터의 스토리지 전극을 형성하기 위한 일반적인 공정들을 설명하기 위해 도시한 단면도로서, 도변부호"10"은 반도체 기판을, "12"는 충간절연층을, "14"는 고온산화막을, "16"은 접촉창의 측벽에 형성된 스페이서를,"18"은 스토리지 전극을 그리고 "20"은 포토레지스트 패턴을 나타낸다.FIG. 1 is a cross-sectional view for explaining a general process for forming a storage electrode of a capacitor. In FIG. 1, reference numeral 10 denotes a semiconductor substrate, reference numeral 12 denotes an interlayer insulating film, reference numeral 14 denotes a high- 16 "represents a spacer formed on the side wall of the contact window," 18 "represents a storage electrode, and" 20 "represents a photoresist pattern.
일반적인 커패시터 제조공정은, 스토리지 전극 형성을 위한 다결정실리콘층 상에 포토레지스트 패턴(20)을 형성하고, 이 포토레지스트 패턴(20)을 마스크로 이용하여 상기 다결정실리콘층을 식각함으로써 스토리지 전극 (18)을 형성한 후, 포토레지스트 패턴(20)과 고온산화막(14)을 제거하는 단계로 진행된다.A typical capacitor manufacturing process includes forming a photoresist pattern 20 on a polycrystalline silicon layer for forming a storage electrode and etching the polycrystalline silicon layer using the photoresist pattern 20 as a mask, The photoresist pattern 20 and the high-temperature oxide film 14 are removed.
이때, 종래에는 상기 포토레지스트 패턴 제거와 고온 산화막 제거 단계를 습식식각 방식으로 행하였다. 그러나, 본 발명에서는 이러한 제거 단계들을 모두 건식식각 방식으로 행한다.At this time, conventionally, the photoresist pattern removal and the high-temperature oxide film removal step are performed by a wet etching method. However, in the present invention, all of the removing steps are performed by a dry etching method.
본 발명에 의한 커패시터 제조공정을 공정순서대로 상세하게 설명하면 다음과 같다.The capacitor manufacturing process according to the present invention will be described in detail in the order of steps.
첫째, 다결정실리콘층 식각 단계(스토리지 전극(18) 형성 단계)First, the polycrystalline silicon layer etching step (storage electrode 18 forming step)
다결정실리콘층(이후의 식각공정에 의해 스토리지 전극(18)이 된다) 상에 포토레지스트 패턴(20)을 형성한 후, 이 포토레지스트 패턴(20)을 식각마스크로하여 상기 다결정실리콘층을 통상의 건식식각 방식을 이용하여 식각한다.A photoresist pattern 20 is formed on a polycrystalline silicon layer (which will be a storage electrode 18 by an etching process to be described later), and the polycrystalline silicon layer is patterned by using the photoresist pattern 20 as an etching mask, Etch by using dry etching method.
둘째, 포토레지스트 패턴 제거 단계Second, the photoresist pattern removal step
마이크로웨이퍼(Microwave)를 이용한 오존(O3)플라즈마를 챔버(Chamber)에 유도한 후, 챔버 내의 온도를 상승시킴과 동시에 진공 레벨(Vacumm level), 반응 시간(Reaction time) 및 플로우 비(Flow rate)를 조절하여 유기(Organic) 성분의 포토레지스트 패턴만을 선택적으로 식각한다.The ozone (O 3 ) plasma using a microwave is introduced into a chamber and the vacuum level, the reaction time and the flow rate ) To selectively etch only the photoresist pattern of the organic component.
셋째, 고온산화막 제거 단계Third, the high-temperature oxide film removing step
무수의 하이드로전 플루오르(Anhydrous Hydrogen Fluorine)와 수증기(H2O)를 혼합한 가스를 사용하여 상기한 고온산화막을 제거한다. 이때, 무수의 하이드로전 플루오르 및 수증기의 플로우 비(flow ratio), 진공 레벨 및 챔버의 온도를 조절하면 고온산화막과 다결정실리콘층과의 선택비를 적정하게 유지할 수 있다.The high temperature oxide film is removed by using a gas mixture of anhydrous hydrogen fluorine and water vapor (H 2 O). At this time, the selection ratio between the high-temperature oxide film and the polycrystalline silicon layer can be appropriately maintained by controlling the flow ratio, the vacuum level, and the temperature of the chamber of anhydrous hydrofluorine and steam.
상기한 바와 같은 건식식각 공정들은 모두 클러스터 툴(clustor tool) 내에서 진행되고, 도2는 본 발명에 의한 방법으로 커패시터의 스토리지 전극을 형성하기 위해 사용되는 클러스터 툴(Clustor tool)(3))을 도시한 개략도로서, 도면부호 "32"는 로더/언로더 유니트(load/unloadunit)를, "34"는 운송 유니트(transport unit)를 "36"은 건식식각 유니트를 그리고 "38"은 건식 세정 유니트를 나타낸다.All of the above dry etching processes are performed in a cluster tool, and Fig. 2 shows a cluster tool (3) used to form the storage electrode of the capacitor by the method according to the present invention As shown in the drawing, reference numeral 32 designates a load / unload unit, 34 designates a transport unit, 36 designates a dry etch unit, and 38 designates a dry cleaning unit .
반도체 기판는 상기 로더/언로더유니트(32)에 로딩(loading)된 후, 운송 유니트(34)에 의해 건식식각 유니트(36)로 운송되어 스토리지 전극 형성을 위한 식각 공정, 포토레지스트 패턴 제거 및 고온산화막 제거를 위한 공정을 행하고, 다시 운송 유니트(34)에 의해 건식 세정 유니트(38)로 운송되어 건식 세정을 행한다.The semiconductor substrate is loaded into the loader / unloader unit 32 and then transported to the dry etching unit 36 by the transport unit 34 to remove the etching process for forming the storage electrode, And then transported to the dry cleaning unit 38 by the transport unit 34 again for dry cleaning.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It is obvious that the present invention is not limited to the above embodiments and that many modifications are possible within the technical scope of the present invention by those skilled in the art.
상술한 바와 같은 본 발명에 의한 커패시터 제조공정에 의하면, 첫째, 동일 공정 방법(즉, 건식식각)을 연속으로 진행함으로써 공정안정화 및 공정 시간 손실을 최소화 할 수 있고, 둘째, 습식 식각 후 발생하는 워터 마크 등의 손상 발생을 최소화 할 수 있으며, 셋째, 공정 단순화로 가공량의 향상을 기대할 수 있고, 넷째, 포토레지스트 패턴 제거를 진공을 이용한 건식식각 공정으로 행하여 공정 후의 COx, NOx등의 가스 제거를 용이하게 함으로써 스토리지 전극의 막질 저하를 최소화 할 수 있다.According to the process for manufacturing a capacitor according to the present invention as described above, first, the same process (ie, dry etching) is continuously performed to minimize process stabilization and process time loss. Second, to minimize the damage of the marks and the like, and, third, to a process simplification can be expected to improve the processing quantity, the fourth, the photoresist after pattern removal is performed by dry etching process using a vacuum process, CO x, gas of NO x, etc. The removal of the storage electrode can be minimized.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031113A KR980012056A (en) | 1996-07-29 | 1996-07-29 | Method for manufacturing capacitor of semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031113A KR980012056A (en) | 1996-07-29 | 1996-07-29 | Method for manufacturing capacitor of semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980012056A true KR980012056A (en) | 1998-04-30 |
Family
ID=66249961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031113A KR980012056A (en) | 1996-07-29 | 1996-07-29 | Method for manufacturing capacitor of semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980012056A (en) |
-
1996
- 1996-07-29 KR KR1019960031113A patent/KR980012056A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6638855B1 (en) | Method of filling contact hole of semiconductor device | |
US8901004B2 (en) | Plasma etch method to reduce micro-loading | |
JP2006303063A (en) | Method of manufacturing semiconductor apparatus | |
US20130001754A1 (en) | In-situ photoresist strip during plasma etching of active hard mask | |
US20050211375A1 (en) | Method of manufacturing a semiconductor device | |
KR102534571B1 (en) | Method for Etching Silicon-Containing Substrates | |
US7425510B2 (en) | Methods of cleaning processing chamber in semiconductor device fabrication equipment | |
KR100845453B1 (en) | Method for manufacturing semiconductor device | |
US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
KR20220119139A (en) | Methods for Etching Material Layers for Semiconductor Applications | |
JP2597606B2 (en) | Dry etching method of silicon nitride film | |
US6660642B2 (en) | Toxic residual gas removal by non-reactive ion sputtering | |
JP3323190B2 (en) | Dry etching method, method of manufacturing semiconductor device, and dry etching apparatus | |
KR980012056A (en) | Method for manufacturing capacitor of semiconductor memory device | |
KR100515034B1 (en) | A method for fabricating trench isolation | |
US6579807B2 (en) | Method for forming isolation regions on semiconductor device | |
KR100688777B1 (en) | Method for manufacturing semiconductor device | |
JP2002289589A (en) | Etching method | |
KR100688778B1 (en) | Method for manufacturing semiconductor device | |
KR100545174B1 (en) | Method for fabricating trench of semiconductor device | |
EP1166342A1 (en) | Etch and ash photoresist removal process | |
KR930011114B1 (en) | Surface cleaning method of semiconductor substrate | |
KR100289656B1 (en) | Method of manufacturing semiconductor device | |
KR100414300B1 (en) | Method for manufacturing semiconductor device | |
KR20030061515A (en) | Dry etching apparatus of semiconductor device and method for dry etching therby |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |