KR100545174B1 - Method for fabricating trench of semiconductor device - Google Patents
Method for fabricating trench of semiconductor device Download PDFInfo
- Publication number
- KR100545174B1 KR100545174B1 KR1020030095850A KR20030095850A KR100545174B1 KR 100545174 B1 KR100545174 B1 KR 100545174B1 KR 1020030095850 A KR1020030095850 A KR 1020030095850A KR 20030095850 A KR20030095850 A KR 20030095850A KR 100545174 B1 KR100545174 B1 KR 100545174B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- gas
- chamber
- semiconductor device
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 61
- 239000007789 gas Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 238000010926 purge Methods 0.000 claims abstract description 15
- 239000006227 byproduct Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 238000007599 discharging Methods 0.000 claims abstract description 4
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 6
- 241000894007 species Species 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005108 dry cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 235000011194 food seasoning agent Nutrition 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
반도체 소자의 특성 안정 및 생산성 향상을 도모할 수 있는 트렌치 제조 방법에 관한 것으로, 본 발명의 제조 방법은, 반도체 기판 상부에 패드 산화막, 질화막 및 식각 마스크를 순차적으로 형성하는 단계; CF4와 O2 및 N2 가스를 포함하는 공정 가스를 사용하여 상기 질화막, 패드 산화막 및 반도체 기판을 건식 식각하는 식각 단계; 및 Ar 가스를 이용하여 식각 챔버 내부의 잔류 가스 및 부산물을 챔버 외부로 배출하는 퍼지(purge) 단계를 포함한다.The present invention relates to a trench manufacturing method capable of stabilizing characteristics and improving productivity of a semiconductor device, the manufacturing method comprising: sequentially forming a pad oxide film, a nitride film, and an etching mask on a semiconductor substrate; An etching step of dry etching the nitride film, the pad oxide film, and the semiconductor substrate using a process gas including CF 4 and O 2 and N 2 gases; And a purge step of discharging residual gas and by-products inside the etching chamber to the outside of the chamber by using Ar gas.
트렌치, 가스 플로우, 퍼지, 식각, Ar, Trench, gas flow, purge, etch, Ar,
Description
도 1은 본 발명의 실시예에 따른 트렌치 제조 방법을 나타내는 블록도이고,1 is a block diagram showing a trench manufacturing method according to an embodiment of the present invention,
도 2는 도 1의 식각 단계 및 퍼지 단계의 공정 조건의 실시예를 나타내는 테이블이다.FIG. 2 is a table illustrating an embodiment of process conditions of an etching step and a purge step of FIG. 1.
본 발명은 반도체 소자의 트렌치 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 특성 안정 및 생산성 향상을 도모할 수 있는 트렌치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trench manufacturing method for a semiconductor device, and more particularly, to a trench manufacturing method capable of improving the stability and productivity of a semiconductor device.
반도체 장치의 제조 기술의 발달과 그 응용 분야가 확장되어 감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있으며, 이러한 반도체 소자의 집적도 증가에 따라 미세 공정 기술을 기본으로 한 반도체 소자의 미세화 공정에 대한 연구가 추진되어 오고 있는바, 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자 분리막의 제조 기술이 중요한 항목중의 하나로 대두되었다.As the development of semiconductor device manufacturing technology and its application fields expand, research and development on the increase in the degree of integration of semiconductor devices has been rapidly developed. Since the research on the miniaturization process of the device has been pushed forward, in the technology of miniaturization of the semiconductor device, in order to integrate the device, the manufacturing technology of the device isolation film separating the devices has emerged as one of the important items.
종래의 소자 분리 기술로는 반도체 기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자 분리막을 형성하는 로커스(LOCOS: LOCal Oxidation of Silicon) 기술이 있었는데, 이 기술은 소자 분리막의 측면 확산 및 분리막을 원하지 않는 부분에 산화막이 형성되는 버즈 비크(bird's beak)로 인해 소자 분리막의 크기를 감소시키는데 한계가 있었다.Conventional device isolation techniques include LOCOS (LOCal Oxidation of Silicon) technology, which selectively grows thick oxide films on semiconductor substrates to form device isolation films. Due to the bird's beak in which the oxide film is formed, there is a limit in reducing the size of the device isolation layer.
따라서, 소자 설계 치수가 서브미크론 이하로 줄어드는 반도체 소자에 있어서는 로커스 기술의 적용이 불가능하기 때문에 새로운 소자 분리 기술이 필요하게 되었는바, 이러한 소자 분리 기술로는 반도체 기판에 식각 공정으로 트렌치를 형성하고 트렌치에 절연 물질을 매립하는 트렌치 격리(STI: Shallow Trench Isolation) 공정이 있다.Therefore, a new device isolation technique is required because the Locus technique cannot be applied to a semiconductor device whose device design dimension is reduced to submicron or less. This device isolation technique requires trench formation and trench formation in an etching process on a semiconductor substrate. There is a trench isolation (STI) process in which insulating material is buried.
여기에서, 상기한 트렌치 격리를 위한 트렌치 제조 방법은 일반적으로, 반도체 기판 위에 패드 산화막과 질화막을 일정 두께로 순차 적층하고, 질화막 상부에 반도체 소자 분리를 정의하는 식각 마스크를 형성하며, 상기 식각 마스크를 마스크로 하여 질화막과 패드 산화막을 패터닝하고, 반도체 기판을 소정 깊이까지 식각하는 것으로 이루어진다.In the trench manufacturing method for trench isolation, a pad oxide film and a nitride film are sequentially stacked on a semiconductor substrate in a predetermined thickness, an etch mask defining semiconductor device isolation is formed on the nitride film, and the etch mask is formed. The nitride film and the pad oxide film are patterned as a mask, and the semiconductor substrate is etched to a predetermined depth.
통상적으로, 상기한 트렌치 제조 공정은 식각 챔버와, 식각 챔버 내부에 설치되어 공정 가스를 식각 챔버 내부로 공급하는 가스 공급 유닛과, 웨이퍼가 안착됨과 동시에 전극 역할을 하는 전극 유닛과, 가스 공급 유닛으로부터 공급된 소스 가스를 웨이퍼를 향해 균일하게 분사하는 가스 분배 수단을 포함하는 건식 식각장치에 의해 실시된다.In general, the trench manufacturing process includes an etching chamber, a gas supply unit installed inside the etching chamber to supply process gas into the etching chamber, an electrode unit on which the wafer is seated, and serving as an electrode, and a gas supply unit. It is carried out by a dry etching apparatus comprising gas distribution means for uniformly injecting the supplied source gas toward the wafer.
상기한 건식 식각장치를 이용하여 트렌치를 제조한 후, 질화막 상부에 있는 식각 마스크를 제거하고 반도체 기판을 열산화하여 라이너 산화막을 형성하고, 계속하여, 트렌치가 형성된 기판 상부 전면에 갭필 산화막을 증착하여 트렌치를 매립하며, 화학 기계적 연마(CMP: chemical mechanical polishing)에 의해 갭필 산화막과 라이너 산화막을 제거한 후, 질화막을 일정 두께만큼 제거하고, 습식 식각을 이용하여 남아 있는 질화막을 제거하며, 패드 산화막을 세정 공정으로 제거함으로써 트렌치 구조의 소자 분리 공정을 완료한다.After the trench is manufactured using the dry etching apparatus, the etching mask on the upper portion of the nitride layer is removed, and the semiconductor substrate is thermally oxidized to form a liner oxide layer. Subsequently, a gap fill oxide layer is deposited on the entire upper surface of the trench-formed substrate. After filling the trench and removing the gap fill oxide and the liner oxide by chemical mechanical polishing (CMP), the nitride is removed by a predetermined thickness, the remaining nitride is removed by wet etching, and the pad oxide is cleaned. By removing the process, the device isolation process of the trench structure is completed.
그런데, 상기한 건식 식각장치를 이용하여 식각 공정을 진행하는 동안에는 에천트 잔류물 등의 부산물이 식각 챔버의 내벽 또는 다른 구성요소의 표면에 증착된다. 상기한 부산물의 조성은 식각 가스의 증발된 종들, 식각되는 재료, 및 기판상의 마스크층의 화학적 조성에 의존한다. 예를 들어, 텅스텐 실리사이드, 폴리실리콘 또는 다른 실리콘 함유층이 식각될 때, 실리콘 함유 가스 종들은 기판으로부터 증발되거나 스퍼터링되고, 마찬가지로, 금속층의 식각이 금속 종들의 증발을 초래한다.However, by-products such as etchant residues are deposited on the inner wall of the etching chamber or the surface of other components during the etching process using the dry etching apparatus. The composition of the by-products depends on the chemical composition of the evaporated species of the etching gas, the material being etched, and the mask layer on the substrate. For example, when tungsten silicide, polysilicon or other silicon containing layers are etched, the silicon containing gas species are evaporated or sputtered from the substrate, and likewise, the etching of the metal layer results in the evaporation of the metal species.
또한, 기판상의 마스크층도 식각 가스에 의해 증발되어 가스 탄화수소 또는 산소 종들이 형성된다. 증발된 가스 종들은 농축되어, 레지스트로부터 나온 탄화수소 종들로 이루어진 중합체 부산물, 불소, 산소, 또는 질소 등의 가스 원소, 및 식각되는 기판의 조성에 따라 원소 실리콘 또는 금속 종들을 함유하는 에천트 잔류물이 형성된다.In addition, the mask layer on the substrate is also evaporated by the etching gas to form gaseous hydrocarbons or oxygen species. The evaporated gas species are concentrated to produce an etchant residue containing elemental silicon or metal species, depending on the composition of the substrate being etched, polymer by-products of hydrocarbon species from the resist, fluorine, oxygen, or nitrogen. Is formed.
식각 챔버의 표면상에 형성된 상기한 부산물들은 기판의 오염을 방지하기 위 해 주기적으로 세정되어야 한다. 통상, 대략 25개의 웨이퍼를 처리한 후에, 인시튜 플라즈마 건식 세정 공정을 빈 식각 챔버 내에서 행하여 챔버를 세정한다.The by-products formed on the surface of the etching chamber should be cleaned periodically to prevent contamination of the substrate. Typically, after processing approximately 25 wafers, an in-situ plasma dry cleaning process is performed in an empty etching chamber to clean the chamber.
그러나, 활성이 큰 플라즈마 종들은 급속히 챔버 벽 및 챔버 구성 요소를 부식시키며, 이러한 부품 및 구성 요소를 교체하는 것은 많은 비용이 든다. 또한, 챔버 표면의 부식은 하나의 웨이퍼로부터 다른 웨이퍼로의 식각 공정의 불안정성을 초래한다. 또한, 상대적으로 얇고 조성적으로 상이한 부산물들은 모든 부산물들이 제거된 후 즉시 인시튜 플라즈마 세정 공정을 중단시키는 것이 어려워서 아래 있는 챔버 표면의 부식을 초래하게 된다.However, high activity plasma species rapidly corrode chamber walls and chamber components, and replacing these components and components is expensive. In addition, corrosion of the chamber surface results in instability of the etching process from one wafer to another. In addition, relatively thin and compositionally different by-products make it difficult to stop the in-situ plasma cleaning process immediately after all by-products have been removed, resulting in corrosion of the underlying chamber surface.
상기와 같이, 조성적으로 상이한 부산물들을 균일하게 식각하는 세정 플라즈마를 형성하는 것은 어렵다. 따라서, 약 100 또는 300개의 웨이퍼를 식각한 후에, 식각 챔버를 대기에 개방한 상태에서 습식 세정 공정으로 챔버를 세정하고 있으며, 이 경우 작업자는 챔버 벽에 증착된 부산물들을 제거하고 용해시키기 위해 산 또는 용제를 사용한다.As above, it is difficult to form a cleaning plasma that uniformly etches compositionally different byproducts. Thus, after etching about 100 or 300 wafers, the chamber is cleaned by a wet cleaning process with the etching chamber open to the atmosphere, in which case the operator removes acid or solvent to remove and dissolve by-products deposited on the chamber walls. Use a solvent.
일관된 챔버 특성을 제공하기 위해, 습식 세정 단계 후에, 챔버 및 그 내부 표면은 장기간 동안에 챔버를 펌핑 다운(pumping down)한다. 펌핑 다운 공정에서, 챔버는 2 내지 3시간 동안 고진공 환경으로 펌핑 다운되어 습식 세정 공정동안 챔버 내에 가두어진 습기 및 다른 휘발성 종들을 배기시킨다. 그 후, 더미 웨이퍼 상에서 일련의 식각 공정이 수행되어 시즈닝된다(seasoned).To provide consistent chamber characteristics, after the wet clean step, the chamber and its inner surface pump down the chamber for a long time. In the pump down process, the chamber is pumped down to a high vacuum environment for 2-3 hours to evacuate moisture and other volatile species confined within the chamber during the wet clean process. Thereafter, a series of etching processes are performed and seasoned on the dummy wafer.
경쟁적인 반도체 산업에서, 건식 또는 습식 세정 및 시즈닝 공정 단계 동안의 식각 챔버의 중단 시간으로부터 초래되는 기판당 증가된 비용은 바람직하지 않 다. 통상, 건식 세정 공정 단계에 대해 5 내지 10분이 소요되고, 습식 세정 공정을 완성하는 데에는 2 내지 3시간이 소요된다. 또한, 습식 세정 및 시즈닝 공정은 흔히 일관되지 않고 가변적인 식각 특성을 제공한다. 특히, 습식 세정 공정은 작업자에 의해 수동으로 실행되기 때문에, 흔히 세션마다 변하여 챔버 표면 특성의 변화와 식각 공정의 낮은 재현성을 초래한다.In the competitive semiconductor industry, the increased cost per substrate resulting from the downtime of the etch chamber during the dry or wet clean and season process steps is undesirable. Typically, 5 to 10 minutes are required for the dry cleaning process step, and 2-3 hours are required to complete the wet cleaning process. In addition, wet cleaning and seasoning processes often provide inconsistent and variable etching characteristics. In particular, since the wet cleaning process is performed manually by an operator, it often changes from session to session, resulting in changes in chamber surface properties and low reproducibility of the etching process.
이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 반도체 소자의 특성 안정 및 생산성 향상을 도모할 수 있는 트렌치 제조 방법을 제공함을 목적으로 한다.Accordingly, an object of the present invention is to provide a trench fabrication method capable of stabilizing characteristics and improving productivity of a semiconductor device.
상기한 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
반도체 기판 상부에 패드 산화막, 질화막 및 식각 마스크를 순차적으로 형성하는 단계;Sequentially forming a pad oxide film, a nitride film, and an etching mask on the semiconductor substrate;
CF4와 O2 및 N2 가스를 포함하는 공정 가스를 사용하여 상기 질화막, 패드 산화막 및 반도체 기판을 건식 식각하는 식각 단계; 및An etching step of dry etching the nitride film, the pad oxide film, and the semiconductor substrate using a process gas including CF 4 and O 2 and N 2 gases; And
Ar 가스를 이용하여 식각 챔버 내부의 잔류 가스 및 부산물을 챔버 외부로 배출하는 퍼지(purge) 단계;A purge step of discharging residual gas and by-products inside the etching chamber to the outside of the chamber by using Ar gas;
를 포함하는 반도체 소자의 트렌치 제조 방법을 제공한다.It provides a trench manufacturing method of a semiconductor device comprising a.
본 발명의 바람직한 실시예에 의하면, 상기 식각 단계 및 퍼지 단계는 25∼45℃의 온도에서 진행한다.According to a preferred embodiment of the present invention, the etching step and the purge step proceed at a temperature of 25 ~ 45 ℃.
그리고, 상기 식각 단계는 식각 챔버의 내부를 전체 가스량에 대한 부분(partial) 대비 5배 이상의 압력을 유지하는 상태에서 진행하고, O2 가스는 CF4 가스량의 3배 이상을 사용하며, N2 가스는 CF4 가스량의 0.5배를 사용한다.The etching step is performed in a state in which the inside of the etching chamber is maintained at a pressure of 5 times or more relative to a partial amount of the total gas amount, and the O 2 gas uses 3 times or more of the amount of CF 4 gas, and an N 2 gas. Uses 0.5 times the amount of CF 4 gas.
그리고, 상기 퍼지 단계를 진행할 때, 식각 챔버의 내부 압력은 식각 단계에서의 압력보다 낮은 압력을 사용하고, 또한, Ar 가스량은 상기 식각 단계에서의 전체 가스량 이상을 사용한다.In the purge step, the internal pressure of the etching chamber uses a pressure lower than the pressure in the etching step, and the Ar gas amount uses more than the total gas amount in the etching step.
상기한 식각 단계는 대략 50초 정도 진행하는 것이 바람직하며, 퍼지 단계는 대략 100초 정도 진행하는 것이 바람직하다. 그리고, 상기 식각 단계와 퍼지 단계는 550W의 파워를 사용하는 것이 바람직하다.Preferably, the etching step is about 50 seconds, and the purge step is preferably about 100 seconds. In addition, the etching step and the purge step is preferably to use a power of 550W.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 트렌치 제조 방법의 블록도를 도시한 것이고, 도 2는 도 1의 식각 단계 및 퍼지 단계의 바람직한 공정 조건을 도시한 것이다.Figure 1 shows a block diagram of a trench manufacturing method according to an embodiment of the present invention, Figure 2 shows the preferred process conditions of the etching step and the purge step of FIG.
먼저, 패드 산화막과 질화막이 일정 두께로 순차적으로 적층되어 있고, 질화막 위에 반도체 소자 분리를 정의하는 식각 마스크가 형성되어 있는 반도체 기판을 준비한다.First, a semiconductor substrate is prepared in which a pad oxide film and a nitride film are sequentially stacked with a predetermined thickness, and an etching mask defining semiconductor element isolation is formed on the nitride film.
여기에서, 상기 패드 산화막은 반도체 기판과 질화막 사이에서 발생하는 스 트레스를 방지하는 역할을 하며, 식각 마스크는 사진 공정에 의한 포토레지스트 패턴으로 형성할 수 있다.Here, the pad oxide layer serves to prevent stress generated between the semiconductor substrate and the nitride layer, and the etching mask may be formed as a photoresist pattern by a photo process.
이어서, 식각 마스크를 식각 차단층으로 하여 질화막과 패드 산화막을 패터닝하고, 계속하여 반도체 기판을 식각하여 트렌치를 형성하는 식각 단계를 진행한다.Next, the nitride film and the pad oxide film are patterned using the etch mask as an etch stop layer, and the etching step of subsequently etching the semiconductor substrate to form a trench is performed.
상기 식각 단계에서, 공정 가스로는 CF4와 O2 및 N2 가스를 사용하는데, 이때 주의할 점은 식각 챔버의 내부를 전체 가스량에 대한 부분(partial) 대비 5배 이상의 압력을 유지하는 상태에서 진행하고, O2 가스는 CF4 가스량의 3배 이상을 사용하며, N2 가스는 CF4 가스량의 0.5배를 사용한다는 점이다.In the etching step, CF 4 and O 2 and N 2 gas are used as the process gas, which should be noted in that the inside of the etching chamber is maintained at a pressure of 5 times or more than the partial of the total gas amount. In addition, O 2 gas is used more than three times the amount of CF 4 gas, N 2 gas is that 0.5 times the amount of CF 4 gas.
이와 같이, 챔버 내부 압력을 전체 가스량에 대한 부분 대비 5배 이상으로 유지하면 최적의 식각 조건을 달성할 수 있고, CF4 가스량의 3배 이상의 O2 가스를 사용하면 옥사이드 셀렉티비티(oxide selectivity)를 향상시킬 수 있으며, CF4 가스량의 0.5배 정도의 N2 가스를 사용하면 식각 균일성을 향상시킬 수 있다.As such, the optimum etching conditions can be achieved by maintaining the internal pressure of the chamber at least 5 times the portion of the total gas amount, and when the O 2 gas is at least 3 times the CF 4 gas amount, oxide selectivity is obtained. It is possible to improve the etching uniformity by using N 2 gas of about 0.5 times the amount of CF 4 gas.
또한, 상기한 식각 단계는 25∼45℃의 온도 조건에서 실시하는 것이 바람직하다.In addition, the etching step is preferably carried out at a temperature condition of 25 ~ 45 ℃.
예컨대, 상기한 식각 단계는 도 2에 도시한 바와 같이, 350mTorr의 챔버 압력과 550W의 파워 및 35℃의 온도를 유지하면서, 80sccm의 CF4와 240sccm의 O2 및 40sccm의 N2로 이루어지는 공정 가스를 공급하여 대략 50초 정도 진행할 수 있다.For example, the etching step is a process gas consisting of 80 sccm CF 4 and 240 sccm O 2 and 40 sccm N 2 while maintaining a chamber pressure of 350 mTorr, a power of 550 W and a temperature of 35 ° C., as shown in FIG. You can supply for about 50 seconds.
그리고, 상기한 식각 단계가 완료되면 챔버 내의 잔류 가스 및 부산물을 챔버 외부로 배출하기 위한 퍼지 단계를 실시하는데, 상기 퍼지 단계는 도 2에 도시한 바와 같이, 상기한 식각 단계와 동일한 파워 및 온도를 유지하는 한편, 챔버 압력을 250mTorr로 유지하고, 불활성 가스인 Ar 가스를 식각 단계에서의 전체 공정 가스량 이상, 예컨대 360sccm으로 주입하면서 대략 100초 정도 진행할 수 있다.When the etching step is completed, a purge step for discharging residual gas and by-products in the chamber to the outside of the chamber is performed. As shown in FIG. 2, the purge step uses the same power and temperature as the etching step. On the other hand, the chamber pressure is maintained at 250 mTorr, and about 100 seconds may be performed while the inert gas Ar gas is injected at an amount equal to or greater than the total process gas amount in the etching step, for example, 360 sccm.
상기한 방법에 따라 트렌치를 제조한 후에는 공지된 방법에 따라 트렌치를 매립함으로써 트렌치 구조의 소자 분리 공정을 완료한다.After the trench is manufactured according to the above-described method, the trench isolation process is completed by filling the trench according to a known method.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to
이상에서 살펴본 바와 같이 본 발명은 최적의 식각 조건에 따라 반도체 기판을 식각하여 트렌치를 제조함으로써, 반도체 소자의 특성 안정 및 생산성 향상을 도모할 수 있는 효과가 있다.As described above, the present invention has the effect of stabilizing the characteristics of the semiconductor device and improving productivity by etching the semiconductor substrate according to the optimal etching conditions.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095850A KR100545174B1 (en) | 2003-12-23 | 2003-12-23 | Method for fabricating trench of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095850A KR100545174B1 (en) | 2003-12-23 | 2003-12-23 | Method for fabricating trench of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050065740A KR20050065740A (en) | 2005-06-30 |
| KR100545174B1 true KR100545174B1 (en) | 2006-01-24 |
Family
ID=37256895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030095850A KR100545174B1 (en) | 2003-12-23 | 2003-12-23 | Method for fabricating trench of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100545174B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101134909B1 (en) * | 2010-05-06 | 2012-04-17 | 주식회사 테스 | Dry etch method for silicon oxide |
-
2003
- 2003-12-23 KR KR1020030095850A patent/KR100545174B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050065740A (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100465947B1 (en) | Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen | |
| US7148151B2 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
| TWI745682B (en) | Substrate processing system and substrate processing method | |
| US6796314B1 (en) | Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process | |
| JP2019533910A (en) | Removal method for high aspect ratio structures | |
| JP2000236021A (en) | Method for burying contact hole in semiconductor device | |
| US7645678B2 (en) | Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects | |
| US20040237997A1 (en) | Method for removal of residue from a substrate | |
| US6401728B2 (en) | Method for cleaning interior of etching chamber | |
| US20050211375A1 (en) | Method of manufacturing a semiconductor device | |
| US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
| US20040222190A1 (en) | Plasma processing method | |
| US6277759B1 (en) | Plasma etching methods | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JPH11214356A (en) | Dry etching method of silicon board | |
| KR100545174B1 (en) | Method for fabricating trench of semiconductor device | |
| JP2003347279A (en) | Method for manufacturing semiconductor device | |
| US7795151B2 (en) | Methods of forming a trench having side surfaces including a uniform slope | |
| JP4745273B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JP3401585B2 (en) | Substrate cleaning method | |
| JPH06283477A (en) | Method of manufacturing semiconductor device | |
| KR100461743B1 (en) | Method For Plasma Etching Of Ir-Ta-O Electrode And For Post-Etch Cleaning | |
| JP2002118100A (en) | Method for manufacturing semiconductor device | |
| KR100688777B1 (en) | Method for manufacturing semiconductor device | |
| KR100688778B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |