KR980011877A - Interlayer connection method of semiconductor device - Google Patents
Interlayer connection method of semiconductor device Download PDFInfo
- Publication number
- KR980011877A KR980011877A KR1019960029387A KR19960029387A KR980011877A KR 980011877 A KR980011877 A KR 980011877A KR 1019960029387 A KR1019960029387 A KR 1019960029387A KR 19960029387 A KR19960029387 A KR 19960029387A KR 980011877 A KR980011877 A KR 980011877A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- wiring
- native oxide
- wiring layer
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
신뢰성 있는 배선 형성을 위한 반도체장치의 층간접속방법이 개시되어 있다. 이 방법은 반도체기판 상에 형성된 층간절연막을 식각하여 콘택홀을 형성하는 단계와, 콘택홀에 형성된 자연산화막을 제거하는 단계와, 자연 산화막이 제거된 후 결과물에 자외선을 조사하여 자연산화막 제거단계후 잔류하는 불순물 이온을 제거하는 단계 및 결과물 상에 배선금속을 증착한 후 패터닝함으로써 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 자연산화막 제거시 반응가스로부터 결과물 상에 잔류하는 Cl 또는 F기의 이온들을 제거할 수 있으므로, 상기 이온들에 의한 배선층의 부식을 방지하고, 신뢰성 있는 배선을 형성할 수 있다.A method for interlayer connection of a semiconductor device for reliable wiring formation is disclosed. The method includes the steps of forming a contact hole by etching an interlayer insulating film formed on a semiconductor substrate, removing a native oxide film formed on the contact hole, irradiating ultraviolet rays to the resultant product after the native oxide film is removed, Removing the residual impurity ions, and depositing a wiring metal on the resultant and patterning the wiring metal to form a wiring layer. Therefore, it is possible to remove the Cl or F group ions remaining on the resultant product from the reaction gas during the removal of the natural oxide film, thereby preventing corrosion of the wiring layer by the ions and forming a reliable wiring.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 배선금 속의 부식을 방지하여 신뢰성있는 배선층을 형성할 수 있는 반도체장치의 층간접속방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of interlayer connection of a semiconductor device capable of forming a reliable wiring layer by preventing corrosion of the wiring metal.
전자기기의 고속화, 고기능화 및 소형화를 위해서 반도체 장치의 집적도가 증가함에 따라, 셀 면적이 축소되고 결과적으로 콘택홀의 크기도 감소하여 접촉 저항은 오히려 증가하고 있다. 이러한 반도체장치의 고집적화에 따라 어스펙트 비(aspect ratio)가 증대되고, 그에 따라 고단차 콘택홀의 매몰 및 배선을 위한 기술이 요구되고 있다. 기존의 스퍼터링(sputtering) 방법을 이용한 층간접속방법으로는 이러한 고단차 콘택홀을 매몰하는 데에는 한계가 있기 때문에, 새로운 개념의 배선층 형성방법으로 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법에 의한 금속 배선방법이 제시된 바 있다.As the degree of integration of semiconductor devices increases in order to achieve higher speed, higher performance, and miniaturization of electronic devices, the cell area is reduced, and as a result, the contact holes are reduced in size, and the contact resistance is rather increased. As the semiconductor device is highly integrated, the aspect ratio is increased. Accordingly, a technique for burial and wiring of the high-resistance contact hole is required. Since the interlayer connection method using the conventional sputtering method has a limitation in burying such a high-stage contact hole, it is possible to form a wiring layer by a new concept of a wiring layer by a chemical vapor deposition (CVD) A method has been proposed.
상기 CVD-금속 배선공정은 CVD-텅스텐 및 CVD-알루미늄과 같이 메몰특성이 매우 우수한 장점을 가지고 있다. 그러나, CVD-텅스텐의 경우 증착시의 화학반응에 의해 콘택홀 내부의 반도체기판 및 산화막에 손상이 가해져 접착특성이 저하되는 문제가 있으며, 이 외에도 증착되는 막질의 표면 모폴로지(morpology)가 불량하여 화학적-물리적 폴리슁(Chemical Mechanical Polishing; CMP) 등의 공정이 추가되고, 이에 따라 원가상승 및 수율감소 등의 문제가 있다. 반면, CVD-알루미늄의 경우 CVD-텅스텐에서의 문제가 없어 차세대의 유력한 배선기술로 각광받고 있는 기술로서, 도면을 참조하여 간략히 설명하기로 한다.The CVD-metal wiring process has an advantage of excellent memory characteristics such as CVD-tungsten and CVD-aluminum. However, in the case of CVD-tungsten, there is a problem that damage to the semiconductor substrate and the oxide film inside the contact hole is caused by the chemical reaction at the time of vapor deposition, thereby deteriorating the adhesion property. In addition, there is a problem in that the surface morphology of the deposited film is poor, - Chemical mechanical polishing (CMP), etc. are added, which causes problems such as cost increase and reduction in yield. On the other hand, in the case of CVD-aluminum, since there is no problem in CVD-tungsten, it is a technology that is attracting attention as a next-generation wiring technology, and will be briefly described with reference to the drawings.
도 1a를 참조하면, 반도체기판(2) 상에 형성된 층간절연막(4)을 부분적으로 식각하여 상부 도전층과 반도체기판의 활성영역을 접속시키기 위한 콘택홀을 형성한다. 도시된 바와 같이, 상기 공기중의 산소(O2)와 기판의 실리콘(Si)이 결합하여 상기 콘택홀의 바닥면에 자연산화막(native oxide)(6)이 형성된다.1A, an interlayer insulating film 4 formed on a semiconductor substrate 2 is partially etched to form a contact hole for connecting an upper conductive layer and an active region of a semiconductor substrate. As shown in the figure, oxygen (O 2 ) in the air is combined with silicon (Si) of the substrate, and a native oxide 6 is formed on the bottom surface of the contact hole.
도 1b를 참조하면, 콘택저항을 감소시키기 위하여 C1F3가스를 사용한 건식식각 방법으로 상기 자연산화막을 제거한다. 이 때, 상기 반응가스로부터 C1 이온 또는 F 이온 등의 불순물이온(8)이 결과물의 표면에 잔류하게 된다.Referring to FIG. 1B, the natural oxide film is removed by a dry etching method using ClF 3 gas to reduce the contact resistance. At this time, impurity ions 8 such as Cl ion or F ion are left on the surface of the resultant product from the reaction gas.
도 1c를 참조하면, 자연산화막이 제거된 결과물 상에 배선층의 접촉저항을 감소시키기 위하여 티타늄 실리사이드(10)을 증착한 후, 배선층과 반도체기판 사이의 상호 반응을 방지하기 위하여 티타늄 또는 티타늄 나이트라이드와 같은 장벽금속을 증착하여 장벽층(12)을 형성한다. 이어서, 배선금속인 알루미늄(A1)을 증착함으로써 배선층(16)을 형성한다.Referring to FIG. 1C, titanium silicide 10 is deposited on the resultant product of removing the native oxide film to reduce the contact resistance of the wiring layer. Then, titanium or titanium nitride The same barrier metal is deposited to form the barrier layer 12. Then, the wiring layer 16 is formed by vapor-depositing aluminum (A1) which is a wiring metal.
상기한 종래의 방법에 의하면, 콘택 저항을 낮추기 위하여 반응가스인 ClF3를 사용하여 자연산화막을 제거할때, 산화막 제거후 결과물의 표면에 염소(C1)나 불소(F)기의 이온이 잔류하게 되어 후속 공정인 알루미늄 증착시 유해한 영향을 미친다. 특히, C1은 형성된 알루미늄의 부식을 가속시키는 역할을 하며, F는 콘택 저항 및 알루미늄 자체의 비저항을 증가시키는 것으로 알려지고 있다. 따라서, 도 1b에서 잔류하던 이온들이 부식원으로 작용하여 도 1c와 같이 알루미늄 배선층의 부식(참조부호 14)을 일으키고, 알루미늄 배선층 자체의 콘택저항을 증가시킨다.According to the above conventional method, when the native oxide film is removed using ClF 3 as a reactive gas in order to lower the contact resistance, ions of chlorine (Cl) or fluorine (F) ions remain on the surface of the resultant product after removal of the oxide film Which may have a detrimental effect on subsequent aluminum deposition. In particular, C1 plays a role in accelerating the corrosion of formed aluminum, and F is known to increase the contact resistance and the resistivity of aluminum itself. Therefore, the ions remaining in FIG. 1B act as a corrosion source to cause corrosion (reference numeral 14) of the aluminum wiring layer as shown in FIG. 1C, thereby increasing the contact resistance of the aluminum wiring layer itself.
본 발명이 이루고자 하는 기술적 과제는, CVD-알루미늄 공정시 알루미늄 증착전의 자연산화막 제거시 불순물로 잔류하는 F 및 C1 원소를 제거함으로써, 신뢰성있는 배선을 형성할 수 있는 반도체장치의 층간접속방법을 제공함에 있다.An object of the present invention is to provide a method for interlayer connection of a semiconductor device capable of forming a reliable wiring by removing F and Cl elements remaining as impurities in removal of a native oxide film before aluminum deposition in a CVD-aluminum process have.
제1a도 내지 제1c도는 종래의 CVD-알루미늄 층간접속방법을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views for explaining a conventional CVD-aluminum interlayer connection method.
제2a도 내지 제2c도는 본 발명에 따른 반도체장치의 층간접속방법을 설명하기 위한 단면도들이다.FIGS. 2A to 2C are cross-sectional views for explaining the interlayer connection method of the semiconductor device according to the present invention. FIG.
상기 과제를 이루기 위하여 본 발명에 따른 반도체장치의 층간접속방법은, 반도체기판 상에 형성된 층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀에 형성된 자연산화막을 제거하는 단계; 자연산화막이 제거된 후 결과물에 자외선을 조사하여 상기 자연산화막 제거단계후 잔류하는 불순물 이온을 제거하는 단계; 및 결과물 상에 배선금속을 증착한 후 패터닝함으로써 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 콘택홀 내에 에 형성된 자연산화막 제거후 특정 파장을 갖는 자외선을 조사함으로써 잔류하는 C1 또는 F기의 이온들을 제거할 수 있으므로, 상기 이온들에 의한 배선층의 부식을 방지하고, 신뢰성있는 배선을 형성할 수 있다.According to an aspect of the present invention, there is provided a method of interlayer connection of a semiconductor device, comprising: forming a contact hole by etching an interlayer insulating film formed on a semiconductor substrate; Removing a native oxide film formed in the contact hole; Removing the native oxide film and removing residual impurity ions after the native oxide film removing step by irradiating ultraviolet rays to the resultant product; And forming a wiring layer by depositing a wiring metal on the resultant and then patterning the wiring metal. According to the present invention, residual C1 or F group ions can be removed by irradiating ultraviolet ray having a specific wavelength after removal of the native oxide film formed in the contact hole, thereby preventing corrosion of the wiring layer by the ions, Wiring can be formed.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 층간접속방법을 설명하기 위한 단면도들이다.2A to 2C are cross-sectional views for explaining an interlayer connection method of a semiconductor device according to the present invention.
도 2a를 참조하면, 먼저 반도체기판(22) 상에 형성된 층간절연층(24)을 부분적으로 식각하여 콘택홀을 형성한 후, C1F3가스(28)를 이용한 통상의 자연산화막 제거방법으로 상기 콘택홀의 내부에 형성된 자연산화막(26)을 제거한다.2A, first, an interlayer insulating layer 24 formed on a semiconductor substrate 22 is partially etched to form a contact hole, and then, by a conventional natural oxide film removing method using ClF 3 gas 28, The natural oxide film 26 formed inside the hole is removed.
도 2b를 참조하면, 자연산화막 제거후 반응가스에 의해 결과물의 표면에 잔류하는 이온들을 제거하기 위하여 특정 파장, 예를 들어 400nm 이하의 파장을 갖는 자외선(30)을 결과물에 조사함으로써, 실리콘-불소(Si-F), 실리콘-염소(Si-F), 염소-염소(C1-C1), 불소-불소(F-F) 또는 염소-불소(C1-F) 등의 화학적 결합을 하고 있는 원자 사이의 결합이 끊어지도록 한다. 또한, 기판을 구성하고 있는 물질과의 물리적 결합을 이루고 있는 원소들도 함께 제거한다.Referring to FIG. 2B, ultraviolet rays 30 having a specific wavelength, for example, a wavelength of 400 nm or less are irradiated to the resultant to remove ions remaining on the surface of the resultant product by the reaction gas after the removal of the native oxide film, (Si-F), silicon-chlorine (Si-F), chlorine-chlorine (C1-C1), fluorine-fluorine (FF) or chlorine-fluorine . In addition, elements that physically bond to the material constituting the substrate are also removed.
도 2c를 참조하면, 자외선 조사에 의해 불순물 이온들이 제거된 결과물 상에 배선층의 접촉저항을 감소시키기 위하여 티타늄 실리사이드(32)를 증착한 후, 배선층과 반도체기판 사이의 상호 반응을 방지하기 위하여 티타늄 또는 나이트라이드와 같은 장벽금속을 증착하여 장벽층(34)을 형성한다. 이어서, 배선금속인 알루미늄(A1)을 증착한 후 패터닝함으로써 배선층(36)을 형성한다.Referring to FIG. 2C, after the titanium silicide 32 is deposited to reduce the contact resistance of the wiring layer on the resultant structure in which impurity ions are removed by ultraviolet irradiation, titanium or the like is deposited to prevent mutual reaction between the wiring layer and the semiconductor substrate. A barrier metal such as nitride is deposited to form the barrier layer 34. Then, aluminum (A1) which is a wiring metal is deposited and then patterned to form a wiring layer (36).
상술한 본 발명에 의한 반도체장치의 층간접속방법에 따르면, 콘택홀 내에 형성된 자연산화막을 제거한 후 특정 파장을 갖는 자외선을 조사함으로써 자연산화막 제거시 사용된 방응가스로부터 결과물에 잔류하는 C1 또는 F기의 이온들을 제거할 수 있다. 따라서, 상기 이온들에 의한 배선층의 부식을 방지하고, 신뢰성 있는 배선을 형성할 수 있다.According to the interlayer connection method of a semiconductor device according to the present invention, after the native oxide film formed in the contact hole is removed, ultraviolet rays having a specific wavelength are irradiated to the film to remove the native oxide film, Ions can be removed. Therefore, corrosion of the wiring layer by the ions can be prevented, and reliable wiring can be formed.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029387A KR980011877A (en) | 1996-07-19 | 1996-07-19 | Interlayer connection method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029387A KR980011877A (en) | 1996-07-19 | 1996-07-19 | Interlayer connection method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980011877A true KR980011877A (en) | 1998-04-30 |
Family
ID=66242585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960029387A KR980011877A (en) | 1996-07-19 | 1996-07-19 | Interlayer connection method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980011877A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990088109A (en) * | 1998-05-08 | 1999-12-27 | 스미토모세이미쯔고교가부시키가이샤 | Wet etching method and apparatus |
| KR100486234B1 (en) * | 1998-02-24 | 2005-07-28 | 삼성전자주식회사 | Interlayer connection method of semiconductor device |
| KR100887225B1 (en) * | 2006-08-24 | 2009-03-06 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Semiconductor device manufacturing method |
-
1996
- 1996-07-19 KR KR1019960029387A patent/KR980011877A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486234B1 (en) * | 1998-02-24 | 2005-07-28 | 삼성전자주식회사 | Interlayer connection method of semiconductor device |
| KR19990088109A (en) * | 1998-05-08 | 1999-12-27 | 스미토모세이미쯔고교가부시키가이샤 | Wet etching method and apparatus |
| KR100887225B1 (en) * | 2006-08-24 | 2009-03-06 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976973A (en) | Method of making a semiconductor device having planarized insulating layer | |
| US6841844B2 (en) | Air gaps copper interconnect structure | |
| US6140224A (en) | Method of forming a tungsten plug | |
| US6617245B2 (en) | Etching mask, process for forming contact holes using same, and semiconductor device made by the process | |
| US6025264A (en) | Fabricating method of a barrier layer | |
| JP2002076142A (en) | Method for forming charge storage electrode of capacitor | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| JP3994017B2 (en) | Manufacturing method of semiconductor device | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| US20090302419A1 (en) | Method of modifying surface area and electronic device | |
| KR20030058853A (en) | Method for Forming of Semiconductor Device | |
| JP3202657B2 (en) | Method for manufacturing semiconductor device | |
| US5770518A (en) | Semiconductor device and method of manufacturing without undercutting conductive lines | |
| US5712207A (en) | Profile improvement of a metal interconnect structure on a tungsten plug | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| KR980011877A (en) | Interlayer connection method of semiconductor device | |
| US6033986A (en) | Semiconductor device having an anti- reflective film on an interconnect line and a method for manufacturing the same | |
| JPH11312734A (en) | Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| US8741676B2 (en) | Method of manufacturing OLED-on-silicon | |
| JPH1041389A (en) | Manufacture of semiconductor device | |
| US6291329B1 (en) | Protective oxide buffer layer for ARC removal | |
| JP2004207327A (en) | Semiconductor device and its manufacturing method | |
| KR19990082907A (en) | Semiconductor device and method of manufacturing the same | |
| KR20030002119A (en) | Method for forming via hole by dual damascene process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |