KR980011848A - Method of forming a bit line contact - Google Patents

Method of forming a bit line contact Download PDF

Info

Publication number
KR980011848A
KR980011848A KR1019960027902A KR19960027902A KR980011848A KR 980011848 A KR980011848 A KR 980011848A KR 1019960027902 A KR1019960027902 A KR 1019960027902A KR 19960027902 A KR19960027902 A KR 19960027902A KR 980011848 A KR980011848 A KR 980011848A
Authority
KR
South Korea
Prior art keywords
oxide film
bit line
line contact
forming
polysilicon
Prior art date
Application number
KR1019960027902A
Other languages
Korean (ko)
Inventor
김형주
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960027902A priority Critical patent/KR980011848A/en
Publication of KR980011848A publication Critical patent/KR980011848A/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비트라인 컨택 형성방법에 관한 것으로, 종래의 비트라인 컨택 형성방법은 플레이트용 제2폴리실리콘의 식각을 위한 포토공정 및 비트라인 컨택의 형성을 위한 또 한번의 포토공정이 요구되어 공정이 복잡해지는 문제가 있었는데, 본 발명은 이와같은 종래의 문제를 해결하기 위하여 비트라인 컨택 형성시 플레이트용 폴리실리콘과 비트라인의 컨택을 한번의 포토공정으로 동시에 식각함으로써, 공정단계를 줄일 수 있는 비트라인 컨택 형성방법을 제공함에 그 목적이 있으며, 이러한 본 발명의 목적은 필드산화막이 형성된 기판상에 게이트 전극 및 노드컨택용 제 1산화막을 상기 게이트 전극에 걸치도록 형성하는 공정과, 이후 스토리지 노드를 위한 제1폴리실리콘을 상기 제1산화막 및 게이트 전극에 걸치도록 형성한 다음 플레이트용 제2폴리실리콘을 전면에 걸쳐 증착하는 공정과, 이후 전면에 걸쳐 제2산화막을 형성하는 공정과, 이후 포토공정으로 제2산화막과 제2폴리실리콘 및 제1산화막을 식각하는 공정과, 이후 전면에 걸쳐 제3산화막을 증착하는 공정과, 이후 비트라인 컨택부분의 제3산화막을 식각하여 비트라인 컨택을 형성하는 공정으로써 달성된다.The present invention relates to a method of forming a bit line contact wherein a conventional bit line contact forming method requires a photo process for etching the second polysilicon for the plate and another photo process for forming the bit line contact, In order to solve such a conventional problem, the present invention has a problem that the contact between the polysilicon for a plate and a bit line is simultaneously etched by a single photo process in the formation of a bit line contact, The present invention provides a method of forming a contact, comprising the steps of: forming a gate electrode and a first oxide film for node contact over a gate electrode on a substrate having a field oxide film formed thereon; The first polysilicon is formed to extend over the first oxide film and the gate electrode, A step of forming a second oxide film over the entire surface, a step of etching the second oxide film and the second polysilicon film and the first oxide film by a photolithography process, Depositing a third oxide film, and then etching the third oxide film of the bit line contact portion to form a bit line contact.

Description

비트라인 컨택 형성방법Method of forming a bit line contact

제1도의 (가) 내지 (마)는 종래 비트라인 컨택 형성방법을 도시한 공정수순도.FIG. 1 (a) through FIG. 1 (e) are a process flow chart showing a conventional bit line contact forming method.

제2도는 (가) 내지 (라)는 본 발명의 비트라인 컨택 형성방법을 도시한 공정수순도.FIG. 2 is a process flow chart showing a method of forming a bit line contact of the present invention. FIG.

* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

11 : 기판 12 : 필드산화막11: substrate 12: field oxide film

13 : 게이트 전극 14 : 제1산화막13: gate electrode 14: first oxide film

15 : 제1폴리실리콘 16 : 제2폴리실리콘15: first polysilicon 16: second polysilicon

17 : 제2산화막 18 : 포토레지스트17: second oxide film 18: photoresist

19 :제3산화막19: Third oxide film

본 발명은 비트라인 컨택 형성방법에 관한 것으로, 특히 플레이트용 폴리실리콘의 식각과 비트라인 컨택의 식각을 한 스텝에서 동시에 처리함으로써, 공정 단계를 줄일 수 있는 데에 적당하도록 한 비트라인 컨택 형성 방법에 관한 것이다.The present invention relates to a bit line contact forming method and more particularly to a bit line contact forming method suitable for reducing the number of process steps by simultaneously etching the etching of polysilicon for a plate and the etching of a bit line contact in one step .

종래 비트라인 컨택 형성방법을 제1도를 참조하여 설명하면 다음과 같다.A conventional bit line contact forming method will now be described with reference to FIG.

먼저, 제1도의 (가)에 도시한 바와 같이, 필드산화막(2)이 형성된 기판(1) 상에 게이트 전극(3)을 형성하고 노드컨택용인 제1산화막(4)을 상기 게이트 전극(3)에 걸치도록 형성한 다음 스토리지 노드를 위한 제1폴리실리콘(5)을 상기 제1산화막(4) 및 게이트 전극(3)에 걸치도록 형성한다. 그리고 플레이트용 제2폴리실리콘(6)을 전면에 걸쳐 증착한다.First, as shown in (a) of FIG. 1, a gate electrode 3 is formed on a substrate 1 on which a field oxide film 2 is formed, and a first oxide film 4 for a node contact is formed on the gate electrode 3 And then a first polysilicon layer 5 for the storage node is formed over the first oxide film 4 and the gate electrode 3. And the second polysilicon 6 for the plate is deposited over the entire surface.

이후, 제1도의 (나) 및 (다)에 도시한 바와 같이, 포토레지스트(8)를 이용한 포토공정으로 플레이트용 제2폴리실리콘(6)을 식각하고 제2산화막(7)을 전면에 증착한다.Thereafter, as shown in FIGS. 1B and 1C, the second polysilicon film 6 for the plate is etched by the photolithography process using the photoresist 8, and the second oxide film 7 is deposited on the entire surface do.

이어서, 제1도의 (라)에 도시한 바와 같이, 포토레지스트(8)로 비트라인 컨택이 형성될 부분을 정의한다.Next, as shown in FIG. 1 (D), a portion where the bit line contact is to be formed in the photoresist 8 is defined.

마지막으로, 제1도의 (마)에 도시한 바와 같이, 제2산화막(7) 및 제1산화막(4)을 식각하여 비트라인 컨택(10)의 형성을 완료한다.Finally, as shown in FIG. 1 (e), the second oxide film 7 and the first oxide film 4 are etched to complete the formation of the bit line contact 10.

그러나, 이와같은 종래의 비트라인 컨택(10) 형성방법은 플레이트용 제2폴리실리콘(6)의 식각을 위한 포토공정 및 비트라인 컨택(10) 형성을 위한 또 한번의 포토공정이 요구되어 공정이 복잡해지는 문제가 있다.However, the conventional method of forming the bit line contact 10 requires a photolithography process for etching the second polysilicon film 6 and another photolithography process for forming the bit line contact 10, There is a problem of becoming complicated.

본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 비트라인 컨택 형성시 플레이트용 폴리실리콘과 비트라인 컨택을 한번의 포토공정으로 동시에 식각함으로써, 공정단계를 줄일 수 있는 비트라인 컨택 형성방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been devised to solve the above-mentioned problems, and it is an object of the present invention to provide a bit line contact forming method capable of reducing a process step by simultaneously etching a polysilicon for a plate and a bit line contact by a single photo- The present invention has been made in view of the above problems.

상기와 같은 목적을 달성하기 위한 본 발명 비트라인 컨택 형성방법은 제2도에 도시한 바와 같이, 필드산화막이 형성된 기판상에 게이트 전극 및 노드컨택용 제1산화막을 상기 게이트 전극에 걸치도록 형성하는 공정과, 이후 스토리지 노드를 위한 제1폴리실리콘을 상기 제1산화막 및 게이트 전극에 걸치도록 형성한 다음 플레이트용 제2폴리실리콘을 전면에 걸쳐 증착하는 공정과, 이후 전면에 걸쳐 제2산화막을 형성하는 공정과, 이후 포토공정으로 제2산화막과 제2폴리실리콘 및 제1산화막을 식각하는 공정과, 이후 비트라인 컨택부분의 제3산화막을 식각하여 비트라인 컨택을 형성하는 공정으로 이루어지는 것으로, 이와 같은 본 발명 비트라인 컨택 형성 방법에 대해 좀 더 상세히 설명하면 다음과 같다.According to another aspect of the present invention, there is provided a bit line contact forming method comprising forming a gate electrode and a first oxide film for node contact over a gate electrode on a substrate having a field oxide film formed thereon Depositing first polysilicon for the storage node over the first oxide film and the gate electrode, and then depositing second polysilicon for the entire surface over the entire surface, and then forming a second oxide film over the entire surface Etching the second oxide film, the second polysilicon, and the first oxide film by a photolithography process, and etching the third oxide film of the bit line contact portion to form a bit line contact. The bit line contact forming method of the present invention will be described in more detail as follows.

먼저, 제2도의 (가)에 도시한 바와 같이, 종래의 기술과 동일하게 필드산화막(12)이 형성된 기판(11)상에 게이트 전극(13)을 형성하고 노드컨택용인 제1산화막(14)을 상기 게이트 전극(13)에 걸치도록 형성한 다음 스토리지노드를 위한 제1폴리실리콘(15)을 상기 제1산화막(14) 및 게이트 전극(13)에 걸치도록 형성한다. 그리고 플레이트용 제2폴리실리콘(16) 및 제2산화막(17)을 전면에 걸쳐 순차적으로 증착한다.First, as shown in FIG. 2 (a), a gate electrode 13 is formed on a substrate 11 on which a field oxide film 12 is formed and a first oxide film 14, which is a node contact, The first polysilicon 15 for the storage node is formed to extend over the first oxide film 14 and the gate electrode 13. Then, Then, the second polysilicon film 16 and the second oxide film 17 are sequentially deposited over the entire surface.

이후, 제2도의 (나)에 도시한 바와 같이, 포토레지스트(18)를 이용한 포토공정으로 제2산화막(17)과 제2폴리실리콘(16) 및 제1산화막(14)을 동시에 식각하여 비트라인 컨택이 형성될 부분을 정의한다.2 (b), the second oxide film 17, the second polysilicon film 16, and the first oxide film 14 are simultaneously etched by the photolithography process using the photoresist 18, Defines where the line contact will be formed.

그런 다음, 제2도의 (다)에 도시한 바와 같이, 플레이트용 제2폴리실리콘(16)과 비트라인 컨택과의 전기적인 쇼트를 방지하기 위하여 절연용 제3산화막(19)를 증착한다.Then, as shown in (c) of FIG. 2, a third insulating oxide film 19 is deposited to prevent electrical short-circuiting between the second polysilicon film 16 and the bit line contact.

마지막으로, 제2도의 (라)에 도시한 바와 같이, 이방성(Anisotropic)식각으로 제3산화막(19)을 식각하여 비트라인 컨택(20)을 형성한다.Finally, as shown in FIG. 2 (d), the bit line contact 20 is formed by etching the third oxide film 19 by anisotropic etching.

이로써, 한번의 포토공정으로 비트라인 컨택(20)을 형성할 수 있게 된다.As a result, the bit line contact 20 can be formed by a single photo process.

상술한 바와 같이, 본 발명은 플레이트용 제2폴리실리콘(16)의 식각과 비트라인 컨택(20)의 식각을 한 스텝에서 동시에 처리하여 공정 단계를 줄일 수 있는 효과가 있으며 비트라인이 플레이트용 제2폴리실리콘(16)과 절연되어 형성되므로 전기적인 쇼트를 방지할 수 있는 효과가 있다.As described above, the present invention has the effect of simultaneously etching the second polysilicon 16 for the plate and etching the bit line contact 20 in one step, thereby reducing the number of process steps, 2 polysilicon 16, it is possible to prevent electrical short-circuiting.

Claims (2)

필드산화막이 형성된 기판상에 게이트 전극 및 노드컨택용 제1산화막을 상기 게이트 전극에 걸치도록 형성하는 공정과, 이후 스토리지 노드를 위한 제1폴리실리콘을 상기 제1산화막 및 게이트 전극에 걸치도록 형성한 다음 플레이트용 제2폴리실리콘을 전면에 걸쳐 증착하는 공정과, 이후 전면에 걸쳐 제2산화막을 형성하는 공정과, 이후 포토공정으로 제2산화막과 제2폴리실리콘 및 제1산화막을 식각하는 공정과, 이후 전면에 걸쳐 제3산화막을 증착하는 공정과, 이후 비트라인 컨택부분의 제3산화막을 식각하여 비트라인 컨택을 형성하는 공정으로 이루어지는 것을 특징으로 하는 비트라인 컨택 형성방법.A step of forming a gate electrode and a first oxide film for node contact over the gate electrode on a substrate having a field oxide film formed thereon and a step of forming first polysilicon for the storage node over the first oxide film and the gate electrode A step of depositing a second polysilicon film for the next plate over the entire surface, a step of forming a second oxide film over the entire surface, a step of etching the second oxide film, the second polysilicon film and the first oxide film by a photo- , And then depositing a third oxide film over the entire surface, and then etching the third oxide film of the bit line contact portion to form a bit line contact. 제1항에 있어서, 상기 제3산화막의 식각은 이방성(anisotropic) 식각으로 하는 것을 특징으로 하는 비트라인 컨택 형성방법.The method of claim 1, wherein the etching of the third oxide layer is anisotropic etching. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임※ Note: It is disclosed by the contents of the first application.
KR1019960027902A 1996-07-11 1996-07-11 Method of forming a bit line contact KR980011848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027902A KR980011848A (en) 1996-07-11 1996-07-11 Method of forming a bit line contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027902A KR980011848A (en) 1996-07-11 1996-07-11 Method of forming a bit line contact

Publications (1)

Publication Number Publication Date
KR980011848A true KR980011848A (en) 1998-04-30

Family

ID=66242084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027902A KR980011848A (en) 1996-07-11 1996-07-11 Method of forming a bit line contact

Country Status (1)

Country Link
KR (1) KR980011848A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603000B1 (en) * 2004-10-14 2006-07-24 (주)쉘-라인 Mobile telecommunication terminal using a sliding method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603000B1 (en) * 2004-10-14 2006-07-24 (주)쉘-라인 Mobile telecommunication terminal using a sliding method

Similar Documents

Publication Publication Date Title
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
KR910013505A (en) Manufacturing Method of Semiconductor Memory
KR980011848A (en) Method of forming a bit line contact
KR920017236A (en) Self-aligned contact manufacturing method using polysilicon layer
US6673719B2 (en) Method for etching using a multilevel hard mask
KR0155787B1 (en) Formation method of contact hole in semiconductor device
KR100268896B1 (en) method for manufacturing of capactor
KR940016933A (en) Method of forming a capacitor of a semiconductor device
KR100370120B1 (en) Method for forming contact
KR960006744B1 (en) Device and method for bit line on storage node
KR960003758B1 (en) Forming method of vertical storage node for semiconductor device
JPH10144788A (en) Manufacture of semiconductor device
KR960006719B1 (en) Method of forming a self-align contact in semiconductor memory device
KR930014801A (en) Method for manufacturing charge storage electrode of semiconductor device
KR940016504A (en) Contact manufacturing method of semiconductor device
JPH06104420A (en) Semiconductor device and its manufacture
KR930009082A (en) Trench Type DRAM Cell Manufacturing Method
KR970003959A (en) Method of forming charge storage electrode of capacitor
KR970024226A (en) Storage electrode formation method of semiconductor memory device
KR930014968A (en) Manufacturing method of cylinder type capacitor of memory cell
KR19980026842A (en) Manufacturing method of semiconductor device
KR960005957A (en) How to Form Multilayer Wiring
KR940003034A (en) Semiconductor Capacitor Manufacturing Method
KR20030056901A (en) Method for forming storage node electrode of capacitor
KR980005468A (en) Multiple contact formation method of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid