KR980011833A

KR980011833A - Method of ion implantation of semiconductor device

Info

Publication number: KR980011833A
Application number: KR1019960031015A
Authority: KR
Inventors: 김봉현; 박동철; 이은국; 오영선
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-29
Filing date: 1996-07-29
Publication date: 1998-04-30

Abstract

본 발명은 반도체 장치의 이온 주입 방법에 관한 것으로, 본 발명에 따른 이온 주입 방법에서는 반도체 기판에 활성 영역과 비활성 영역을 구분하는 필드산화막을 형성하는 단계와, 상기 결과물 전면에 게이트 절연막을 형성하는 단계와, 상기 반도체 기판의 활성 영역의 일부만을 개방하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로하여 상기 반도체 기판에 소정의 도전형의 불순물 이온을 고에너지로 주입하는 단계와, 상기 포토레지스트 패턴을 스트립하는 단계와, 상기 결과물을 어닐링하는 단계를 포함한다. 본 발명에 의하면, 반도체 제조 공정중에서 고에너지에 의한 이온 주입 후에 어닐링 공정을 추가함으로써, 반도체 장치의 접합 전류를 감소시킬 수 있다.The present invention relates to a method of ion implantation of a semiconductor device, and in the ion implantation method of the present invention, a field oxide film is formed on a semiconductor substrate to separate an active region from an inactive region, Forming a photoresist pattern for opening only a part of the active region of the semiconductor substrate; implanting impurity ions of a predetermined conductivity type into the semiconductor substrate at a high energy using the photoresist pattern as a mask; Stripping the photoresist pattern, and annealing the resultant. According to the present invention, it is possible to reduce the junction current of a semiconductor device by adding an annealing process after high-energy ion implantation in a semiconductor manufacturing process.

Description

Method of ion implantation of semiconductor device

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 웰을 형성하기 위한 이온 주입 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to an ion implantation method for forming a well of a semiconductor device.

이온 주입 공정은 이미 형성되어 있는 소정의 층 또는 영역의 도전성을 부여하기 위하여 이온을 물리적인 방법을 통하여 주입시키는 공정으로서, 일반적으로 MOS 트랜지스터의 소오스 영역 및 드레인 영역을 형성하기 위하여 수행된다.The ion implantation process is a process of implanting ions through a physical method in order to impart conductivity of a predetermined layer or region already formed, and is generally performed to form a source region and a drain region of a MOS transistor.

특히, 통상의 CMOS 기술에서는, 도판트(dopant)를 이온 주입한 후 고온 장시간의 열처리 공정(예컨대, 1150℃, 8시간 이상)을 거쳐 상기 이온 주입된 도판트를 적절한 깊이까지 확산시키면서 웰(well)을 형성한다(이하, "확산 웰"이라 한다). 그러나, 상기한 방법에 의하면 확산이 기판의 종방향 뿐 만 아니라 횡방향으로도 진행되기 때문에, 집적도가 떨어지게 되는 문제가 발생한다.Particularly, in a typical CMOS technology, a dopant is ion-implanted, and the ion doped dopant is diffused to an appropriate depth through a heat treatment process at a high temperature and a long time (for example, 1150 DEG C for 8 hours or more) (Hereinafter referred to as "diffusion well"). However, according to the above-described method, since the diffusion proceeds not only in the longitudinal direction but also in the lateral direction of the substrate, there arises a problem that the degree of integration is lowered.

따라서, 소자분리막을 먼저 형성한 후 도판트가 적절한 깊이에 위치하도록 고에너지 이온 주입에 의해 웰을 형성하는 방법이 개발되었다.Accordingly, a method has been developed in which a well is formed by high energy ion implantation so that the device isolation film is formed first and the dopant is located at an appropriate depth.

일반적인 CMOS 형성 공정에서 웰을 형성하는 방법은 다음과 같은 순서로 진행된다. 먼저, 반도체 기판에 활성 영역과 비활성 영역을 구분하느 필드산화막을 형성한 후, 게이트 절연막을 형성한다. 그 후, 활성 영역의 일부만을 개방하는 마스크를 사용하여 N형의 불순물 이온을 고에너지로 주입함으로써 N-웰을 형성한다. 그후, 일반적인 CMOS 형성 공정을 진행하여 SRAM 소자를 완성한다.A method of forming a well in a general CMOS forming process proceeds in the following order. First, a field oxide film is formed on the semiconductor substrate to separate an active region and an inactive region, and then a gate insulating film is formed. Thereafter, N-type impurity ions are implanted at a high energy using a mask which opens only a part of the active region to form N-wells. Thereafter, a general CMOS forming process is performed to complete the SRAM device.

그러나, 상기한 종래 기술에 따른 이온 주입 공정에서는 고에너지에 의한 공정을 진행함에 따라 접합 누설 전류(junction leakage current)가 증가하여 데이터 보존 능력이 열화된다.However, in the ion implantation process according to the related art, the junction leakage current increases due to the process of high energy, and the data storage capability deteriorates.

따라서, 본 발명의 목적은 고에너지에 의한 이온 주입 공정을 진행하는 데 있어서 반도체 장치의 접합 누설 전류를 감소시킬 수 있는 이온 주입 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide an ion implantation method capable of reducing a junction leakage current of a semiconductor device in conducting an ion implantation process by high energy.

제1도 내지 도 4는 본 발명에 따른 반도체 장치의 이온 주입 방법을 설명하기 위한 도면들이다.FIGS. 1 to 4 are views for explaining an ion implantation method of a semiconductor device according to the present invention.

상기 목적을 달성하기 위하여 본 발명은, 반도체 기판에 활성 영역과 비활성 영역을 구분하는 필드산화막을 형성하는 단계와, 상기 결과물 전면에 게이트 절연막을 형성하는 단계와, 상기 반도체 기판의 활성 영역의 일부만을 개방하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로하여 상기 반도체기판에 소정의 도전형의 불순물 이온을 고에너지로 주입하는 단계와, 상기 포토레지스트 패턴을 스트립하는 단계와, 상기 결과물을 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 이온 주입 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming a field oxide film on a semiconductor substrate to separate an active region and an inactive region; forming a gate insulating film on the entire surface of the resultant substrate; A step of implanting impurity ions of a predetermined conductivity type at a high energy into the semiconductor substrate using the photoresist pattern as a mask; stripping the photoresist pattern; And annealing the resultant. The ion implantation method of the semiconductor device is provided.

본 발명에 의하면, 반도체 제조 공정중에서 고에너지에 의한 이온 주입 후에 어닐링 공정을 추가함으로써, 반도체 장치의 잡합 누설 전류를 감소시킬 수 있다.According to the present invention, by adding an annealing process after ion implantation by high energy in the semiconductor manufacturing process, it is possible to reduce the leakage current of the semiconductor device.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 이온 주입 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.FIGS. 1 to 4 are cross-sectional views illustrating a method of ion implantation according to a preferred embodiment of the present invention.

도 1은 필드산화막을 형성하는 단계를 나타낸다. 구체적으로 설명하면, 반도체 기판(10)에 활성 영역과 비활성 영역을 구분하는 필드산화막(12)을 형성한다.1 shows a step of forming a field oxide film. More specifically, a field oxide film 12 is formed on the semiconductor substrate 10 to separate an active region and an inactive region.

도 2는 상기 결과물상에 게이트 절연막을 형성하고, 그 위에 N-웰 형성을 위한 마스크 패턴을 형성하는 단계를 나타낸다. 구체적으로 설명하면, 상기 도 1의 결과물 전면에 게이트 절연막(14)을 형성하고, 상기 반도체기판(10)의 활성 영역의 일부만을 개방하는 포토레지스트 패턴(16)을 형성한다.FIG. 2 shows a step of forming a gate insulating film on the resultant and forming a mask pattern thereon for forming an N-well. More specifically, a gate insulating film 14 is formed on the entire surface of the resultant structure shown in FIG. 1, and a photoresist pattern 16 is formed to open only a part of the active region of the semiconductor substrate 10.

도 3은 이온 주입 단계를 나타낸다. 구체적으로 설명하면, 상기 포토레지스트 패턴(16)을 마스크로 하여 상기 반도체 기판(10)에 N형의 불순물 이온(18)을 고에너지로 주입함으로써 N-웰(20)을 형성한다.Figure 3 shows the ion implantation step. More specifically, the N-type impurity ions 18 are implanted into the semiconductor substrate 10 with high energy using the photoresist pattern 16 as a mask to form the N-well 20.

도 4는 상기 결과물에 대하여 어닐링 공정을 실시하는 단계를 나타낸다. 구체적으로 설명하면, 상기 도 3의 결과물에서 상기 포토레지스트 패턴(16)을 스트립하고, 결과물을 고온에서 열처리하여 어닐링한다.Fig. 4 shows the step of performing the annealing process on the resultant product. More specifically, the photoresist pattern 16 is stripped from the resultant of FIG. 3, and the resultant is annealed at a high temperature for annealing.

그 후, 일반적인 CMOS 형성 공정을 진행하여 SRAM 소자를 완성한다.Thereafter, a general CMOS forming process is performed to complete the SRAM device.

상기한 바와 같이, 본 발명의 바람직한 실시예에서는 반도체 제조 공정중에서 N-웰 형성을 위한 고에너지의 이온 주입 공정 후에 포토레지스트 패턴을 스트립한 후 어닐링 공정을 추가함으로써, 반도체 장치의 접합 누설 전류를 감소시키고, 수율을 향상시킬 수 있다.As described above, in the preferred embodiment of the present invention, after the photoresist pattern is stripped after the high-energy ion implantation process for forming the N-well in the semiconductor manufacturing process, an annealing process is added to reduce the junction leakage current of the semiconductor device And the yield can be improved.

이상, 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.Although the present invention has been described in detail, the present invention is not limited thereto, but can be modified or improved within the ordinary knowledge of those skilled in the art.

Claims

Forming a field oxide film on the semiconductor substrate so as to separate the active region from the inactive region; forming a gate insulating film on the entire surface of the resultant structure; forming a photoresist pattern for opening only a part of the active region of the semiconductor substrate; , Implanting impurity ions of a predetermined conductivity type into the semiconductor substrate at a high energy using the photoresist pattern as a mask, stripping the photoresist pattern, and annealing the resultant Wherein the ion implantation is performed in a semiconductor device.

※ Note: It is disclosed by the contents of the first application.