KR980007340A - 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치 - Google Patents

전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치 Download PDF

Info

Publication number
KR980007340A
KR980007340A KR1019960020142A KR19960020142A KR980007340A KR 980007340 A KR980007340 A KR 980007340A KR 1019960020142 A KR1019960020142 A KR 1019960020142A KR 19960020142 A KR19960020142 A KR 19960020142A KR 980007340 A KR980007340 A KR 980007340A
Authority
KR
South Korea
Prior art keywords
act
active
standby
time slot
processor
Prior art date
Application number
KR1019960020142A
Other languages
English (en)
Other versions
KR100197439B1 (ko
Inventor
채승훈
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960020142A priority Critical patent/KR100197439B1/ko
Publication of KR980007340A publication Critical patent/KR980007340A/ko
Application granted granted Critical
Publication of KR100197439B1 publication Critical patent/KR100197439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 동일한 기능을 행하는 제1, 제2의 프로세서(P1, P2)가 동일한 기능의 제1, 제2의 타임스롯 스위치(S1, S2)를 통하여 텔레포니 디바이스들과 통신하는 전전자 교환기에 관한 것으로서, 프로세서(P1, P2)들은 포트(A, B)를 통하여 타임스롯 스위치(S1, S2)에 각각 연결되고, 통신 가능 여부를 알리는 액티브/스탠바이 신호(P ACT-A, P ACT-B)를 각각 출력하여, 타임 슬롯 스위치(S1, S2)로부터 각각 인가되는 액티브/스탠바이 신호(P ACT-A, P ACT-B)에 따라 통신할 포트(A, B)를 선택하도록 구성되며; 타임 슬롯스위치(S1, S2)들은 포트(A, B)를 통하여 프로세서(P1, P2)에 각각 연결되고, 통신가능 여부를 알리는 액티브/스탠바이 신호(P ACT-A, P ACT-B)를 각각 출력하며, 프로세서(P1, P2)로부터 각각 인가되는 액티브/스탠바이 신호(P ACT-A, P ACT-B)에 따라 통신할 포트(A, B)를 선택하도록 구성된다.
즉, 본 발명은 프로세서와 타임 슬롯 스위치를 이중화하는 한편, 두 개의 프로세서는 두 개의 타임 슬롯 스위치들과 선택적으로 통신할 수 있는 구성을 가지므로써 통신 중인 데이터의 연속성을 유지할 수 있는 효과가 있다.

Description

전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 전전자 교환기의 프로세서와 디바이스간 통신 장치의 블록도.
제3도는 본 발명에 따른 전전자 교환기의 프로세서와 디바이스간 통신 장치에서 액티브/스탠바이 신호의 연결 상태를 도시한 도면.
제4도는 본 발명에 따른 전전자 교환기의 프로세서와 디바이스간 통신 장치에서의 상태 천이도.

Claims (4)

  1. 동이한 기능을 행하는 제1, 제2의 프로세서(P1, P2)가 동일한 기능의 제1, 제2의 타임 슬롯 스위치(S1, S2)를 통하여 텔레포니 디바이스들과 통신하는 전전자 교환기에 있어서, 상기 프로세서(P1, P2)들은 포트(A, B)를 통하여 상기 타임 슬롯 스위치(S1, S2)에 각각 연결되고, 통신 가능 여부를 알리는 액티브/스탠바이 신호(P ACT-A, P ACT-B)를 각각 출력하며, 상기 타임 슬롯 스위치(S1, S2)로부터 각각 인가되는 액티브/스탠바이 신호(S ACT-A, S ACT-B)에 따라 통신할 포트(A, B)를 선택하도록 구성되며; 상기 타임 슬롯 스위치(S1, S2)들은 포트(A, B)를 통하여 상기 프로세서(P1, P2)로부터 각각 인가되는 액티브/스탠바이 신호(P ACT-A, P ACT-B)에 따라 통신할 포트(A, B)를 선택하도록 구성한 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치.
  2. 제1항에 있어서, 상기 프로세서(P1, P2) 및 타임 슬롯 스위치(S1, S2)는, 상기 액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 액티브 상태이고 (P ACT-B), (S ACT-B)가 스탠바이 상태일 때 포트(A)를 선택하고, 상기 액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 스탠바이 상태이고, (P ACT-B), (S ACT-B)가 액티브 상태일 때 포트(B)를 선택하게 구성한 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치.
  3. 제2항에 있어서, 상기 프로세서(P1, P2) 및 타임 슬롯 스위치(S1, S2)는 상기 포트(A)의 선택후 상기 액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 모두 액티브 상태, 상기 액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 모두 스탠바이 상태, 상기 액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 액티브이고 상기 액티브/스탠바이 신호(P ACT-B), (S ACT-B)가 스탠바이 상태들중 어느 한 상태로 천이하여도 선택된 포트(A)를 변경하지 않는 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치.
  4. 제2항 또는 제3항에 있어서, 상기 프로세서(P1, P2) 및 타임 슬롯 스위치(S1, S2)는 상기 포트(A)의 선택 후 상기 상기액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 모두 액티브 상태, 상기액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 모두 스탠바이 상태 상기액티브/스탠바이 신호(P ACT-A), (S ACT-A)가 스탠바이이고, 상기 액티브/스탠바이 신호 (P ACT-B), (S ACT-B)가 액티브 상태들중 어느 한 상태로 천이하여도 선택된 포트(B)를 변경하지 않는 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치.
KR1019960020142A 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 KR100197439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020142A KR100197439B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020142A KR100197439B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치

Publications (2)

Publication Number Publication Date
KR980007340A true KR980007340A (ko) 1998-03-30
KR100197439B1 KR100197439B1 (ko) 1999-06-15

Family

ID=19460978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020142A KR100197439B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치

Country Status (1)

Country Link
KR (1) KR100197439B1 (ko)

Also Published As

Publication number Publication date
KR100197439B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR860008670A (ko) 스위칭 시스템 및 인터페이스 유닛
SE9802058L (sv) Redunansterminering för dynamisk felisolering
KR980007340A (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치
KR0182702B1 (ko) 전전자 교환기의 3중화 망동기 회로
KR970068975A (ko) 전전자 교환기의 구조
KR100197441B1 (ko) 전전자 교환기에서 백보드를 이용한 탈장 감지 장치
KR100210783B1 (ko) 전전자 교환기의 스위치 이중화 장치
KR200150726Y1 (ko) 전화 교환기에서 안내방송 시스템의 이중화 제어장치
KR0134253Y1 (ko) 외부 동기 클럭원 수신 장치
KR980007367A (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
SE9704278D0 (sv) A general switch and a switching method
KR900019429A (ko) 전류 스위치 및 집적 전화기 회로
KR100197437B1 (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치
KR880700606A (ko) 시스템 프로세서 인터페이스 장치
JPH0398320A (ja) 冗長系を構成する現用、待機パッケージの切替制御方式
KR950003902Y1 (ko) 겸용 포트 인테페이스 회로
KR950023071A (ko) 이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치
KR100378712B1 (ko) 이동통신 시스템의 시분할 스위치에서 4중 수신 클럭선택회로
JP2003258747A (ja) リレー接点アラーム出力回路
KR980007341A (ko) 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치
KR980007342A (ko) 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
KR950020193A (ko) 두 버스 시스템을 상호 정합하기 위한 버스 인터페이스 회로
KR970058108A (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
KR970024719A (ko) 통신망에서 외부 프로세서에 의한 제어를 위한 실/탈장 보고회로
JPS61164427A (ja) 電源制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee