Claims (3)
외부의 제어장치인 CPU로 부터 전달되는 메모리 관리정보를 관리하여 메모리 쓰기 또는 읽기 요구 신호를 출력하고 이에 대한 응답신호에 의하여 데이터 버스에 대한 제어를 담당하는 CPU 인터페이스 제어수단(21); 및 상기 CPU 인터페이스 제어수단(21)으로 부터 전달되는 데이터 전달요구 제어신호와 이의 주소버스 신호, 그리고 외부로부터 전달되는 데이타 외부 요구 제어신호들로부터 각각의 우선순위에 의하여 메모리 엑세스를 가능하도록 제어하는 중계(Arbitration) 제어수단(23)을 포함하는 것을 특징으로 하는 메모리 포트의 중계 제어장치.CPU interface control means (21) for managing the memory management information transmitted from the CPU which is an external control device to output a memory write or read request signal and to control the data bus by a response signal thereto; And a relay for controlling memory access according to each priority from a data transfer request control signal transmitted from the CPU interface control means 21, an address bus signal thereof, and data external request control signals transmitted from the outside. Arbitration control device relay control, characterized in that it comprises a control means (23).
제1항에 있어서, 입력 제어신호에 동기된 입력 에디터 버스 신호를 전달받아 데이터 요구 제어신호와 함께 데이터 주소 버스 신호로서 상기 중계 제어수단(23)으로 출력하며, 메모리 액세스 결과 정보들인 데이터 응답 제어신호와 함께 공용 데이터 버스 신호의 정보를 전달받아 이를 출력 제어신호와 함께 데이터 출력 버스 신호로서 상기 중계 제어 수단(23)으로 출력하는 데이터 인터페이스 제어수단(22)을 더 포함하도록 하는 것을 특징으로 하는 메모리 포트의 중계 제어장치.The data response control signal according to claim 1, wherein an input editor bus signal synchronized with an input control signal is received and output to the relay control means (23) as a data address bus signal along with a data request control signal and are memory access result information. And a data interface control means 22 which receives the information of the common data bus signal and outputs it to the relay control means 23 as a data output bus signal together with the output control signal. Relay control.
데이터 인터페이스 제어수단(22)과, CPU 인터페이스 제어수단(21)과, 상기 데이터 인터페이스 제어수단(22)과 CPU 인터페이스 제어수단(21)에 연결된 중계 제어 수단(23)을 포함하는 중계 제어장치에 적용되어 메모리의 포트를 공유하도록 중계하는 제어방법에 있어서, 상기 중계 제어 수단(23)에서 상기 데이터 인터페이스 제어수단과(22)과 CPU 인터페이스 제어수단(21)으로부터의 액세스 요구 신호들을 전달받아 무조건 우선 순위 큐에 저장하는 제1단계와, 상기 우선 순위 큐의 상태를 검사한 결과, 데이터 액세스 요구신호가 활성화되면, 메모리 데이터가 외부의 메모리에서 출력되도록 하는 제2단계와, 상기 우선 순위 큐의 상태를 검사한 결과, 데이터 외부 요구 신호가 활성화되면, 외부의 메모리에 대한 액세스를 못하도록 하는 제3단계와, 상기 우선 순위 큐의 상태를 검사한 결과, 쓰기 요구 신호가 활성화되면, 메모리 데이터가 외부 메모리의 해당되는 주소에 저장되도록 하는 제4단계, 및 상기 우선 순위 큐의 상태를 검사한 결과, 읽기 요구 신호가 활성화되면 메모리 데이터가 외부 메모리의 해당되는 주소에서 출력되도록 하는 제5단계를 포함하도록 하는 것을 특징으로 하는 중계 제어 방법.Applied to a relay control device comprising a data interface control means 22, a CPU interface control means 21, and a relay control means 23 connected to the data interface control means 22 and the CPU interface control means 21. In the control method for relaying to share the port of the memory, the relay control means 23 receives the access request signals from the data interface control means 22 and the CPU interface control means 21 unconditionally priority A first step of storing in a queue, a second step of outputting memory data from an external memory when a data access request signal is activated as a result of checking the state of the priority queue, and a state of the priority queue. A third step of preventing access to an external memory when the data external request signal is activated, and the priority queue As a result of checking the state of the memory, if the write request signal is activated, the fourth step of storing the memory data at the corresponding address of the external memory; and as a result of checking the state of the priority queue, if the read request signal is activated And a fifth step of causing data to be output at a corresponding address of the external memory.