KR970072828A - 패킷화된 데이터 통신 인터페이스 장치의 pci-직렬 버스 인터페이스 장치를 자율적으로 동작시키는 방법 및 시스템 - Google Patents

패킷화된 데이터 통신 인터페이스 장치의 pci-직렬 버스 인터페이스 장치를 자율적으로 동작시키는 방법 및 시스템 Download PDF

Info

Publication number
KR970072828A
KR970072828A KR1019970015794A KR19970015794A KR970072828A KR 970072828 A KR970072828 A KR 970072828A KR 1019970015794 A KR1019970015794 A KR 1019970015794A KR 19970015794 A KR19970015794 A KR 19970015794A KR 970072828 A KR970072828 A KR 970072828A
Authority
KR
South Korea
Prior art keywords
autonomous
data packet
pci
data
circuitry
Prior art date
Application number
KR1019970015794A
Other languages
English (en)
Other versions
KR100516411B1 (ko
Inventor
리처드 티 베이커
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR970072828A publication Critical patent/KR970072828A/ko
Application granted granted Critical
Publication of KR100516411B1 publication Critical patent/KR100516411B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40123—Interconnection of computers and peripherals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines

Abstract

PCI -직렬 버스 인터페이스 장치(20)를 자율적인 모드에서 자율적으로 동작하기 위한 방법 및 시스템은 자율적인 부트(boot)모드 선택 신호를 데이터 전달 장치에 전하는 전달 회로(370)를 포함한다. 지시는 데이터 전달 장치의 자율적인 동작을 위해 데이터 전달 장치와 연관되는 레지스터(36, 38)를 구성한다. 전달회로(370)는 상기 데이터 패킷(packet)전달 장치를 자율적인 모드로 동작하기 위해 적어도 하나의 프로그램 제어 목록 (456)에 데이터를 전달하도록 데이터 패킷 전달 장치와 연관된다.

Description

패킷화된 데이터 통신 인터페이스 장치의 PCI-직렬 버스 인터페이스 장치를 자율적으로 동작시키는 방법 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 포함하는 개인용 컴퓨터 환경의 동작 개요도.

Claims (20)

  1. 데이터 패킷 전달 장치를 자율적인 모드(autonomous mode)로 동작시키는 방법에 있어서, 자율적인 부트 모드 선택 신호(autonomous boot mode select signal)를 상기 데이터 전달 장치에 전하는 단계; 데이터 전달 장치의 자율적인 동작을 위해 상기 데이터 전달 장치와 연관되는 레지스터를 구성하는 단계; 및 상기 데이터 패킷 전달 장치를 자율적인 모드로 동작시키기 위해 적어도 하나의 프로그램 제어 목록에 데이터를 전달하도록 상기 데이터 패킷 전달 장치와 연관되는 직접적인 메모리 억세스를 인에이블시키는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  2. 제1항에 있어서, DMA 채널 0을 이용해 제1PCL의 어드레스를 인출하는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  3. 제1항에 있어서, 외부 RPL ROM 장치로의 DMA 마스터 억세스를 인에이블 시키는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  4. 제1항에 있어서, 외부 PCI 인터페이스 장치로의 DMA 마스터 억세스를 인에이블 시키는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  5. 제1항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI 메모리 명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  6. 제1항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI I/O 명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  7. 제1항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI 구성명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전달 장치의 동작 방법.
  8. 데이터 패킷 전달 장치를 자율적인 모드로 동작시키는 자율적 부트 회로에 있어서, 자율적인 부트 모드 선택 신호를 상기 데이터 전달 장치에 전하는 전달 회로 및 데이터 전달 장치의 자율적인 동작을 위해 상기 데이터 전달 장치와 연관되는 레지스터를 구성하는 명령어를 포함하고, 상기 전달 회로는 상기 데이터 패킷 전달 장치를 자율적인 모드로 동작시키기 위해 적어도 하나의 프로그램 제어 목록에 데이터를 전달하도록 상기 데이터 패킷 전달 정치와 더 연관되는 것을 특징으로 하는 자율적 부트 회로
  9. 제8항에 있어서, DMA 채널 0을 이용해 제1PCL의 자율적 부트 회로 어드레스를 인출하는 회로를 더 포함하는 것을 특징으로 하는 자율적 부트 회로.
  10. 제8항에 있어서, 외부 RPL ROM 장치의 DMA 마스터 억세스를 인에이블시키는 회로를 더 포함하는 것을 특징으로 하는 자율적 부트 회로.
  11. 제8항에 있어서, 외부 PCI 인터페이스 장치의 DMA 마스터 억세스를 인에이블시키는 회로를 더 포함하는 것을 특징으로 하는 자율적 부트 회로.
  12. 제8항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI 메모리 명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 회로를 더 포함하는 것을 특징으로 하는 자율적 부트 회로.
  13. 제8항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI I/O 명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 회로를 더 포함하는 것을 특징으로 하는 자율적 부트 회로.
  14. 제8항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI 구성명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 회로를 더 포함하는 것을 특징으로 하는 자율적 부트 회로.
  15. 개인용 컴퓨터 환경 시스템에 있어서, 데이터 패킷 전달 버스를 사용하는 적어도 하나의 주변기; 및 컴퓨터를 포함하고, 상기 컴퓨터가 PCI 버스를 포함하는 호스트 CPU; 및 상기 PCI버스와 상기 주변기 사이에 인터페이스를 제공하고, 데이터 패킷 전달 장치를 자율적인 모드로 동작시키는 자율적 부트 회로를 갖는 PCI-인터페이스 장치를 포함하고, 상기 자율적 부트 회로가 자율적인 부트 모드 선택 신호를 상기 데이터 전달 장치에 전하는 전달 회로; 및 데이터 전달 장치의 자율적인 동작을 위해 상기 데이터 전달 장치와 연관되는 레지스터를 구성하는 명령어를 포함하고, 상기 전달 회로는 상기 데이터 페킷 전달 장치를 자율적인 모드로 동작시키기 위해 적어도 하나의 프로그램 제어 목록에 데이터를 전달하도록 상기 데이터 패킷 전달 장치와 또한 연관되는 것을 특징으로 하는 개인용 컴퓨터 환경 시스템.
  16. 제15항에 있어서, DMA 채널 0을 이용해 제1PCL의 자율적 부트 회로 어드레스를 인출하는 회로를 더 포함하는 것을 특징으로 하는 개인용 컴퓨터 환경 시스템.
  17. 제15항에 있어서, 외부 RPL ROM 장치의 DMA 마스터 억세스를 인에이블시키는 회로를 더 포함하는 것을 특징으로 하는 개인용 컴퓨터 환경 시스템.
  18. 제15항에 있어서, 외부 PCI 인터페이스 장치의 DMA 마스터 억세스를 인에이블시키는 회로를 더 포함하는 것을 특징으로 하는 개인용 컴퓨터 환경 시스템.
  19. 제15항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI 메모리 명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 회로를 더 포함하는 것을 특징으로 하는 개인용 컴퓨터 환경 시스템.
  20. 제15항에 있어서, 상기 자율적인 부트 모드 선택 신호에 따라 PCI I/O 명령을 실행하도록 상기 데이터 패킷 전달 장치를 제어하는 회로를 더 포함하는 것을 특징으로 하는 개인용 컴퓨터 환경 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970015794A 1996-04-26 1997-04-26 패킷화된 데이터 통신 인터페이스 장치의 pci-직렬 버스 인터페이스 장치를 자율적으로 동작하는 방법 및 시스템 KR100516411B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US1684196P 1996-04-26 1996-04-26
US60/016,841 1996-04-26
US1651896P 1996-04-30 1996-04-30
US60/016,518 1996-04-30

Publications (2)

Publication Number Publication Date
KR970072828A true KR970072828A (ko) 1997-11-07
KR100516411B1 KR100516411B1 (ko) 2005-12-26

Family

ID=26688711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015794A KR100516411B1 (ko) 1996-04-26 1997-04-26 패킷화된 데이터 통신 인터페이스 장치의 pci-직렬 버스 인터페이스 장치를 자율적으로 동작하는 방법 및 시스템

Country Status (2)

Country Link
EP (1) EP0803803B1 (ko)
KR (1) KR100516411B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859324B1 (en) 1997-02-14 2007-01-03 Canon Kabushiki Kaisha Data transmission apparatus, system and method, and image processing apparatus
DE69840972D1 (de) 1997-02-14 2009-08-27 Canon Kk Vorrichtung, System und Verfahren zur Datenübertragung und Vorrichtung zur Bildverarbeitung
EP0859326A3 (en) 1997-02-14 1999-05-12 Canon Kabushiki Kaisha Data transmission apparatus, system and method, and image processing apparatus
SG74611A1 (en) 1997-02-14 2000-08-22 Canon Kk Data communication apparatus and method
JP3325839B2 (ja) 1998-10-15 2002-09-17 パイオニア株式会社 情報送信装置及び方法、情報受信装置及び方法並びに情報送受信装置及び方法
KR100327340B1 (ko) 1999-09-30 2002-03-06 윤종용 웨이퍼 표면 검사방법
US6718424B1 (en) 1999-12-10 2004-04-06 Intel Corporation Bridge circuit for use in a computing platform
US6970481B2 (en) * 2001-04-17 2005-11-29 Microsoft Corporation Methods and systems for distributing multimedia data over heterogeneous networks
FR3053150B1 (fr) * 2016-06-22 2020-09-18 Areva Np Procede de calcul d'une marge ipg associee a un plan de chargement d'un reacteur nucleaire, systeme, programme d"'ordinateur et support associes
CN117130668B (zh) * 2023-10-27 2023-12-29 南京沁恒微电子股份有限公司 一种处理器取指重定向时序优化电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131081A (en) * 1989-03-23 1992-07-14 North American Philips Corp., Signetics Div. System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers
US5230058A (en) * 1989-12-05 1993-07-20 Zilog, Inc. IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors
JP2587190B2 (ja) * 1992-09-04 1997-03-05 インターナショナル・ビジネス・マシーンズ・コーポレイション システム間チャネルページング機構
US6295572B1 (en) * 1994-01-24 2001-09-25 Advanced Micro Devices, Inc. Integrated SCSI and ethernet controller on a PCI local bus

Also Published As

Publication number Publication date
EP0803803B1 (en) 2008-10-01
EP0803803A2 (en) 1997-10-29
KR100516411B1 (ko) 2005-12-26
EP0803803A3 (en) 1999-04-28

Similar Documents

Publication Publication Date Title
US5835791A (en) Versatile connection of a first keyboard/mouse interface and a second keyboard/mouse interface to a host computer
US20070005867A1 (en) Virtual peripheral device interface and protocol for use in peripheral device redirection communication
US5774744A (en) System using DMA and descriptor for implementing peripheral device bus mastering via a universal serial bus controller or an infrared data association controller
US5845151A (en) System using descriptor and having hardware state machine coupled to DMA for implementing peripheral device bus mastering via USB controller or IrDA controller
KR20140068229A (ko) 주변 장치 통신
KR970072828A (ko) 패킷화된 데이터 통신 인터페이스 장치의 pci-직렬 버스 인터페이스 장치를 자율적으로 동작시키는 방법 및 시스템
US20220327080A1 (en) PCIe DEVICE AND OPERATING METHOD THEREOF
JP3209013B2 (ja) アドレス空間を保護するシステム及び方法
US11928070B2 (en) PCIe device
US20220327081A1 (en) PCIe DEVICE AND OPERATING METHOD THEREOF
KR950015106A (ko) 이더넷 제어기용 패킷 수신 인터럽트 제어 시스템
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
TWI269978B (en) Method allowing single host to access plurality of peripheral devices and electronic system thereof
GB9510799D0 (en) Computer network interface and interface protocol
CN113010470A (zh) 边缘节点远程控制系统、方法、设备及存储介质
US5809333A (en) System for implementing peripheral device bus mastering in desktop PC via hardware state machine for programming DMA controller, generating command signals and receiving completion status
US20220327228A1 (en) PCIe FUNCTION AND OPERATING METHOD THEREOF
US7370130B2 (en) Core logic device of computer system
EP1686510A4 (en) ELECTRONIC DEVICE AND CORRESPONDING CONTROL METHOD
EP3583821B1 (en) Operating mode configuration
US20200301717A1 (en) Computer activation method
EP3255544B1 (en) Interrupt controller
JP6763307B2 (ja) 計算機、デバイス制御システムおよびデバイス制御方法
KR100242690B1 (ko) 어드레스 라인을 이용한 하위 장치 제어 장치
US20060136539A1 (en) Data processing device with microprocessor and with additional arithmetic unit and associated method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

EXPY Expiration of term