KR970062916A

KR970062916A - Memory structure with byte / bit addressing

Info

Publication number: KR970062916A
Application number: KR1019960004932A
Authority: KR
Inventors: 남기준
Original assignee: 이종수; Lg 산전 주식회사
Priority date: 1996-02-27
Filing date: 1996-02-27
Publication date: 1997-09-12

Abstract

본 발명은 바이트/비트 어드레싱이 가능한 메모리 구조에 관한 것으로, 종래에는 메모리에 저장되어 있는 바이트 데이터에서 특정 비트의 값만을 읽어낼 경우나 메모리에 저장되어 있는 바이트 데이터에서 특정 비트의 값만을 쓸경우 여러단계의 명령을 수행해야 하는 문제 즉, 비트 데이터 처리를 주된 업무로 하는 경우 여러단계의 명령을 수행해야 하므로 효율성 저하의 문제가 있다. 따라서, 본 발명은 바이트/비트단위로 리드 및 라이트시 필요한 신호들을 구비하도록 하여 바이트(byte)내에 저장되어 있는 데이터의 특정 비트를 처리할 경우 신속하게 논리적으로 처리할 수 있도록 하고, 바이트 단위의 데이터에 대하여 시스템에서 지원하는 대부분의 기능이 비트 단위의 데이터에 대해서도 구현가능하도록 한다.The present invention relates to a memory structure capable of byte / bit addressing. Conventionally, when only a specific bit value is read from byte data stored in a memory, or when only a specific bit value is written in byte data stored in a memory, In other words, when the bit data processing is regarded as the main task, there is a problem of efficiency reduction because it is necessary to execute the instruction of several stages. Accordingly, the present invention provides signals necessary for reading and writing in units of bytes / bits, so that when processing a specific bit of data stored in a byte, it can be processed logically quickly, Most of the functions supported by the system can be implemented for bit-wise data.

Description

Memory structure with byte / bit addressing

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제3도는 본 발명 바이트/비트 어드레싱이 가능한 메모리 구조도.Figure 3 is a memory structure capable of byte / bit addressing according to the present invention.

제5도는 비트 단위로 메모리를 리드/라이트할 때의 어드레스 맵.FIG. 5 is an address map when a memory is read / written in units of bits.

제6도는 제3도의 메모리를 적용한 입출력 콘트롤러의 구성도.FIG. 6 is a block diagram of an input / output controller to which the memory of FIG. 3 is applied.

Claims

Address bus signals BA0 to BAm for reading / writing the memory in units of bytes, data bus signals BD0 to BD7 for reading / writing the memory in units of bytes, A chip selection signal BCS for selecting a memory, an address bus signal XA0-XAn for reading / writing the memory bit by bit, a data signal XD0 for reading / writing the memory bit by bit, A chip select signal XCS for selecting a memory to read or write the memory bit by bit, an output enable signal OE used to read data from the memory byte by bit or bit by bit, A write enable signal WE used to write data in units of bytes or bits, and the same data is read / The memory structure byte / bit addressing, characterized in that one may teuhal, so that they can read / write bit by bit.

The data bus signal (BD0-BD7) for reading / writing the memory in units of bytes is changed in units such as nibble (NIBBLE), 16 bits, 24 bits, 32 bits, 64 bits, Bit addressable memory structure.

※ Note: It is disclosed by the contents of the first application.