KR970059955A - 메모리 컨트롤러 및 메모리 제어방법 - Google Patents
메모리 컨트롤러 및 메모리 제어방법 Download PDFInfo
- Publication number
- KR970059955A KR970059955A KR1019970003124A KR19970003124A KR970059955A KR 970059955 A KR970059955 A KR 970059955A KR 1019970003124 A KR1019970003124 A KR 1019970003124A KR 19970003124 A KR19970003124 A KR 19970003124A KR 970059955 A KR970059955 A KR 970059955A
- Authority
- KR
- South Korea
- Prior art keywords
- command
- synchronization
- issuing
- data
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Executing Machine-Instructions (AREA)
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
다중 프로세서가 설비된 메모리 컨트롤러는 메모리 액세스 오퍼레이션(액세스 명령의 오퍼레이션상태)의 과정을 관리하기 위하여 스코어 보드를 사용하고 실행 우선순위의 높은 레벨에서 동기화를 실행함에 있어서 오버헤드를 줄인다.
스코어 보드는 인식된 액세스 명령의 어드레스와 오퍼레이션코드 뿐만아니라 동기화의 수리에 답하여 동기화플래그를 세트한채 유지한다. 메모리 컨트롤러는 프로세서로부터의 동기화 명령이 수리된때에 동기화 플래그를 세트하고 동기화 실행오퍼레이션이 완료된 후 동기화 플래그를 리셋한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 컴퓨터 시스템의 블록선도이다.
Claims (20)
- 복수개의 메모리 뱅크로 이루어진 기억유닛을 가지는 컴퓨터 시스템에 사용된 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러가 상기의 메모리 뱅크 각각에 대해 복수개의 엔트리를 가지고 명령을 저장하며 데이터를 동기화 하는 명령 관리 테이블과, 명령을 수신하고, 수신된 명령이 상기 메모리에 대한 액세스명령일때에는 상기 명령 관리체니블내에 액세스 명령을 받아들여서 상기 동기화 데이터를 리셋하고, 수신된 명령이 동기화 명령일때에는 상기 관리 테이블 내에 기입된 명령 각각에 대해 상기 동기화 데이터를 세트하는 관리 수단과, 상기 동기화 데이터가 세트되도록 명령을 우선적으로 발생하고, 상기 복수개의 메모리뱅크 각각에 대하여 독립적으로 기능하는 발행수단으로 구성되는 것을 특징으로 하는 메모리 컨트롤러.
- 제1항의 메모리 컨트롤러에 있어서, 상기 명령관리 테이블은 정보를 발행하는 명령을 저장하고, 액세스 명령의 수신에 응하여 상기 관리수단은 상기 동기화데이터가 상기 관리테이블내에 입력된 명령에 대해 세트될 때에는 상기 수신된 액세스 명령에 대응하는 발행정보가 발행되어지는 것을 막고 상기 동기화 데이터가 상기 관리테이블내에 기입된 명령에 대해 세트되지 않을 때에는 상기 발행 정보가 발행되는 것이 가능하게 하며, 상기 발행수단은 상기 발행정보에 따라 명령을 발행하고 명령이 발행된 후에는 발행된 명령에 대응하는 발행정보가 발행되지 않도록 하는 것을 특징으로 하는 메모리 컨트롤러.
- 제1항의 메모리 컨트롤러에 있어서, 상기 발행수단은 명령이 완료된 후 상기 관리테이블내에 있는 발행된 명령에 대응하는 엔트리를 비우는 것을 특징으로 하는 메모리 컨트롤러.
- 제1항의 메모리컨트롤러에 있어서, 상기 발생수단은 특별한 동기화 조건에 따라서 상기 동기화 데이터가 세트되는 명령을 발행하는 것을 특징으로 하는 메모리 컨트롤러.
- 제1항의 메모리 컨트롤러에 있어서, 상기 관리 수단은 복수개의 동기화 명령을 수신하고 상기 복수개의 동기화명령이 식별되도록 상기 동기화 데이터를 세트하며, 상기 발행수단은 동기화 명령이 수리된 순서에 따라서 상기 동기화 데이터가 세트되도록 명령중의 하나를 발행하고 수신된 동기화 명령의 완료에 응해서 상기 동기화 데이트를 갱신하는 것을 특징으로 하는 메모리 컨트롤러.
- 복수개의 메모리 뱅크로 이루어진 기억유닛을 가지는 컴퓨터 시스템에 사용된 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러가 상기의 메모리 뱅크 각각에 대해 복수개의 엔트리를 가지고 명령을 저장하며 데이터를 동기화 하는 명령 관리 테이블과, 동기화 명령의 처리상태를 지시하는 스테이터스(status)데이터를 저장하는 동기화 관리 테이블과, 명령을 수신하고 그 수신된 명령이 상기 메모리에 대한 액세스 명령일때에는 상기 명령 관리 테이블내에 그 액세스 명령을 기입해서 상기 동기화 데이터를 리셋하고, 상기 수신된 명령이 동기화 명령일 때에는 상기 관리 테이블내에 기입된 명령 각각에 대해 상기 동기화 데이터를 세트하고, 동기화 명령 과정이 진행중임을 지시하는 스테이터스 데이터를 상기 동기화 관리 테이블 내에 세트하는 관리수단과, 상기 동기화 데이터가 세트되도록 명령을 우선적으로 발행하고 상기 복수개의 메모리 뱅크 각각에 대하여 독립적으로 기능하는 발행수단 및, 상기 발행수단에 의해 발행된 명령의 완료후에 동기화 명령과정이 완료되는 때에 상기 동기화 관리 테이블 내에 저장된 스테이터스 데이터를 리셋하는 수단으로 구성되는 것을 특징으로 하는 메모리 컨트롤러.
- 제6항의 메모리 컨트롤러에 있어서, 상기 명령 관리 테이블은 정보를 발생하는 명령을 저장하고, 액세스 명령의 수신에 응하여 상기 관리수단은 상기 동기화 데이터가 상기 관리 테이블내에 기입된 명령에 대해 세트될때에는 상기 수신된 액세스 명령에 대응하는 발행정보가 발행되는 것을 막고 상기 동기화 데이터가 상기 관리 테이블내에 기입된 명령에 대해 세트되지 않을때는 상기 발행정보가 발행되는 것이 가능하게 하며, 상기 발행수단은 상기 발행정보에 따라 명령을 발행하고 명령이 발행된 후에는 명령에 대응하는 발행정보가 발행되지 않도록 하는 것을 특징으로 하는 메모리 컨트롤러.
- 제6항의 메모리 컨트롤러에 있어서, 상기 발행수단은 명령이 완료된 후 상기 테이블내에 있는 발행된 명령에 대응하는 엔트리를 비우는 것을 특징으로 하는 메모리 컨트롤러.
- 제6항의 메모리 컨트롤러에 있어서, 상기 발행수단은 특별한 동기화 조건에 따라서 상기 동기화 데이터가 세트되는 명령을 발행하는 것을 특징으로 하는 메모리 컨트롤러.
- 제6항의 메모리 컨트롤러에 있어서, 상기 관리 수단은 복수개의 명령을 수신해서 그 복수개의 동기화 명령이 식별되도록 상기 동기하 데이터를 세트함과 아울러 상기 복수개의 동기화 명령 각각에 대한 상기 동기화 관리 테이블 내에 있는 스테이터스 데이터를 세트하고, 상기 발행수단은 동기화 명령이 수리된 순서에 따라서 상기 동기화 데이터가 세트되도록 명령중의 하나를 발행하고 수신된 동기화 명령의 완료에 응해서 상기 동기화 데이터 및 상기 스테이터스 데이터를 갱신하는 것을 특징으로 하는 메모리 컨트롤러.
- 명령을 전송하는 다중 프로세서, 다수의 메모리 뱅크로 이루어진 메모리, 및 상기 다수의 메모리 뱅크 각각에 대해 다수의 엔트리를 갖고 있고 명령 및 동기화 데이터를 저장하는 명령처리테이블을 구비하는 컴퓨터 시스템의 메모리 제어방법에 있어서, 상기 메모리 제어 방법은, 상기 다중 프로세서로부터 전송되는 명령을 수신하는 단계, 수신된 명령이 메모리 액세스 명령인 경우에 상기 명령처리테이블의 액세스 명령을 기입하여 동기화 데이터를 리셋하는 단계, 수신된 명령이 동기화 명령인 경우에 상기 명령처리테이블에 기입된 각 명령에 대한 동기화 데이터를 세트하는 단계, 및 상기 다수의 메모리 뱅크에 대해 동기화 데이터가 세트되어 있는 명령을 우선적으로 발행하는 단계로 구성되는 것을 특징으로 하는 메모리 제어방법.
- 제11항에 있어서, 상기 명령처리테이블은 명령발행정보를 저장하고, 상기 명령기입단계는 동기화 데이터가 상기 명령처리테이블에 기입된 명령에 대해 세트되어 있는 경우에 액세스 명령을 수신함에 따라 수신된 명령에 해당하는 발행정보를 발행하지 모하게 하고, 동기화 데이터가 상기 명령처리테이블에 기입된 명령에 대해 세트되어 있지 않은 경우에 발행정보를 발행시키는 서브단계를 포함하며, 상기 발행단계는 발행정보에 따라 명령을 발행하고, 명령을 발행한 후에 발행된 명령에 해당하는 발행정보를 발행하기 못하게 하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 제11항에 있어서, 상기 발행단계는 명령이 완료된 후에 상기 명령테이블의 발행된 명령에 해당하는 엔트리를 자유롭게 세트하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 제11항에 있어서, 상기 발행단계는 특정 동기화 조건에 따라 동기화 데이터가 세트되어 있는 명령을 발행하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 제11항에 있어서, 상기 동기화 데이터 세트단계는 다수의 동기화 명령을 수신하여 다수의 동기화 명령이 식별되도록 동기화 데이터를 세트하는 서브단계를 포함하고, 상기 발행단계는 동기화 명령에 따라 수신된 순서대로 동기화 데이터를 세트하는 명령을 발행하는 서브단계 및 수신된 동기화 명령의 완료동작에 따라 동기화 데이터를 갱신하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 명령을 전송하는 다중 프로세서, 다수의 메모리 뱅크로 이루어진 메모리, 및 상기 다수의 메모리 뱅크 각각에 대해 다수의 엔트리를 갖고 있고 명령 및 동기화 데이터를 저장하는 명령처리테이블을 구비하는 컴퓨터 시스템의 메모리 제어방법에 있어서, 상기 메모리 제어 방법은, 상기 다중 프로세서로부터 전송되는 명령을 수신하는 단계, 수신된 명령이 메모리 액세스 명령인 경우에 상기 명령처리테이블의 액세스 명령을 기입하여 동기화 데이터를 리셋하는 단계, 수신된 명령이 동기화 명령인 경우에 상기 명령처리테이블에 기입된 각 명령에 대한 동기화 데이터를 세트한 다음, 동기화 명령프로세스가 진행 중임을 나타내는 상태 데이터를 동기화 처리 테이블에 세트하는 단계, 상기 다수의 메모리 뱅크에 대해 동기화 데이터가 세트되어 있는 명령을 우선적으로 발행하는 단계, 및 발행수단에 의해 명령발행을 완료한 후에 동기화 명령 프로세스를 완료한 경우에는 상기 동기화 처리 테이블에 저장된 상태 데이터를 리셋하는 단계로 구성되는 것을 특징으로 하는 메모리 제어 방법.
- 제16항에 있어서, 상기 명령처리테이블은 명령발행정보를 저장하고, 상기 기입단계는 동기화 데이터가 상기 명령처리테이블에 기입된 명령에 대해 세트되어 있는 경우에 액세스 명령을 수신함에 따라 수신된 명령에 해당하는 발행정보를 발행하지 못하게 하고, 동기화 데이터가 상기 명령처리테이블에 기입된 명령에 대해 세트되어 있지 않은 경우에 발행정보를 발행시키는 서브단계를 포함하며, 상기 발행정보에 따라 명령을 발행하고, 명령을 발행한 후에 발행된 명령에 해당하는 발행정보를 발행하지 못하게 하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 제16항에 있어서, 상기 발행단계는 명령이 완료된 후에 상기 명령처리테이블의 발행된 명령에 해당하는 엔트리를 자유롭게 세트하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 제16항에 있어서, 상기 발행단계는 특정 동기화 조건에 따라 동기화 데이터가 세트되어 있는 명령을 발행하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.
- 제16항에 있어서, 상기 기입단계는 다수의 동기화 명령을 수신하여 다수의 동기화 명령이 식별되도록 동기화 데이터를 세트하고 다수의 동기화 명령의 각각에 대해 상기 동기화 처리 테이블에 상태 데이터를 세트하는 서브단계를 포함하고, 상기 발행단계는 동기화 명령에 따라 수신된 순서대로 동기화 데이터를 세트하는 명령을 발행하는 서브단계 및 수신된 동기화 명령의 완료동작에 따라 동기화 데이터 및 상태 데이터를 갱신하는 서브단계를 포함하는 것을 특징으로 하는 메모리 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-15726 | 1996-01-31 | ||
JP1572696 | 1996-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970059955A true KR970059955A (ko) | 1997-08-12 |
KR100220890B1 KR100220890B1 (ko) | 1999-09-15 |
Family
ID=11896768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970003124A KR100220890B1 (ko) | 1996-01-31 | 1997-01-31 | 메모리 컨트롤러 및 메모리 제어방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5881264A (ko) |
EP (1) | EP0788054B1 (ko) |
KR (1) | KR100220890B1 (ko) |
CN (1) | CN1120425C (ko) |
DE (1) | DE69733374T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593425B1 (ko) * | 2006-04-11 | 2006-06-28 | (주)케이제이엔지니어링 건축사사무소 | 공동주택내 전신주의 접지선 고정장치 |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370632B1 (en) | 1997-11-18 | 2002-04-09 | Intrinsity, Inc. | Method and apparatus that enforces a regional memory model in hierarchical memory systems |
US6260131B1 (en) * | 1997-11-18 | 2001-07-10 | Intrinsity, Inc. | Method and apparatus for TLB memory ordering |
EP0935199B1 (en) | 1998-02-04 | 2011-05-04 | Panasonic Corporation | Memory control unit and memory control method and medium containing program for realizing the same |
US6065086A (en) * | 1998-02-17 | 2000-05-16 | International Business Machines Corporation | Demand based sync bus operation |
US6862635B1 (en) | 1998-11-13 | 2005-03-01 | Cray Inc. | Synchronization techniques in a multithreaded environment |
US6363466B1 (en) | 1999-09-13 | 2002-03-26 | Vlsi Technology, Inc. | Interface and process for handling out-of-order data transactions and synchronizing events in a split-bus system |
KR100708096B1 (ko) * | 2000-07-21 | 2007-04-16 | 삼성전자주식회사 | 버스 시스템 및 그 실행 순서 조정방법 |
JP3857530B2 (ja) * | 2001-03-09 | 2006-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ジョブ実行制御装置、方法、及びプログラム |
US7089405B2 (en) * | 2001-03-21 | 2006-08-08 | Sun Microsystems, Inc. | Index-based scoreboarding system and method |
US6725314B1 (en) * | 2001-03-30 | 2004-04-20 | Sun Microsystems, Inc. | Multi-bank memory subsystem employing an arrangement of multiple memory modules |
US7711928B2 (en) * | 2004-03-31 | 2010-05-04 | Oracle America, Inc. | Method and structure for explicit software control using scoreboard status information |
US7409475B2 (en) * | 2004-10-20 | 2008-08-05 | Kabushiki Kaisha Toshiba | System and method for a high-speed shift-type buffer |
US7603544B2 (en) * | 2004-12-23 | 2009-10-13 | Intel Corporation | Dynamic allocation of a buffer across multiple clients in multi-threaded processor without performing a complete flush of data associated with allocation |
US7480781B2 (en) * | 2004-12-30 | 2009-01-20 | Intel Corporation | Apparatus and method to merge and align data from distributed memory controllers |
WO2006098135A1 (ja) * | 2005-03-14 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | バスコントローラ |
JP2006331008A (ja) * | 2005-05-25 | 2006-12-07 | Matsushita Electric Ind Co Ltd | メモリインタフェース |
US7738483B2 (en) * | 2005-09-08 | 2010-06-15 | Kabushiki Kaisha Toshiba | Systems and methods for managing communication between master and slave devices |
US8165301B1 (en) | 2006-04-04 | 2012-04-24 | Bitmicro Networks, Inc. | Input-output device and storage controller handshake protocol using key exchange for data security |
US7620748B1 (en) * | 2006-04-06 | 2009-11-17 | Bitmicro Networks, Inc. | Hardware assisted non-volatile memory-to-input/output direct memory access (DMA) transfer |
WO2007132424A2 (en) * | 2006-05-17 | 2007-11-22 | Nxp B.V. | Multi-processing system and a method of executing a plurality of data processing tasks |
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
JP2010020363A (ja) * | 2008-07-08 | 2010-01-28 | Sony Corp | 演算処理装置 |
JP2010097557A (ja) * | 2008-10-20 | 2010-04-30 | Toshiba Corp | セットアソシアティブ方式のキャッシュ装置及びキャッシュ方法 |
JP5300407B2 (ja) | 2008-10-20 | 2013-09-25 | 株式会社東芝 | 仮想アドレスキャッシュメモリ及び仮想アドレスキャッシュ方法 |
KR101013769B1 (ko) | 2008-12-16 | 2011-02-14 | 인하대학교 산학협력단 | 버스 중재방법 및 장치 |
US9135190B1 (en) | 2009-09-04 | 2015-09-15 | Bitmicro Networks, Inc. | Multi-profile memory controller for computing devices |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
JP2011198091A (ja) | 2010-03-19 | 2011-10-06 | Toshiba Corp | 仮想アドレスキャッシュメモリ、プロセッサ及びマルチプロセッサシステム |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
CN102609378B (zh) * | 2012-01-18 | 2016-03-30 | 中国科学院计算技术研究所 | 一种消息式内存访问装置及其访问方法 |
US8935513B2 (en) | 2012-02-08 | 2015-01-13 | International Business Machines Corporation | Processor performance improvement for instruction sequences that include barrier instructions |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
US9582276B2 (en) * | 2012-09-27 | 2017-02-28 | Apple Inc. | Processor and method for implementing barrier operation using speculative and architectural color values |
US9383995B2 (en) | 2013-01-25 | 2016-07-05 | Apple Inc. | Load ordering in a weakly-ordered processor |
US9779038B2 (en) * | 2013-01-31 | 2017-10-03 | Apple Inc. | Efficient suspend-resume operation in memory devices |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9916213B1 (en) | 2013-03-15 | 2018-03-13 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US10120694B2 (en) | 2013-03-15 | 2018-11-06 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
KR101993028B1 (ko) | 2015-02-05 | 2019-06-26 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
US10877888B2 (en) | 2018-09-07 | 2020-12-29 | Apple Inc. | Systems and methods for providing distributed global ordering |
CN110806900B (zh) * | 2019-04-30 | 2021-07-09 | 成都海光微电子技术有限公司 | 一种访存指令处理方法及处理器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2825906B2 (ja) * | 1990-02-01 | 1998-11-18 | 株式会社日立製作所 | 計算機システム |
JPH0498435A (ja) * | 1990-08-10 | 1992-03-31 | Toshiba Corp | 計算機システムの共有メモリ制御装置 |
US5488729A (en) * | 1991-05-15 | 1996-01-30 | Ross Technology, Inc. | Central processing unit architecture with symmetric instruction scheduling to achieve multiple instruction launch and execution |
US5530835A (en) * | 1991-09-18 | 1996-06-25 | Ncr Corporation | Computer memory data merging technique for computers with write-back caches |
CA2083022A1 (en) * | 1991-11-22 | 1993-05-23 | Maria Pay Kudisch | Application specific integrated circuit for shared memory controller |
US5307320A (en) * | 1992-09-23 | 1994-04-26 | Intel Corporation | High integration DRAM controller |
US5898882A (en) * | 1993-01-08 | 1999-04-27 | International Business Machines Corporation | Method and system for enhanced instruction dispatch in a superscalar processor system utilizing independently accessed intermediate storage |
US5627984A (en) * | 1993-03-31 | 1997-05-06 | Intel Corporation | Apparatus and method for entry allocation for a buffer resource utilizing an internal two cycle pipeline |
US5634026A (en) * | 1995-05-12 | 1997-05-27 | International Business Machines Corporation | Source identifier for result forwarding |
US5699537A (en) * | 1995-12-22 | 1997-12-16 | Intel Corporation | Processor microarchitecture for efficient dynamic scheduling and execution of chains of dependent instructions |
-
1997
- 1997-01-29 US US08/790,919 patent/US5881264A/en not_active Expired - Fee Related
- 1997-01-30 DE DE69733374T patent/DE69733374T2/de not_active Expired - Fee Related
- 1997-01-30 EP EP97101467A patent/EP0788054B1/en not_active Expired - Lifetime
- 1997-01-31 KR KR1019970003124A patent/KR100220890B1/ko not_active IP Right Cessation
- 1997-01-31 CN CN97102917A patent/CN1120425C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593425B1 (ko) * | 2006-04-11 | 2006-06-28 | (주)케이제이엔지니어링 건축사사무소 | 공동주택내 전신주의 접지선 고정장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100220890B1 (ko) | 1999-09-15 |
EP0788054A2 (en) | 1997-08-06 |
US5881264A (en) | 1999-03-09 |
DE69733374T2 (de) | 2006-04-27 |
DE69733374D1 (de) | 2005-07-07 |
EP0788054B1 (en) | 2005-06-01 |
EP0788054A3 (en) | 2002-05-15 |
CN1120425C (zh) | 2003-09-03 |
CN1175034A (zh) | 1998-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970059955A (ko) | 메모리 컨트롤러 및 메모리 제어방법 | |
EP0168121B1 (en) | Memory access method and apparatus in multiple processor systems | |
US4707784A (en) | Prioritized secondary use of a cache with simultaneous access | |
JPS6436336A (en) | Calculator system | |
CN101788922B (zh) | 基于辅助线程实现事务存储系统的方法和装置 | |
CN102612685A (zh) | 经由存储器高速缓存操纵的无阻碍数据传送 | |
DE202007019502U1 (de) | Globaler Überlauf für virtualisierten Transaktionsspeicher | |
US7664900B2 (en) | Multiprocessor system and method for processing memory access | |
US3740722A (en) | Digital computer | |
KR930002935A (ko) | 정보 처리 장치 | |
US6212543B1 (en) | Asymmetric write-only message queuing architecture | |
JP2009282920A (ja) | キャッシュメモリ装置 | |
EP0285634B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
CN112860595B (zh) | Pci设备或pcie设备、数据存取方法及相关组件 | |
WO1988002514A1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
CN103530125A (zh) | 一种数据共享方法及系统、窗口的控制单元 | |
CN101571831A (zh) | 存储器子系统及管理方法、包含该子系统的计算机系统 | |
JP2002041358A (ja) | プロセッサシステム | |
JP2002251382A (ja) | マルチプロセッサシステム装置 | |
JP2864496B2 (ja) | 多重処理計算機 | |
US10628335B2 (en) | Accessing ordered sets of data entries | |
KR960029986A (ko) | 데이타처리장치 및 캐쉬메모리제어방법 | |
GB2008817A (en) | Data processing system including a cache store | |
JPH02161514A (ja) | 空き記憶ブロックの管理処理方式 | |
KR940007682A (ko) | 캐쉬 업데이트 (Cache Update) 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |