Claims (5)
CPU로부터 데이타와 어드레스, 제어 신호를 입력받아 스위칭시에 필요한 메트릭스 데이타를 저장하여 출력하는 구성 레지스터 수단(1); 저속단의 연속된 저속 데이타를 입력받아 상기 구성 레지스터 수단(1)의 출력 데이타에 의해 선택하여 출력하므로서 스위칭 기능을 수행하는 다수의 스위칭 수단(2 내지 5); 및 상기 다수의 스위칭 수단(2 내지 5)의 출력을 고속 클럭 신호에 의해 다중화하여 고속단에 출력하는 적어도 하나 이상의 다중화 수단(6,7)을 구비한 것을 특징으로 하는 동기식 전송시스템에서 시험 엑세스를 위한 3x6N 교차 스위칭 장치.Configuration register means (1) for receiving data, an address, and a control signal from a CPU to store and output matrix data necessary for switching; A plurality of switching means (2 to 5) for performing a switching function by receiving continuous low-speed data of the low speed stage and selecting and outputting by the output data of the configuration register means (1); And at least one multiplexing means (6, 7) for multiplexing the outputs of the plurality of switching means (2 to 5) by a high speed clock signal and outputting them to a high speed stage. 3x6N cross switching device.
제1항에 있어서, 상기 다수의 스위칭 수단(2 내지 5)은 3개의 연속된 데이타를 구성 레지스터 수단(1)의2개의 6비트 데이타에 의해 스위칭하여 출력하는 4개의 3 x 6 스위치 모듈로 구성된 것을 특징으로 하는 동기식 전송 시스템에서 시험 엑세스를 위한 3x6N 교차 스위칭 장치.2. The switch according to claim 1, wherein the plurality of switching means (2 to 5) consists of four 3 x 6 switch modules for switching three consecutive data by means of two six bit data of the constituent register means (1). 3x6N cross switching device for test access in a synchronous transmission system.
제1항에 있어서, 상기 다중화 수단(6,7)은 상기 4개의 3 x 6 스위치 모듈중 2개의 3 x 6 스위치 모듈의 출력 데이타를 6배의 클럭 신호에 동기시켜 다중화하여 출력하는 2개의 2 : 1 다중화기로 구성된 것을 특징으로 하는 동기식 전송시스템에서 시험 엑세스를 위한 3x6N 교차 스위칭 장치.2. The two multiplexing means (6) according to claim 1, wherein the multiplexing means (6, 7) multiplexes output data of two 3x6 switch modules of the four 3x6 switch modules in synchronization with a six times clock signal for output. : 3x6N cross switching device for test access in a synchronous transmission system, characterized by one multiplexer.
제2항에 있어서, 3 x 6 스위치 모듈은, 연속되는 저속 데이타를 입력받아 역다중화하여 출력하는 역다중화 수단(10); 상기 역다중화 수단(10)의 출력을 클럭 신호에 의해 리타이밍하여 출력하는 제1 리타이밍 수단(11); 클럭 신호에 의해 구동되어 카운트하여 선택 신호를 출력하는 카운팅 수단(12); 구성 레지스터 수단(1)의 출력 데이타를 입력받아 상기 카운팅 수단(12)의 선택 신호에 의해 다중화하여 선택 신호를 출력하는 6 : 1 제1, 제2 다중화 수단(13,14); 상기 제1 리타이밍 수단(11)의 출력을 상기 6 : 1 제1, 제2 다중화 수단(13,14)의 선택 신호에 의해 선택하여 다중화하여 출력하는 3 : 1 다중화 수단(15); 및 상기 3 : 1 다중화 수단(15)의 출력을 클럭 신호에 의해 리타이밍하여 출력하는 제2 리타이밍 수단(16)으로 구성된 것을 특징으로 하는 동기식 전송시스템에서 시험 엑세스를 위한 3x6N 교차 스위칭 장치.3. The apparatus of claim 2, wherein the 3 x 6 switch module comprises: demultiplexing means (10) for receiving continuous low-speed data and demultiplexing the same; First retiming means (11) for retiming and outputting the output of said demultiplexing means (10) by a clock signal; Counting means (12) driven by a clock signal to count and output a selection signal; 6: 1 first and second multiplexing means (13, 14) for receiving the output data of the configuration register means (1) and multiplexing them by the selection signal of the counting means (12) to output a selection signal; 3: 1 multiplexing means (15) for outputting the output of said first retiming means (11) by selecting and multiplexing by the selection signals of said 6: 1st first and second multiplexing means (13, 14); And second retiming means (16) for retiming and outputting the output of said 3: 1 multiplexing means (15) by a clock signal. 3x6N cross switching device for test access in a synchronous transmission system.
제4항에 있어서, 상기 제1 리타이밍 수단(11)의 리타이밍 클럭은 1/3 클럭을 사용하고, 제2 리타이밍 수단(16)의 리타이밍 클럭은 2배의 클럭을 사용하는 것을 특징으로 하는 동기식 전송시스템에서 시험 엑세스를 위한 3x6N 교차 스위칭 장치.5. The retiming clock of the first retiming means (11) uses 1/3 clock, and the retiming clock of the second retiming means (16) uses twice the clock. 3x6N cross switching device for test access in synchronous transmission systems.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.