Claims (2)
아날로그 압력신호를 받아들이는 입력단; 전원전압원; 상기 아날로그 입력신호의 DC 레벨을 출력하는 입력직류전압원; 제1 클락신호를 발생하는 제1 클락발생부와 상기 제1 클락신호와 180°위치 차이를 갖는 제2 클락신호를 발생하는 제2 클락발생부; 상기 입력단에 일 끝단이 연결되고, 제1 클락신호에 응하여온/오프되는 제1 스위치; 상기 제1 스위치의 다른 끝단에 일 끝단이 연결되고 입력직류전압원에 다른 끝단이 연결되며, 제2 클락신호에 응하여온/오프되는 제2 스위치; 상기 제1 스위치의 다른 끝단과 상기 제2 스위치의 일 끝단의 연결부에 (+)단자가 연결된 제1 커패시터; 상기 제1 커패시터의 (-)단자에 비반전 입력단자가 연결되고, 상기 입력직류전압원에 반전 입력단자가 연결되는 연산증폭기; 상기 연산증폭기의 비반전 입력단자에 일 끝단이 연결되고 반전 입력단자에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제3 스위치; 상기 연산증폭기의 비반전 입력단자에 (+)단자가 연결되고 상기 연산증폭기의 출력단자에 (-)단자가 연결되는 제2 커패시터; 상기 연산증폭기의 출력단자와 상기 제2 커패시터의 연결부에 일 끝단이 연결되고 입력직류전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제4 스위치; 상기 제1 커패시터의 (-)단자와 상기 연산증폭기의 비반전 입력단자의 연결부에 일 끝단이 연결되고, 제2 클락신호에 응하여 온/오프되는 제5 스위치; 상기 제5 스위치의 다른 끝단에 (-)단자가 연결된 제3 커패시터; 상기 제5 스위치의 다른 끝단에 (-)단자가 연결된 제4 커패시터; 상기 제3 커패시터의 (+)단자에 일 끝단이 연결되고 상기 전원전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제6 스위치; 상기 제 커패시터의 (+)단자에 일 끝단이 연결되고 다른 끝단은 접지되며, 제1 클락신호에 응하여 온/오프되는 제7 스위치; 상기 제3 커패시터의 (+)단자에 일 끝단이 연결되고 상기 입력직류전압원에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제8 스위치; 및 상기 제4 커패시터의 (+)단자에 일 끝단이 연결되고 상기 입력직류전압원에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제9 스위치로 구성되어, 상기 제3 커패시터와 상기 제4 커패시터의 정전용량의 크기를 조절하여 상기 연산증폭기의 출력단자에서 출력되는 출력전압의 직류전압 레벨을 조절할 수 있는 스위치 커패시터형 샘플-홀드 증폭기.An input for receiving an analog pressure signal; Power supply voltage source; An input DC voltage source for outputting a DC level of the analog input signal; A first clock generator for generating a first clock signal and a second clock generator for generating a second clock signal having a 180 ° position difference from the first clock signal; A first switch connected to one end of the input terminal and turned on / off in response to a first clock signal; A second switch having one end connected to the other end of the first switch and the other end connected to the input DC voltage source and being turned on / off in response to a second clock signal; A first capacitor having a positive terminal connected to a connection of the other end of the first switch and one end of the second switch; An operational amplifier having a non-inverting input terminal connected to the negative terminal of the first capacitor and an inverting input terminal connected to the input DC voltage source; A third switch having one end connected to the non-inverting input terminal of the operational amplifier and another end connected to the inverting input terminal, the third switch being turned on / off in response to a first clock signal; A second capacitor having a positive terminal connected to a non-inverting input terminal of the operational amplifier and a negative terminal connected to an output terminal of the operational amplifier; A fourth switch having one end connected to the output terminal of the operational amplifier and the second capacitor connected to the other end of the input DC voltage source, the fourth switch being turned on / off in response to a first clock signal; A fifth switch having one end connected to a negative terminal of the first capacitor and a non-inverting input terminal of the operational amplifier and turned on / off in response to a second clock signal; A third capacitor having a negative terminal connected to the other end of the fifth switch; A fourth capacitor having a negative terminal connected to the other end of the fifth switch; A sixth switch having one end connected to the (+) terminal of the third capacitor and the other end connected to the power source, and turned on / off in response to a first clock signal; A seventh switch having one end connected to the (+) terminal of the capacitor and the other end grounded, and on / off in response to a first clock signal; An eighth switch having one end connected to a positive terminal of the third capacitor, the other end connected to the input DC voltage source, and turned on / off in response to a second clock signal; And a ninth switch having one end connected to a positive terminal of the fourth capacitor and another end connected to the input DC voltage source, and a ninth switch turned on / off in response to a second clock signal. Switch capacitor type sample-hold amplifier that can adjust the level of the DC voltage of the output voltage output from the output terminal of the operational amplifier by adjusting the magnitude of the capacitance of the fourth capacitor.
양의 차동입력단과 음의 차동입력단; 제1 클락신호를 발생하는 제1 클락신호 발생부와 상기 제1 클락신호와 180°의 위상차를 갖는 제2 클락신호를 발생하는 제2 클락신호 발생부; 전원전압원고 상기 전원전압원과의 관계에서 오프세트를 조절하는 제어전압원; 입력신호의 DC 레벨을 갖는 입력직류전압원; 상기 양의 차동입력단과 일 끝단이 연결되고, 상기 제1 클락신호에 응하여 온/오프되는 제1 스위치; 상기 음의 차동입력단과 일 끝단이 연결되고, 상기 제2 클락신호에 응하여 온/ 오프되는 제2 스위치; 상기 제1 스위치의 다른 끝단에 (+)단자가 연결된 제1 커패시터; 상기 제2 스위치의 다른 끝단에 (+)단자가 연결된 제2 커패시터; 상기 제1 커패시터의 (-)단자에 일 끝단이 연결되고 상기 입력직류전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제3 스위치; 상기 입력직류전압원에 일 끝단이 연결되고 상기 제2 커패시터의 (-)단자에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제4 스위치; 상기 제1 스위치의 다른 끝단과 상기 제1 커패시터의 (+)단자의 연결부에 일 끝단이 연결되고, 상기 제2 스위치의 다른 끝단과 상기 제2 커패시터의 (+)단자의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제5 스위치; 상기 제1 커패시터의 (-)단자에 비반전 입력단자가 연결되고, 상기 제2 커패시터의 (-)단자에 반전 입력단자가 연결되며, 연산증폭기; 상기 연산증폭기의 비반전 입력단자에 (+)단자가 연결되고 상기 연산증폭기의 (-)출력단자에 (-)단자가 연결된 제3 커패시터; 상기 연산증폭기의 반전 입력단자에 (+)단자가 연결되고 상기 연산증폭기의 (+)출력단자에 (-)단자가 연결된 제4 커패시터; 상기 연산증폭기의 반전 입력단자에 (-)단자가 연결된 제5 커패시터와 제6 커패시터; 상기 연산증폭기의 비반전 입력단자에 (-)단자가 연결된 제7 커패시터와 제8 커패시터; 상기 제5 커패시터의 (+)단자에 일 끝단이 연결되고 상기 제어전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제6 스위치; 상기 제6 커패시터의 (+)단자에 일 끝단이 연결되고 상기 제어전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제7 스위치; 상기 제7 커패시터의 (+)단자에 일 끝단이 연결되고 상기 전원전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제8 스위치; 상기 제8 커패시터의 (+)단자에 일 끝단이 연결되고 다른 끝단이 접지되며, 제1 클락신호에 응하여 온/오프되는 제9 스위치; 상기 제5 커패시터의 (+)단자와 상기 제6 스위치의일 끝단의 연결부에 일 끝단이 연결되고, 상기 제6 커패시터의 (+)단자와 상기 제7 스위치의 일 끝단의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제10 스위치; 상기 제6 커패시터의 (+)단자와 상기 제7 스위치의 일 끝단의 연결부에 일 끝단이 연결되고, 상기 제7 커패시터의 (+)단자와 상기 제8 스위치의 일 끝단의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제11 스위치; 상기 제7 커패시터의 (+)단자와 상기 제8 스위치의 일 끝단의 연결부에 일 끝단이 연결되고, 상기 제8 커패시터의 (+)단자와 상기 제9 스위치의 일 끝단의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제10 스위치; 및 상기 연산증폭기의 (+)출력단자에 일 끝단이 연결되고, 상기 연산증폭기의 (-)출력단자에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제13 스위치로 구성되어, 상기 전원전압원에 대해 상기 제어전압원의 크기를 조절하여 상기 연산증폭기의 (+)출력단자와 (-)출력단자 사이의 차동출력의 오프세트를 조절할 수 있는 스위치 커패시터형 샘플-홀드 증폭기.Positive differential input and negative differential input; A first clock signal generator for generating a first clock signal and a second clock signal generator for generating a second clock signal having a phase difference of 180 ° with the first clock signal; Power supply voltage source A control voltage source for adjusting an offset in relation to the power supply voltage source; An input DC voltage source having a DC level of the input signal; A first switch connected to one end of the positive differential input terminal and turned on / off in response to the first clock signal; A second switch connected to one end of the negative differential input terminal and turned on / off in response to the second clock signal; A first capacitor having a positive terminal connected to the other end of the first switch; A second capacitor having a positive terminal connected to the other end of the second switch; A third switch having one end connected to the (-) terminal of the first capacitor and the other end connected to the input DC voltage source, and being turned on / off in response to a first clock signal; A fourth switch having one end connected to the input DC voltage source and another end connected to the negative terminal of the second capacitor, the fourth switch being turned on / off in response to a first clock signal; One end is connected to the other end of the first switch and the (+) terminal of the first capacitor, the other end is connected to the other end of the second switch and the connection of the (+) terminal of the second capacitor A fifth switch turned on / off in response to the second clock signal; A non-inverting input terminal connected to the (-) terminal of the first capacitor, an inverting input terminal connected to the (-) terminal of the second capacitor, and an operational amplifier; A third capacitor having a positive terminal connected to a non-inverting input terminal of the operational amplifier and a negative terminal connected to a negative output terminal of the operational amplifier; A fourth capacitor having a positive terminal connected to an inverting input terminal of the operational amplifier and a negative terminal connected to a positive output terminal of the operational amplifier; A fifth capacitor and a sixth capacitor having a negative terminal connected to the inverting input terminal of the operational amplifier; A seventh capacitor and an eighth capacitor having a negative terminal connected to the non-inverting input terminal of the operational amplifier; A sixth switch having one end connected to a positive terminal of the fifth capacitor and another end connected to the control voltage source, and switched on / off in response to a first clock signal; A seventh switch having one end connected to the (+) terminal of the sixth capacitor and the other end connected to the control voltage source, and being turned on / off in response to a first clock signal; An eighth switch having one end connected to the (+) terminal of the seventh capacitor and the other end connected to the power source, and turned on / off in response to a first clock signal; A ninth switch having one end connected to the (+) terminal of the eighth capacitor and the other end grounded and turned on / off in response to a first clock signal; One end of the fifth capacitor is connected to the connection of one end of the sixth switch and the other end of the sixth capacitor is connected to the other terminal of the sixth switch. A tenth switch turned on / off in response to the second clock signal; One end of the sixth capacitor is connected to the connection terminal of the one end of the seventh switch and the other terminal of the seventh capacitor is connected to the other terminal of the eighth switch. An eleventh switch switched on / off in response to the second clock signal; One end of the seventh capacitor is connected to a connection terminal of one end of the eighth switch, and the other end of the eighth capacitor is connected to a connection terminal of one end of the ninth switch. A tenth switch turned on / off in response to the second clock signal; And a thirteenth switch connected at one end to the (+) output terminal of the operational amplifier, and connected at the other end to the (-) output terminal of the operational amplifier, and turned on / off in response to a first clock signal. And a switch capacitor type sample-hold amplifier capable of adjusting an offset of a differential output between a positive output terminal and a negative output terminal of the operational amplifier by adjusting the size of the control voltage source with respect to the power supply voltage source.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.