KR970052304A - Method for forming charge storage electrode of semiconductor device - Google Patents

Method for forming charge storage electrode of semiconductor device Download PDF

Info

Publication number
KR970052304A
KR970052304A KR1019950052531A KR19950052531A KR970052304A KR 970052304 A KR970052304 A KR 970052304A KR 1019950052531 A KR1019950052531 A KR 1019950052531A KR 19950052531 A KR19950052531 A KR 19950052531A KR 970052304 A KR970052304 A KR 970052304A
Authority
KR
South Korea
Prior art keywords
polysilicon
forming
semiconductor device
storage electrode
charge storage
Prior art date
Application number
KR1019950052531A
Other languages
Korean (ko)
Inventor
여태정
홍흥기
구영모
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950052531A priority Critical patent/KR970052304A/en
Publication of KR970052304A publication Critical patent/KR970052304A/en

Links

Landscapes

  • Battery Electrode And Active Subsutance (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 전하저장 전극 형성 방법에 관한 것으로, 유효 표면적을 증가시키기 위하여 폴리실리콘을 증착한 후 폴리실리콘 그레인(Grain)을 재결정화시키므로써 정전용량을 증대시킬 수 있도록 한 반도체 소자의 저하저장 전극 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a charge storage electrode of a semiconductor device, wherein the deposition of polysilicon to increase the effective surface area and the decrease of the semiconductor device to increase capacitance by recrystallizing polysilicon grains A storage electrode forming method.

Description

반도체 소자의 전하저장 전극 형성 방법Method for forming charge storage electrode of semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2A도 내지 제2C도는 본 발명의 제1실시예를 설명하기 위한 소자의 단면도.2A to 2C are cross-sectional views of elements for explaining the first embodiment of the present invention.

Claims (15)

반도체 소자의 전하저장 전극 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성한 후 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 세정 공정을 실시한 후 전체 상부면에 도프 폴리실리콘을 증착하는 단계와, 상기 단계로부터 상기 폴리실리콘상에 폴리실리콘 그레인을 인-시투로 형성한 후 상기 폴리실리콘 그레인을 재결정화시키기 위하여 열처리를 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.A method for forming a charge storage electrode of a semiconductor device, comprising: forming an insulating layer on a silicon substrate on which a junction is formed, patterning the insulation layer to expose the junction, and forming a contact hole; And then depositing dope polysilicon on the entire upper surface, and forming polysilicon grains on the polysilicon in-situ from the step and then performing heat treatment to recrystallize the polysilicon grains. A method of forming a charge storage electrode of a semiconductor device. 제1항에 있어서, 상기 도프 폴리실리콘 증착 공정은 상기 실리콘 기판을 690 내지 730℃ 온도의 증착 반응로 내부로 로드하는 단계와, 상기 단계로부터 상기 반응로 내부의 온도를 640 내지 680℃로 강하시키는 단계와, 상기 단계로부터 반응 가스를 열분해시켜 도프 폴리실리콘을 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 1, wherein the dope polysilicon deposition process comprises: loading the silicon substrate into a deposition reactor at a temperature of 690 to 730 ° C., and lowering the temperature in the reactor to 640 to 680 ° C. from the step. And depositing dope polysilicon by pyrolysing the reaction gas from the step. 제2항에 있어서, 상기 반응 가스는 SiH4및 PH3인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 2, wherein the reactant gases are SiH 4 and PH 3 . 제1항 또는 제2항에 있어서, 상기 도프 폴리실리콘은 50 내지 130초 동안 증착되는 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 1 or 2, wherein the dope polysilicon is deposited for 50 to 130 seconds. 제1항에 있어서, 상기 폴리실리콘 그레인 형성시 반응 가스는 SiH4이며, 케리어 가는 수소(H2)인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 1, wherein the reaction gas is SiH 4 and the carrier thin hydrogen (H 2 ) is used to form the polysilicon grains. 제5항에 있어서, 상기 케리어 가스의 플로우 량은 15 내지 20 SLM인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 5, wherein the carrier gas flow rate is 15 to 20 SLM. 제1항에 있어서, 상기 열처리 공정은 660 내지 700℃의 온도에서 30 내지 60초 동안 실시되는 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 1, wherein the heat treatment is performed at a temperature of 660 to 700 ° C. for 30 to 60 seconds. 제7항에 있어서, 상기 열처리 공정은 케리어 가스는 수소(H2)인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 7, wherein the carrier gas is hydrogen (H 2 ). 제8항에 있어서, 상기 케리어 가스의 플로우 량은 6 내지 8 SLM인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 8, wherein the carrier gas flow rate is 6 to 8 SLM. 반도체 소자의 전하저장 전극 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성한 후 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 세정 공정을 실시한 후 전체 상부면에 도프 폴리실리콘을 증착하는 단계와, 상기 단계로부터 상기 도프 폴리실리콘상에 폴리실리콘 그레인을 인-시투로 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.A method for forming a charge storage electrode of a semiconductor device, comprising: forming an insulating layer on a silicon substrate on which a junction is formed, patterning the insulation layer to expose the junction, and forming a contact hole; And depositing dope polysilicon on the entire upper surface, and forming polysilicon grains in-situ on the dope polysilicon from the step. 제10항에 있어서, 상기 도프 폴리실리콘 증착 공정은 상기 실리콘 기판을 증착 반응로 내부로 로드하는 단계와, 상기 단계로부터 640 내지 680℃의 온도에서 반응 가스를 열분해시켜 도프 폴리실리콘을 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 10, wherein the dope polysilicon deposition process comprises loading the silicon substrate into a deposition reactor and depositing dope polysilicon by pyrolyzing the reaction gas at a temperature of 640 to 680 ° C. from the step. Method for forming a charge storage electrode of a semiconductor device, characterized in that made. 제11항에 있어서, 상기 반응 가스는 SiH4및 PH3인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 11, wherein the reactant gases are SiH 4 and PH 3 . 제10항에 있어서, 상기 폴리실리콘 그레인 형성시 반응 가스는 SiH4이며, 케리어 가스는 수소(H2)인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 10, wherein the reaction gas is SiH 4 and the carrier gas is hydrogen (H 2 ) when the polysilicon grain is formed. 제13항에 있어서, 상기 반응 가스의 플로우 량은 20 내지 50 SCCM이며, 상기 케리어 가스의 플로우량은 15 내지 19.9 SLM인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 13, wherein the flow amount of the reaction gas is 20 to 50 SCCM, and the flow amount of the carrier gas is 15 to 19.9 SLM. 제10항에 있어서, 상기 폴리실리콘 그레인 형성시 온도는 570 내지 700℃인 것을 특징으로 하는 반도체 소자의 전하저장 전극 형성 방법.The method of claim 10, wherein the polysilicon grain is formed at a temperature of 570 to 700 ° C. 12. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950052531A 1995-12-20 1995-12-20 Method for forming charge storage electrode of semiconductor device KR970052304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052531A KR970052304A (en) 1995-12-20 1995-12-20 Method for forming charge storage electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052531A KR970052304A (en) 1995-12-20 1995-12-20 Method for forming charge storage electrode of semiconductor device

Publications (1)

Publication Number Publication Date
KR970052304A true KR970052304A (en) 1997-07-29

Family

ID=66646524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052531A KR970052304A (en) 1995-12-20 1995-12-20 Method for forming charge storage electrode of semiconductor device

Country Status (1)

Country Link
KR (1) KR970052304A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450662B1 (en) * 1997-10-28 2004-12-17 삼성전자주식회사 Method for forming a bottom electrode of capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450662B1 (en) * 1997-10-28 2004-12-17 삼성전자주식회사 Method for forming a bottom electrode of capacitor

Similar Documents

Publication Publication Date Title
KR100380598B1 (en) Method for forming a contact and apparatus including the contact
KR950021220A (en) Tungsten Silicide Formation Method of Semiconductor Device
US6207489B1 (en) Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
KR950034833A (en) Method of forming control gate electrode of semiconductor device
KR950030308A (en) Semiconductor device manufacturing method
KR970052304A (en) Method for forming charge storage electrode of semiconductor device
KR970003719A (en) Manufacturing method of semiconductor device
KR970053508A (en) Tungsten-Plug Formation Method of Semiconductor Device
GB2308233A (en) Gate electrode formation
KR970052190A (en) Metal layer formation method of semiconductor device
KR970052218A (en) Polysilicon layer formation method of semiconductor device
KR100223275B1 (en) Method of forming polysilicon layer in semiconductor device
KR960005863A (en) Method of forming nitride film of semiconductor device
KR19980055759A (en) Polysilicon Layer Formation Method
US6797613B2 (en) Process for depositing WSix layers on a high topography with a defined stoichiometry
KR19980015361A (en) Thin Film Forming Method Using Chemical Vapor Deposition (CVD) Device
KR960026167A (en) Contact method of semiconductor device
KR100260525B1 (en) Method of forming a conductor layer in a semiconductor device
KR100784100B1 (en) Method of forming a contact plug in a semiconductor device
JPH0583173B2 (en)
KR970013217A (en) Tungsten Silicide Layer Formation Method of Semiconductor Device
JPS60158672A (en) Manufacture of semiconductor device
KR970052507A (en) Manufacturing method of semiconductor device
KR100261560B1 (en) Capacitor and manufacturing method thereof
KR970054110A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination