KR100261560B1 - Capacitor and manufacturing method thereof - Google Patents

Capacitor and manufacturing method thereof Download PDF

Info

Publication number
KR100261560B1
KR100261560B1 KR1019970049553A KR19970049553A KR100261560B1 KR 100261560 B1 KR100261560 B1 KR 100261560B1 KR 1019970049553 A KR1019970049553 A KR 1019970049553A KR 19970049553 A KR19970049553 A KR 19970049553A KR 100261560 B1 KR100261560 B1 KR 100261560B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
sion
lower electrode
capacitor
Prior art date
Application number
KR1019970049553A
Other languages
Korean (ko)
Other versions
KR19990027156A (en
Inventor
천영일
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970049553A priority Critical patent/KR100261560B1/en
Publication of KR19990027156A publication Critical patent/KR19990027156A/en
Application granted granted Critical
Publication of KR100261560B1 publication Critical patent/KR100261560B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Abstract

PURPOSE: A capacitor and a method for manufacturing the same are provided to increase dielectric capacitance and decrease leakage current to enhance the characteristics of the capacitor by depositing SiON on a substrate, and enhance the yield by depositing the SiON using a laser deposition method capable of controlling the thickness the SiON. CONSTITUTION: A lower electrode(10) is deposited on a substrate(1). SiON(5), a nitride film(2) and an oxide film(3) are sequentially deposited on the lower electrode(10). An upper electrode(20) is deposited on the oxide film(3). First, polysilicon is deposited on the substrate(1) to form the lower electrode(10). Then, a natural oxide film is removed by cleaning the substrate(1) with HF solution. Next, the upper electrode is formed by depositing polysilicon on the oxide film(3).

Description

캐패시터 및 그 제조방법{CAPACITOR AND MANUFACTURING METHOD THEREOF}Capacitors and Manufacturing Method Thereof {CAPACITOR AND MANUFACTURING METHOD THEREOF}

본 발명은 캐패시터 및 그 제조방법에 관한 것으로, 특히 캐패시터의 유전막을 SiON/질화막/산화막의 다층구조로 형성하여 낮은 누설전류와 높은 유전용량을 갖는 캐패시터 및 그 제조방법에 관한 것이다.The present invention relates to a capacitor and a method of manufacturing the same, and more particularly, to a capacitor having a low leakage current and a high dielectric capacity by forming a dielectric layer of a capacitor in a multilayer structure of a SiON / nitride / oxide film and a method of manufacturing the same.

일반적으로 캐패시터는 다결정실리콘을 양측전극으로 사용하고, 그 양측전극의 사이에 산화막을 유전막으로 이용하여 필요시 전하의 축적이 가능하여 메모리 등에 주로 사용된다. 이때 캐패시터는 그 유전막의 표면적에 따라 전하를 축적하는 양, 즉 유전용량이 결정되기 때문에 동일한 면적의 기판 상에 좀더 큰 면적을 갖는 캐패시터를 형성하기 위하여 그 구조를 변형하고 있으며, 대표적인 예는 다결정실리콘을 선택적 식각하고 그 상부에 절연막을 증착한 후, 다시 상기 다결정실리콘에 접속되는 다결정실리콘을 증착하고, 상기 절연막을 제거한 후, 상기 두 다결정실리콘의 상부에 유전물질을 증착한 다음, 그 유전물질의 상부에 다결정실리콘을 증착하여 제조하는 핀형 캐패시터를 주로 사용하고 있다.In general, capacitors use polycrystalline silicon as both electrodes, and an oxide film is used as a dielectric film between the two electrodes, so that charges can be accumulated when necessary, and thus are mainly used in memories and the like. In this case, since the amount of charge accumulation, that is, the dielectric capacity is determined according to the surface area of the dielectric film, the capacitor is modified to form a capacitor having a larger area on a substrate having the same area. A representative example is polycrystalline silicon. Selectively etch and deposit an insulating film thereon, and then deposit polycrystalline silicon connected to the polycrystalline silicon, remove the insulating film, and deposit a dielectric material on top of the two polycrystalline silicon, and then Fin capacitors manufactured by depositing polycrystalline silicon on top are mainly used.

그리고, 유전막은 보통 산화막과 질화막을 적층하였으나, 이는 반도체 소자가 집적화 되면서 캐패시터의 유전막 또한 박막화 되면서, 누설전류가 증가하는 문제점이 있어 산화막/질화막/산화막을 적층하여 사용하였으며, 이와 같은 종래 캐패시터 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In addition, the dielectric film is usually laminated with an oxide film and a nitride film. However, as the semiconductor device is integrated, the dielectric film of the capacitor is also thinned and the leakage current is increased. When described in detail with reference to the accompanying drawings the manufacturing method as follows.

도1은 종래 산화막과 질화막 적층구조의 유전막을 갖는 캐패시터의 단면도로서, 이에 도시한 바와 같이 하부전극(10)의 상부에 순차적으로 증착된 질화막(2) 및 산화막(3)과 상기 산화막(3)의 상부에 증착된 상부전극(20)으로 구성된다.FIG. 1 is a cross-sectional view of a capacitor having a dielectric film of a conventional oxide film and a nitride film stacked structure. As shown therein, a nitride film 2, an oxide film 3, and the oxide film 3 sequentially deposited on the lower electrode 10 are shown in FIG. It consists of an upper electrode 20 deposited on top of.

이와 같은 구성의 산화막/질화막을 유전막으로 하는 캐패시터는 기판(1)의 상부에 다결정실리콘을 증착하여 하부전극(10)을 형성하는 단계와; 상기 하부전극(10)이 형성된 기판(1)을 HF용액을 사용하여 세정함으로써, 자연산화막(도면 미도시)을 제거하는 단계와; 상기 하부전극(10)의 상부에 로드록(load lock)장비를 이용하여 질화막(2)을 증착하는 단계와; 상기 질화막(2)의 상부에 산화막(3)을 증착하는 단계와; 상기 산화막(3)의 상부에 다결정실리콘을 증착하여 상부전극(20)을 형성하는 단계를 포함하여 제조된다.A capacitor having an oxide film / nitride film having such a structure as a dielectric film includes the steps of: depositing polycrystalline silicon on the substrate 1 to form a lower electrode 10; Removing the native oxide film (not shown) by cleaning the substrate 1 on which the lower electrode 10 is formed by using HF solution; Depositing a nitride film (2) on the lower electrode (10) using load lock equipment; Depositing an oxide film (3) on top of the nitride film (2); And depositing polycrystalline silicon on the oxide film 3 to form the upper electrode 20.

이와 같이 질화막(2)과 산화막(3)의 적층구조를 유전막으로 사용하는 캐패시터는 반도체 소자가 집적화 되고 캐패시터의 유전막이 박막화 되면서 누설전류가 높아 메모리에 사용할 경우 리프레시 불량이 증가하였다. 이러한 이유는 질화막이 전기적이 트랩에 의한 누설전류가 크기 때문이며 이와 같은 문제점을 보완하기 위해 산화막/질화막/산화막의 적층구조를 이용하게 되었다.As described above, the capacitor using the stacked structure of the nitride film 2 and the oxide film 3 as the dielectric film has a high leakage current as the semiconductor device is integrated and the dielectric film of the capacitor is thinned. The reason for this is that the nitride film has a large leakage current due to an electric trap, and in order to compensate for this problem, a stacked structure of an oxide film, a nitride film, and an oxide film is used.

도2는 종래 산화막/질화막/산화막 적층구조를 유전막으로 하는 캐패시터의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 증착된 하부전극(10)과; 상기 하부전극(10)의 상부에 형성된 제 1산화막(4)과; 상기 제 1산화막(4)의 상부에 순차적으로 증착한 질화막(2) 및 산화막(3)과; 상기 산화막(3)의 상부에 증착한 상부전극(20)으로 구성된다.Fig. 2 is a cross sectional view of a capacitor having a conventional oxide film / nitride film / oxide film stacked structure as a dielectric film, and as shown therein, a lower electrode 10 deposited on top of the substrate 1; A first oxide film 4 formed on the lower electrode 10; A nitride film (2) and an oxide film (3) deposited sequentially on the first oxide film (4); The upper electrode 20 is deposited on the oxide film 3.

이와 같이 산화막(4)/질화막(2)/산화막(3) 적층구조를 유전막으로 사용하는 캐패시터는 상기 질화막/산화막 적층구조를 유전막으로 사용하는 캐패시터 제조방법에서 HF용액으로 자연산화막을 제거하는 과정을 생략하여 그 자연산화막을 산화막(4)으로 사용함으로써 용이하게 제조할 수 있다.As described above, a capacitor using an oxide film (4) / nitride film (2) / oxide film (3) as a dielectric film has a process of removing a natural oxide film with an HF solution in a capacitor manufacturing method using the nitride / oxide film as a dielectric film. It can abbreviate | omit and easily manufacture by using this natural oxide film as the oxide film 4.

이와 같이 산화막(4)/질화막(2)/산화막(3) 적층구조의 유전막을 갖는 캐패시터는 산화막(4)이 질화막보다 누설전류 방지의 효과가 크기 때문에 캐패시터의 누설전류를 줄이는 효과가 있지만, 산화막이 질화막보다 유전상수가 작아 유전용량을 감소시키게 된다.The capacitor having the dielectric film of the oxide film 4, nitride film 2 and oxide film 3 structure as described above has the effect of reducing the leakage current of the capacitor because the oxide film 4 is more effective in preventing leakage current than the nitride film. The dielectric constant is smaller than that of the nitride film, thereby reducing the dielectric capacity.

상기한 바와 같이 종래 산화막/질화막/산화막 적층구조의 유전막을 갖는 캐패시터는 유전상수가 작은 산화막을 사용하여 유전용량이 작은 문제점과 아울러 자연산화막을 유전막으로 사용하여 그 두께의 조절이 불가능하여 캐패시터의 수율이 좋지 않은 문제점이 있었다.As described above, a capacitor having a dielectric film having an oxide / nitride / oxide layer stacked structure has a low dielectric constant using an oxide film having a low dielectric constant, and a natural oxide film is used as a dielectric film, and thus the thickness of the capacitor cannot be controlled. There was a bad problem.

이와 같은 문제점을 감안한 본 발명은 유전용량이 크고, 누설전류가 작으며, 유전막 두께의 정확한 조절로 수율을 증가시킨 캐패시터 및 그 제조방법을 제공함에 목적이 있다.It is an object of the present invention in view of the above problems to provide a capacitor having a large dielectric capacity, a small leakage current, and an increased yield by precisely adjusting the thickness of a dielectric film and a method of manufacturing the same.

도1은 종래 질화막/산화막의 다층구조 유전막을 갖는 캐패시터의 단면도.1 is a cross-sectional view of a capacitor having a multilayer dielectric film of a conventional nitride film / oxide film.

도2는 종래 산화막/질화막/산화막의 다층구조 유전막을 갖는 캐패시터의 단면도.Fig. 2 is a sectional view of a capacitor having a multilayer dielectric film of a conventional oxide film / nitride film / oxide film.

도3은 본 발명 SiON/질화막/산화막의 다층구조 유전막을 갖는 캐패시터의 단면도.Fig. 3 is a sectional view of a capacitor having a multilayer dielectric film of the present invention SiON / nitride film / oxide film.

도4는 도3에 있어서, SiON을 증착하는 레이저 증착장비의 구성도.4 is a schematic diagram of a laser deposition apparatus for depositing SiON in FIG.

도5는 도4에서 사용하는 반응가스의 흡수파장을 나타낸 도.5 is a view showing the absorption wavelength of the reaction gas used in FIG.

도6의 (a) 및 (b)는 상기 도4의 각 반응가스의 흡수스팩트럼을 도시한 그래프도.6 (a) and 6 (b) are graphs showing absorption spectra of the reaction gases of FIG. 4;

도7은 레이저 증착법에 의한 막 증착의 개념도.7 is a conceptual diagram of film deposition by a laser deposition method.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2:질화막1: Substrate 2: Nitride

3:산화막 5:SiON3: oxide film 5: SiON

10:하부전극 20:상부전극10: lower electrode 20: upper electrode

상기와 같은 목적은 기판의 상부에 증착한 하부전극과; 상기 하부전극의 상부에 순차적으로 증착한 SiON, 질화막, 산화막과; 상기 산화막의 상부에 증착한 상부전극으로 구성되는 캐패시터를 기판의 상부에 다결정실리콘을 증착하여 하부전극을 형성하는 단계와; 상기 하부전극이 형성된 기판을 세정용액으로 세정하여 하부전극의 상부에 형성되는 자연산화막을 제거하는 단계와; 상기 하부전극의 상부에 SiON을 레이저 증착법으로 증착한 후, 그 SiON의 상부에 질화막과 산화막을 순차적으로 증착하는 단계와; 상기 산화막의 상부에 다결정실리콘을 증착하여 상부전극을 형성하는 단계로 제조함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a lower electrode deposited on the substrate; A SiON, nitride film, and oxide film sequentially deposited on the lower electrode; Depositing polysilicon on the substrate to form a lower electrode on the substrate, the capacitor comprising the upper electrode deposited on the oxide film; Cleaning the substrate on which the lower electrode is formed with a cleaning solution to remove the natural oxide film formed on the lower electrode; Depositing SiON on the lower electrode by laser deposition and sequentially depositing a nitride film and an oxide film on the SiON; This is achieved by manufacturing polycrystalline silicon on the oxide film to form an upper electrode, which will be described in detail with reference to the accompanying drawings.

도3은 본 발명 SiON/질화막/산화막 적층구조의 유전막을 갖는 캐패시터의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 증착한 하부전극(10)과; 상기 하부전극(10)의 상부에 순차적으로 증착한 SiON(5), 질화막(2), 산화막(3)과; 상기 산화막(3)의 상부에 증착한 상부전극(20)으로 구성된다.Fig. 3 is a cross sectional view of a capacitor having a dielectric film of a SiON / nitride / oxide film stacked structure of the present invention, as shown therein, the lower electrode 10 deposited on top of the substrate 1; A SiON (5), a nitride film (2) and an oxide film (3) deposited sequentially on the lower electrode 10; The upper electrode 20 is deposited on the oxide film 3.

이와 같은 구성의 본 발명 SiON/질화막/산화막 적층구조의 유전막을 갖는 캐패시터는 기판(1)의 상부에 다결정실리콘을 증착하여 하부전극(10)을 형성하는 단계와; 상기 하부전극(10)이 형성된 기판(1)을 HF용액으로 세정하여 하부전극(10)의 상부에 자연산화막(도면 미도시)을 제거하는 단계와; 상기 다결정실리콘 전극(10)의 상부에 SiON(5), 질화막(2), 산화막(3)을 순차적으로 증착하는 단계와; 상기 산화막(3)의 상부에 다결정실리콘을 증착하여 상부전극(20)을 형성하는 단계로 제조된다.A capacitor having a dielectric film having a structure of a SiON / nitride / oxide film according to the present invention having the above structure includes the steps of forming a lower electrode 10 by depositing polycrystalline silicon on the substrate 1; Cleaning the substrate 1 on which the lower electrode 10 is formed by HF solution to remove a natural oxide film (not shown) on the lower electrode 10; Sequentially depositing a SiON (5), a nitride film (2), and an oxide film (3) on the polysilicon electrode (10); The upper electrode 20 is formed by depositing polycrystalline silicon on the oxide film 3.

이하, 상기와 같은 본 발명을 좀더 상세히 설명한다.Hereinafter, the present invention as described above will be described in more detail.

먼저, 기판(1)의 상부에 다결정실리콘을 증착하고, 패턴을 형성한 후, 다결정실리콘과 산화막의 선택적 식각법을 이용하여 핀형의 하부전극(10)을 형성한다. 이때, 제조되는 하부전극(10)의 상부에는 자연산화막이 형성되며, 이는 HF용액으로 세정함으로써 제거한다.First, polycrystalline silicon is deposited on the substrate 1, a pattern is formed, and then a fin-type lower electrode 10 is formed by using a selective etching method of polysilicon and an oxide film. At this time, a natural oxide film is formed on the lower electrode 10 to be manufactured, which is removed by washing with HF solution.

그 다음, 상기 하부전극(10)의 상부에 SiON(5)을 증착한다. 이는 게이트 산화막 형성시 사용되는 열산화막의 열질화방법을 사용할 수 없다. 이는 하부전극(10)이 산화되는 것을 방지하기 위함이며, 따라서 200℃이하의 저온에서 하부막질에 영향을 주지 않고 양질의 막을 형성시킬 수 있는 레이저 증착법을 사용해야 한다.Next, SiON 5 is deposited on the lower electrode 10. It is not possible to use the thermal nitriding method of the thermal oxide film used in forming the gate oxide film. This is to prevent the lower electrode 10 from being oxidized, and therefore, a laser deposition method capable of forming a high quality film without affecting the lower film quality at a low temperature below 200 ° C should be used.

이때 사용되는 레이저 증착법은 플라즈마 화학기상 증착법(PECVD)과 같이 저온에서도 막을 증착함이 가능하며, 과잉에너지에 의한 하부막의 손상, 높은 막 형성율로 인한 막두께 제어의 어려움 등의 플라즈마 화학기상 증착법의 단점을 보완하며, 이와 같은 레이저 증착장비는 도4에 도시한 바와 같이 진공상태에서 Ar, F2를 소스로 하는 레이저를 각 메스 플로우 콘트롤러(MFC)의 제어를 받아 유입되는 SiON에 인가하여 증착하게 된다. 참고로 이와 같은 레이저 증착법에 의한 각 반응가스에 대한 흡수파장을 도5에 나타내었으며, 이를 도6의 (a) 및 (b)의 그래프도에 도시하였다.In this case, the laser deposition method can be deposited at low temperatures, such as plasma chemical vapor deposition (PECVD), and the plasma chemical vapor deposition method such as damage of the underlying film due to excess energy, difficulty in controlling the film thickness due to high film formation rate, etc. Compensating the disadvantages, such a laser deposition apparatus is deposited by applying a laser sourced from Ar and F2 to SiON introduced under the control of each mass flow controller (MFC) in a vacuum state as shown in FIG. . For reference, the absorption wavelength of each reaction gas by the laser deposition method is shown in FIG. 5, which is shown in the graphs of FIGS. 6A and 6B.

이와 같이 각 반응 가스들은 고유의 스팩트럼을 갖게 되며, SiON막의 형성은 Si2H6(또는 SiH4), N2O, NH3가스를 사용하여 증착한다. 이때 사용하는 가스들은 모두 200

Figure pat00001
이하의 흡수파장을 갖으며, 파장 193nm의 ArF를 레이저의 소스로 사용하면, 반응가스 등을 모두 광여기시키게 되어 SiON막(5)을 형성할 수 있게 된다.As such, each reaction gas has a unique spectrum, and the formation of the SiON film is deposited using Si 2 H 6 (or SiH 4), N 2 O, or NH 3 gas. At this time, the gases used are all 200
Figure pat00001
Using ArF having a wavelength of 193 nm and having a wavelength of absorption below as a laser source, all of the reaction gas and the like can be photoexcited to form the SiON film 5.

상기 Si2H6대신 막의 증착속도를 느리게 하여, SiON막(5)의 두께를 용이하게 조절하기 위해 SiH4를 사용하는 경우 193nm의 레이저 광에너지에 의한 직접적인 분해가 불가능하므로 광여기된 N2O, NH3의 활성종인 O, NH2를 사용하여 SiON(5)을 증착시킨다. 이와 같은 레이저 증착법에서 온도는 막의 증착율에 관계하지 않고, 증착되는 막의 균일도에만 영향을 미치므로 50~200℃의 온도를 사용한다. 그리고, 반응로의 압력은 SiON(5)의 증착율에 직접적인 영향을 미치게 되므로, 20

Figure pat00002
이하의 막을 형성하기 위해서는 100Pascal 이하의 낮은 압력을 사용한다. 그리고, 각 반응가스의 유량은 10~200 SCCM의 값을 갖도록 제어하며, 반응로의 압력제어를 위해서는 N2가스를 사용한다. 이때 N2가스는 반응로의 압력과 반응가스의 유량비를 고려하여 결정한다. 이와 같은 조건에서 각 반응가스는 레이저에 의해 여기되고, 이는 다시 기판(1)의 상부에서 결합하여 SiON(5)을 형성하게 되며, 이와 같은 메카니즘을 도7에 나타내었다.When SiH4 is used to slow down the deposition rate of the film instead of the Si2H6 and to easily control the thickness of the SiON film 5, since it is impossible to directly decompose by laser light energy of 193 nm, the active species of photoexcited N2O and NH3 is O. SiON 5 is deposited using NH 2. In such a laser deposition method, the temperature is used regardless of the deposition rate of the film, and only affects the uniformity of the deposited film. Therefore, a temperature of 50 to 200 ° C. is used. In addition, since the pressure in the reactor has a direct influence on the deposition rate of the SiON 5, 20
Figure pat00002
A low pressure of 100 Pascal or less is used to form the following films. And, the flow rate of each reaction gas is controlled to have a value of 10 ~ 200 SCCM, N2 gas is used for pressure control of the reactor. At this time, N2 gas is determined in consideration of the pressure ratio of the reactor and the flow rate of the reaction gas. Under these conditions, each reaction gas is excited by a laser, which in turn combines with the upper portion of the substrate 1 to form SiON 5, and such a mechanism is shown in FIG.

그 다음, 상기와 같은 분위기의 레이저 증착법으로 SiON(5)을 증착한 후, 그 SiON(5)의 상부에 질화막(2)과 산화막(3)을 순차적으로 증착하여 유전막을 완성한다.Then, after depositing the SiON (5) by the laser deposition method of the atmosphere as described above, the dielectric film is completed by sequentially depositing the nitride film (2) and the oxide film (3) on top of the SiON (5).

그 다음, 상기 산화막(3)의 상부에 다결정실리콘을 증착하여 상부전극(20)을 형성하여 캐패시터의 제조를 완료하게 된다.Next, polysilicon is deposited on the oxide film 3 to form the upper electrode 20 to complete the manufacture of the capacitor.

이와 같이 SiON(5)막은 산화막에 비해 유전율이 높아 높은 유전용량을 얻을 수 있으며, 질화막에 비해 트랩 등의 영향이 적어 누설전류를 감소시키게 된다.As described above, the SiON (5) film has a higher dielectric constant than the oxide film, and thus a high dielectric capacity is obtained. The SiON (5) film has less influence on traps than the nitride film, thereby reducing leakage current.

상기한 바와 같이 본 발명 캐패시터 및 그 제조방법은 유전막을 SiON/질화막/산화막의 다층구조로 형성함으로써, SiON의 특성상 유전용량을 증가시키고, 누설전류를 감소시키게 되어 캐패시터의 특성을 향상시키는 효과와 아울러 상기 SiON을 증착두께의 조절이 가능한 레이저 증착법을 사용하여 증착함으로써 수율을 향상시키는 효과가 있다.As described above, the capacitor of the present invention and the method of manufacturing the same have a multi-layer structure of SiON / nitride / oxide film, thereby increasing the dielectric capacity and reducing the leakage current due to the characteristics of SiON and improving the characteristics of the capacitor. By depositing the SiON using a laser deposition method that can control the deposition thickness has an effect of improving the yield.

Claims (7)

기판의 상부에 다결정실리콘을 증착하여 하부전극을 형성하는 단계와; 상기 하부전극이 형성된 기판을 세정용액으로 세정하여 하부전극의 상부에 형성되는 자연산화막을 제거하는 단계와; 상기 하부전극의 상부에 레이저 증착법을 이용하여 SiON을 증착하고, 그 SiON의 상부에 질화막, 산화막을 순차적으로 증착하는 단계와; 상기 산화막의 상부에 다결정실리콘을 증착하여 상부전극을 형성하는 단계로 이루어진 것을 특징으로 하는 캐패시터 제조방법.Depositing polysilicon on the substrate to form a lower electrode; Cleaning the substrate on which the lower electrode is formed with a cleaning solution to remove the natural oxide film formed on the lower electrode; Depositing SiON on the lower electrode by using a laser deposition method, and sequentially depositing a nitride film and an oxide film on the SiON; And depositing polysilicon on the oxide film to form an upper electrode. 제 2항에 있어서, 상기 세정용액은 HF용액인 것을 특징으로 하는 캐패시터 제조방법.3. The method of claim 2, wherein the cleaning solution is HF solution. 제 1항에 있어서, 상기 레이저 증착방법은 반응가스로 Si2H6, N2O, NH3가스를 사용하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the laser deposition method uses Si 2 H 6, N 2 O, or NH 3 gas as a reaction gas. 제 1항에 있어서, 상기 레이저 증착방법은 반응가스로 SiH4와 N2O, NH3의 활성종인 O, NH2를 사용하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the laser deposition method uses O, NH 2, which is an active species of SiH 4, N 2 O, and NH 3 as a reaction gas. 제 1항에 있어서, 상기 레이저 증착방법은 파장 193nm의 ArF를 레이저의 소스로 사용하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the laser deposition method uses ArF having a wavelength of 193 nm as a source of a laser. 제 1항에 있어서, 상기 레이저 증착방법은 50~200℃의 온도, 100Pascal 이하의 압력과 각 반응가스의 유량은 10~200 SCCM의 값을 갖는 분위기에서 증착하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the laser deposition method is a temperature of 50 ~ 200 ℃, the pressure of less than 100 Pascal and the flow rate of each reaction gas is a capacitor manufacturing method characterized in that the deposition in an atmosphere having a value of 10 ~ 200 SCCM. 제 1항 또는 제 6항에 있어서, 상기 레이저 증착방법의 압력 분위기는 N2로 조절하는 것을 특징으로 하는 캐패시터 제조방법.7. The method of claim 1 or 6, wherein the pressure atmosphere of the laser deposition method is controlled to N2.
KR1019970049553A 1997-09-29 1997-09-29 Capacitor and manufacturing method thereof KR100261560B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049553A KR100261560B1 (en) 1997-09-29 1997-09-29 Capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049553A KR100261560B1 (en) 1997-09-29 1997-09-29 Capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19990027156A KR19990027156A (en) 1999-04-15
KR100261560B1 true KR100261560B1 (en) 2000-07-15

Family

ID=19521871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049553A KR100261560B1 (en) 1997-09-29 1997-09-29 Capacitor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100261560B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316465A (en) * 1987-06-19 1988-12-23 Hitachi Ltd Semiconductor device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316465A (en) * 1987-06-19 1988-12-23 Hitachi Ltd Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
KR19990027156A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100287985B1 (en) Output control device of laser device
KR100289859B1 (en) Manufacturing method of semiconductor device
KR100207444B1 (en) Capacitor fabrication method and its device having high dielectronic layer and electrode
JP2004523885A (en) Surface adjustment method before deposition
US6511896B2 (en) Method of etching a substantially amorphous TA2O5 comprising layer
KR20060072680A (en) Capacitor for semiconductor device and manufacturing method thereof
KR100261560B1 (en) Capacitor and manufacturing method thereof
KR100583157B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100401525B1 (en) Method for fabricating capacitor and the same
KR100434704B1 (en) Capacitor of semiconductor device and Method for fabricating the same
KR100670671B1 (en) Method for forming hafnium oxide layer in semiconductor device
US20050272210A1 (en) Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
KR100399917B1 (en) Method for fabricating capacitor of semiconductor device to increase capacitance
KR100311178B1 (en) A method of fabricating a capacitor
KR100274353B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100492901B1 (en) Manufacturing Method of Dielectric Capacitor of Semiconductor Device
KR100292116B1 (en) Method for forming isolation layer of semiconductor device
KR100611386B1 (en) Method For Treating The High Temperature Of Tantalium Oxide Capacitor
KR100522420B1 (en) Method for forming capacitor having mps grain with improved doping efficiency
KR100265345B1 (en) Method for fabricating high dielectric capacitor of semiconductor device
KR100338939B1 (en) Fabricating method of capacitor
KR20020017834A (en) Method for manufacturing capacitor in semiconductor device
KR0168771B1 (en) Storage electrode fabrication method of semiconductor
KR100377166B1 (en) Method for fabricating storage electrode of semiconductor memory device
KR20030050052A (en) Method for fabricating capacitor and the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee