KR970051985A - Soi 기판의 제조 방법 - Google Patents

Soi 기판의 제조 방법 Download PDF

Info

Publication number
KR970051985A
KR970051985A KR1019950052710A KR19950052710A KR970051985A KR 970051985 A KR970051985 A KR 970051985A KR 1019950052710 A KR1019950052710 A KR 1019950052710A KR 19950052710 A KR19950052710 A KR 19950052710A KR 970051985 A KR970051985 A KR 970051985A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
silicon layer
doped
substrate
soi substrate
Prior art date
Application number
KR1019950052710A
Other languages
English (en)
Other versions
KR0170284B1 (ko
Inventor
김일권
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950052710A priority Critical patent/KR0170284B1/ko
Publication of KR970051985A publication Critical patent/KR970051985A/ko
Application granted granted Critical
Publication of KR0170284B1 publication Critical patent/KR0170284B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thin Film Transistor (AREA)

Abstract

SOI 기판에 있어서, 실리콘층의 상부와 하부에 도핑된 불순물 농도차를 크게할 수 있는 SOI 기판을 제조하는 방법에 대해 기재되어 있다. 이는 저농도의 도전성 불순물이 도핑된 제1 반도체 기판 상에 고농도의 도전성 불순물이 도핑된 실리콘층을 형성하며, 제2 반도체 기판상에는 절연층을 형성하는 단계, 제1 반도체 기판 상의 실리콘층과 제2반도체 기판 상의 절연층을 맞대어 접합하는 단계 및 접합이 이루어진 면과 반대쪽의 제1 반도체 기판의 표면을 식각하는 단계를 포함하는 것을 특징으로 한다. 이렇게 제조된 SOI기판을 이용하여 MOS 트랜지스터를 제조하면, 트랜지스터에서 빈발하는 플로팅 바디 효과(Floating Body Effect)를 억제할 수 있으며, 채널 영역 및 게이트 산화막에 손상을 입히지 않음으로써 소자 특성을 개선할 수 있다.

Description

SOI 기판의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제5도는 본 발명에 의한 일 실시예를 순차적으로 설명하기 위해 도시한 단면도들이다.

Claims (7)

  1. 저농도의 도전성 불순물이 도핑된 제1 반도체 기판 상에 고농도의 도전성 불순물이 도핑된 실리콘층을 형성하며, 제2 반도체 기판상에는 절연층을 형성하는 제1 단계; 상기 제1 반도체 기판 상의 실리콘층과 상기 제2 반도체 기판 상의 절연층을 맞대어 접합하는 제2 단계: 및 상기 접합이 이루어진 면과 반대쪽의 제1 반도체 기판의 표면을 식각하는 제3 단계를 포함하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 단계의 실리콘층은 에피택셜 공정으로 형성하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  3. 제2항에 있어서, 상기 실리콘층은 1000Å 이하의 두께로 형성하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  4. 제1항에 있어서, 상기 제1 반도체 기판의 불순물의 도핑 농도는 1.0×1015[개/cm3]정도이며, 상기 실리콘층의 불순물의 도핑 농도는 1.0×1020[개/cm3]정도인 것을 특징으로 하는 SOI 기판의 제조 방법.
  5. 제2항에 있어서, 상기 에피택셜 공정시, 불순물 확산 억제 물질을 첨가하면서 불순물을 도핑하는 것을 특징으로 하는 SOI 기판 제조 방법.
  6. 제5항에 있어서, 상기 불순물 확산 억제 물질은 게르마늄(Ge)인 것을 특징으로 하는 SOI 기판의 제조 방법.
  7. 제1항에 있어서, 상기 제3 단계에서, 상기 제1 반도체 기판의 두께를 감소시키는 공정은 그라인딩(Grinding) 및 화학 기계적 연마 방식 중 어느 하나의 방식으로 진행하는 것을 특징으로 하는 SOI 기판의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052710A 1995-12-20 1995-12-20 Soi 기판의 제조 방법 KR0170284B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052710A KR0170284B1 (ko) 1995-12-20 1995-12-20 Soi 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052710A KR0170284B1 (ko) 1995-12-20 1995-12-20 Soi 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR970051985A true KR970051985A (ko) 1997-07-29
KR0170284B1 KR0170284B1 (ko) 1999-03-30

Family

ID=19441879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052710A KR0170284B1 (ko) 1995-12-20 1995-12-20 Soi 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR0170284B1 (ko)

Also Published As

Publication number Publication date
KR0170284B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US6410371B1 (en) Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
KR100237279B1 (ko) Misfet, 상보형misfet 및 그 제조방법
US7566606B2 (en) Methods of fabricating semiconductor devices having strained dual channel layers
US6680240B1 (en) Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US5298449A (en) Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same
CN101189730B (zh) 具有增强迁移率的应变沟道的非平面体晶体管及制造方法
US7629649B2 (en) Method and materials to control doping profile in integrated circuit substrate material
JP2006503442A (ja) 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス
JPH01160055A (ja) シリコン炭化層構造
US20150171165A1 (en) Bonded strained semiconductor with a desired surface orientation and conductance direction
US8274115B2 (en) Hybrid orientation substrate with stress layer
CN102239548A (zh) 包含具有邻近于晶体管沟道的能量势垒的晶体管的半导体装置结构及相关联方法
US6501135B1 (en) Germanium-on-insulator (GOI) device
US20030201492A1 (en) Double gate field effect transistor with diamond film
US6555482B2 (en) Process for fabricating a MOS transistor having two gates, one of which is buried and corresponding transistor
KR960005769A (ko) 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치
US6809380B2 (en) Semiconductor device formed on an SOI structure with a stress-relief layer
KR970051985A (ko) Soi 기판의 제조 방법
Declercq A new C-MOS technology using anisotropic etching of silicon
KR101316556B1 (ko) 전자 장치 및 전자 장치를 형성하기 위한 방법
KR970054341A (ko) 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
KR100505403B1 (ko) 몸체 접촉 에스오아이 소자의 제조방법
JP2002118262A (ja) 半導体装置及びその製造方法
KR940004711A (ko) 폴리실리콘층 형성방법
KR960019611A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee