KR970050069A

KR970050069A - Dynamic Character Display Control

Info

Publication number: KR970050069A
Application number: KR1019950047066A
Authority: KR
Inventors: 정태진; 이해문
Original assignee: 양승택; 한국전자통신연구원
Priority date: 1995-12-06
Filing date: 1995-12-06
Publication date: 1997-07-29

Abstract

본 발명은 마이크로프로세서를 이용하는 산업용 기기 및 장치의 동작 및 제어를 전면판에 표시하여 인간과 기계의 인터페이스를 용이하게 하는 표시기 제어장치에 관한 것으로서, 그 특징은 마이크로프로세서 버스 인터 페이스에 의한 5×7도트 매트릭스 표시기의 다이나믹 문자표시 제어장치에 있어서, 마이크로프로세서 시스템으로부터 분주된 표시기 클럭신호를 받아 하위 4비트 어드레스와 상위 4비트 어드레스를 만들어 출력하는 카운팅 수단과, 메모리 입력을 위하여 상기 카운팅 수단에 의해 만들어진 하위 4비트 어드레스를 출력하는 제1멀티플렉싱 수단과; 메모리 입력을 위하여 상기 카운팅 수단에 의해 만들어진 상위 4비트 어드레스와 상기 마이크로프로세서 시스템으로부터 하위 8비트 어드레스를 입력받아 멀티플렉싱하여 하위 4비트 어드레스를 출력하는 제1멀티플렉싱 수단과, 메모리 입력을 위하여 상기 카운팅 수단에 의해 만들어진 상위 4비트 어드레스와 상기 마이크로프로세서 시스템으로부터 하위 8비트 어드레스를 입력받아 멀티플렉싱하여 상위 4비트 어드레스를 출력하는 제2멀티플렉싱 수단과, 상기 카운팅 수단으로부터 상위 4비트 어드레스를 입력받아 8비트의 선택신호를 출력하는 어드레스 디코딩 수단과, 인에이블 신호에 따라 상기 마이크로프로세서 시스템으로부터 8비트 데이터를 입력받아 그 데이터를 계속 유지시키면서 출력하는 래치수단 및 상기 인에이블 신호와 쓰기 신호에 따라 상기 제1멀티플렉싱 수단에 의해 출력된 상기 상위 4비트 어드레스와 상기 제2멀티플렉싱 수단에 의해 출력된 상기 하위 4비트 어드레스와 상기 래치수단에 의해 출력된 8비트 데이터를 입력받는 기억수단을 포함하는 데에 있으므로, 표시기의 떨림이나 깜빡거림 등을 제거함으로써 눈의 피로를 주지 않는데에 그 효과가 있다.The present invention relates to an indicator control device which displays the operation and control of an industrial device and a device using a microprocessor on a front panel to facilitate the interface between a human and a machine. A dynamic character display control apparatus of a dot matrix display device, comprising: counting means for receiving an indicator clock signal divided from a microprocessor system to generate and output a lower four-bit address and an upper four-bit address; First multiplexing means for outputting a lower 4 bit address; First multiplexing means for receiving a multiplexed upper 4 bit address generated by the counting means and a lower 8 bit address from the microprocessor system for outputting a memory, and outputting a lower 4 bit address to the counting means for memory input; Second multiplexing means for receiving the upper 4-bit address and the lower 8-bit address from the microprocessor system and multiplexing the upper 4-bit address, and receiving the upper 4-bit address from the counting means; Address decoding means for outputting the data, latch means for receiving 8-bit data from the microprocessor system according to the enable signal, and outputting the data while maintaining the data; D) storing means for receiving the upper 4-bit address output by the first multiplexing means, the lower 4-bit address output by the second multiplexing means, and the 8-bit data output by the latching means. Therefore, it is effective in eliminating eye strain by eliminating the shaking and flickering of the indicator.

Description

Dynamic Character Display Control

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 5×7도트 매트릭스 표시기의 내부 회로 구성도, 제2도는 마이크로프로세서 버스 인터페이스에 의한 5×7도트 매트릭스 표시기의 제어를 위한 전체 시스템 구성도, 제3도는 마이크로프로세서 버스 인터페이스 회로도, 제4도는 5×7도트 매트릭스 구동 회로도.1 is an internal circuit diagram of a 5x7 dot matrix indicator, FIG. 2 is an overall system diagram for controlling a 5x7 dot matrix indicator by a microprocessor bus interface, and FIG. 3 is a microprocessor bus interface circuit diagram, 5 x 7-dot matrix drive circuit diagram.

Claims

CLAIMS 1. A dynamic character display control apparatus for a 5x7 dot matrix display using a microprocessor bus interface, comprising: counting means for receiving an indicator clock signal divided from a microprocessor system to generate and output a lower 4-bit address and an upper 4-bit address; First multiplexing means for receiving a lower 4 bit address generated by the counting means and a lower 8 bit address from the microprocessor system for multiplexing the memory and outputting the multiplexed lower 4 bit address; Second multiplexing means for receiving an upper 4-bit address generated by the counting means and a lower 8-bit address from the microprocessor system for multiplexing the memory and outputting the multiplexed upper 4-bit address; Latch means for receiving an upper 4-bit address from the counting means, receiving 8-bit data from the microprocessor system according to an 8-bit selection signal, and continuously outputting the 8-bit data; And the upper four bit addresses output by the first multiplexing means and the lower four bit addresses output by the second multiplexing means and the 8 bit data output by the latching means in accordance with the enable signal and the write signal. Character display control device comprising a storage means for receiving the input.

The method of claim 1, wherein the output of the counting means comprises: a lower four bit address; An 8-bit selection signal that is an output of the address decoding means; And outputting 8-bit data, which is the output of the latching means, to the microprocessor system.

In the dynamic character display control apparatus of a 5x7 dot matrix display by a microprocessor bus interface, the clock is divided into a lower address and a higher address through a counter, and the lower address selects one of 16 columns of the 5x7 dot matrix display. And the upper address makes a selection signal through an address decoder to select all 16 columns of the 5x7 dot matrix display to effectively block interference of other signals.

※ Note: The disclosure is based on the initial application.