KR970029069A - 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치 - Google Patents

멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치 Download PDF

Info

Publication number
KR970029069A
KR970029069A KR1019950039677A KR19950039677A KR970029069A KR 970029069 A KR970029069 A KR 970029069A KR 1019950039677 A KR1019950039677 A KR 1019950039677A KR 19950039677 A KR19950039677 A KR 19950039677A KR 970029069 A KR970029069 A KR 970029069A
Authority
KR
South Korea
Prior art keywords
signal
cycle
cache
bus
signal indicating
Prior art date
Application number
KR1019950039677A
Other languages
English (en)
Other versions
KR0155532B1 (ko
Inventor
신상석
원철호
임기욱
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950039677A priority Critical patent/KR0155532B1/ko
Publication of KR970029069A publication Critical patent/KR970029069A/ko
Application granted granted Critical
Publication of KR0155532B1 publication Critical patent/KR0155532B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치에 관한 것으로서, 그 특징은 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치에 있어서, 되쓰기가 될 가능성이 있는 캐쉬의 값을 듀얼 디렉토리로부터 제어신호의 시점에 저장하는 래치수단과, 래치의 출력값과 현재 버스 상에 수행중인 어드레스 값을 입력으로 받아 이들을 비교하여 래치 정합신호를 출력하는 래치 비교수단과, 버스 상에 진행중인 사이클을 요청한 프로세서 모듈의 고유 번호인 소스 식별자와 자신의 고유 번호인 자기 식별자를 비교하여 같은지 다른지를 나타내는 식별자 정합신호를 출력하는 식별자 비교수단과, 버스 상에 진행중인 사이클의 타입이 캐쉬 관련 타입인지 아닌지의 여부를 검사하여 캐쉬 관련 사이클임을 나타내는 전송형태 캐쉬신호와 배타적 읽기 사이클임을 나타내는 배타적 읽기 신호와 코히어런트 읽기 사이클임을 나타내는 코히어런트 읽기신호와 라이트백 사이클임을 나타내는 라이트백 신호를 출력하는 전송형태 비교수단과, 식별자 정합신호와 전송형태 캐쉬신호와 배타적 읽기 신호와 코히어런트 읽기신호와 라이트백신호와 실제 되쓰기가 일어나는 사이클임을 알리는 되쓰기 인에이블신호와 메모리 모듈의 상태 응답신호와 프로세서 모듈의 상태 응답신호와 버스로 진행중인 자신의 사이클이 성공적으로 끝났음을 나타내는 버스 허가신호와 성공적으로 끝나지 못하고 사이클이 취소됨을 나타내는 중단 신호와 버스 클럭을 입력받아 제어 응답신호를 출력하는 제1제어수단과, 제어 응답신호와 버스 클럭을 입력받아 현재 되쓰기 사이클이 진행중임을 나타내는 되쓰기 진행신호를 출력하는 제2제어수단 및 래치 정합신호와 전송형태 캐쉬신호와 되쓰기 진행신호를 입력받아 스누핑 허용금지 신호를 생성하는 스누핑 허용금지 신호 생성수단을 포함하는 데에 있으므로, 그 효과는 새로운 캐쉬 라인을 읽을 때에 새 캐쉬 라인에 의하여 밀려나는 캐쉬 라인의 데이터가 변경된 상태이기 때문에 되쓰기 되어야 하는 경우에 새 캐쉬 라인에 대한 읽기가 먼저 수행되고 계속해서 되쓰기의 수행이 처리되어 캐쉬 미스액서스 기간이 새로운 캐쉬 라인 읽기 시간만 포함되고 되쓰기 시간은 포함되지 않아 성능이 증대된다는 데에 있다.

Description

멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 캐쉬 일치성 보장장치의 상세 구성도,
제4도는 본 발명 중 REPON-CNTR의 상태 천이도.

Claims (2)

  1. 멀티프로세스 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치에 있어서, 되쓰기가 될 가능성이 있는 캐쉬의 값을 듀얼 디렉토리로부터 제어신호의 시점에 저장하는 래치수단과; 상기 래치의 출력값과 현재 버스 상에 수행중인 어드레스 값을 입력으로 받아 이들을 비교하여 래치 정합신호를 출력하는 래치 비교수단과; 버스 상에 진행중인 사이클을 요청한 프로세서 모듈의 고유 번호인 소스 식별자와 자신의 고유 번호인 자기 식별자를 비교하여 같은지 다른지를 나타내는 식별자 정합신호를 출력하는 식별자 비교수단과; 버스 상에 진행중인 사이클의 타입이 캐쉬 관련 타입인지 아닌지의 여부를 검사하여 캐쉬 관련 사이클임을 나타내는 전송형태 캐쉬신호와 배타적 읽기 사이클임을 나타내는 배타적 읽기 신호와 코히어런트 읽기 사이클임을 나타내는 코히어런트 읽기신호와 라이트백 사이클임을 나타내는 라이트백 신호를 출력하는 전송형태 비교수단과; 상기 식별자 정합신호와 전송형태 캐쉬신호와 배타적 읽기 신호와 코히어런트 읽기신호와 라이트백신호와 실제 되쓰기가 일어나는 사이클임을 알리는 되쓰기 인에이블신호와 메모리 모듈의 상태 응답신호와 프로세서 모듈의 상태 응답신호와 버스로 진행중인 자신의 사이클이 성공적으로 끝났음을 나타내는 버스 허가신호와 성공적으로 끝나지 못하고 사이클이 취소됨을 나타내는 중단 신호와 버스 클럭을 입력받아 제어 응답신호를 출력하는 제1제어수단과; 상기 제어 응답신호와 버스 클럭을 입력받아 현재 되쓰기 사이클이 진행중임을 나타내는 되쓰기 진행신호를 출력하는 제2제어수단; 및 상기 래치 정합신호와 전송형태 캐쉬신호와 되쓰기 진행신호를 입력받아 스누핑 허용금지 신호를 생성하는 스누핑 허용금지 신호 생성수단을 포함하는 것을 특징으로 하는 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치.
  2. 멀티프로세스 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치에 있어서, 중첩된 버스 동작을 허용하는 버스를 가진 멀티프로세서 시스템에서 버스 상에 하나의 프로세서 모듈로부터 메모리에로의 되쓰기가 진행되고 있을 때, 이 어드레스와 동일한 어드레스에 대한 또 다른 프로세서 모듈의 메모리 액서스 요청이 있는 경우, 이에 대한 버스 사용을 되쓰기의 시작 시점부터 완전히 끝나는 시점까지 허가하지 않도록 하는 것을 특징으로 하는 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치.
    　※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039677A 1995-11-03 1995-11-03 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치 KR0155532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039677A KR0155532B1 (ko) 1995-11-03 1995-11-03 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039677A KR0155532B1 (ko) 1995-11-03 1995-11-03 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치

Publications (2)

Publication Number Publication Date
KR970029069A true KR970029069A (ko) 1997-06-26
KR0155532B1 KR0155532B1 (ko) 1998-11-16

Family

ID=19432947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039677A KR0155532B1 (ko) 1995-11-03 1995-11-03 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치

Country Status (1)

Country Link
KR (1) KR0155532B1 (ko)

Also Published As

Publication number Publication date
KR0155532B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US11237728B2 (en) Method for accessing extended memory, device, and system
KR100194253B1 (ko) 메시 데이터 코히어런시 프로토콜 이용 방법 및 멀티프로세서 시스템
US6438660B1 (en) Method and apparatus for collapsing writebacks to a memory for resource efficiency
US4959777A (en) Write-shared cache circuit for multiprocessor system
US7360069B2 (en) Systems and methods for executing across at least one memory barrier employing speculative fills
KR100228940B1 (ko) 메모리 일관성 유지 방법
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
KR970002652A (ko) 캐시 메모리의 내용을 플러시하는 장치 및 방법
US5530835A (en) Computer memory data merging technique for computers with write-back caches
US7577791B2 (en) Virtualized load buffers
US6601145B2 (en) Multiprocessor system snoop scheduling mechanism for limited bandwidth snoopers that uses dynamic hardware/software controls
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR970067364A (ko) 멀티모드 캐시 메모리
US6134635A (en) Method and apparatus of resolving a deadlock by collapsing writebacks to a memory
KR100380674B1 (ko) 멀티프로세서 시스템에서의 기록-통과 기억 동작동안 캐시코히어런스를 유지하는 방법 및 시스템
KR970029072A (ko) 이중 디렉토리 가상 캐쉬 및 그 제어 방법
KR970029069A (ko) 멀티프로세서 시스템에서의 되쓰기 중에 있는 데이터에 대한 캐쉬 일치성 보장장치
KR970705086A (ko) 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle)
CN113900968A (zh) 多副本非原子写的存储序同步操作实现方法与实现装置
KR960025046A (ko) 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템
US6546468B2 (en) Multiprocessor system snoop scheduling mechanism for limited bandwidth snoopers performing directory update
US6546469B2 (en) Multiprocessor system snoop scheduling mechanism for limited bandwidth snoopers
KR940007686A (ko) 캐시(Cache) 메모리를 가지는 프로세서(Processor)
KR920001102B1 (ko) 정보 처리 장치
KR920010968B1 (ko) 공유 캐쉬 메모리의 어드레스경로 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee