KR970024055A - High density package using simultaneously cut semiconductor chip and manufacturing method thereof - Google Patents

High density package using simultaneously cut semiconductor chip and manufacturing method thereof Download PDF

Info

Publication number
KR970024055A
KR970024055A KR1019950037834A KR19950037834A KR970024055A KR 970024055 A KR970024055 A KR 970024055A KR 1019950037834 A KR1019950037834 A KR 1019950037834A KR 19950037834 A KR19950037834 A KR 19950037834A KR 970024055 A KR970024055 A KR 970024055A
Authority
KR
South Korea
Prior art keywords
film
semiconductor chip
package
bonding
pads
Prior art date
Application number
KR1019950037834A
Other languages
Korean (ko)
Other versions
KR0182506B1 (en
Inventor
손해정
권영도
송영희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950037834A priority Critical patent/KR0182506B1/en
Priority to JP8273245A priority patent/JPH09134928A/en
Publication of KR970024055A publication Critical patent/KR970024055A/en
Application granted granted Critical
Publication of KR0182506B1 publication Critical patent/KR0182506B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

본 발명은 고밀도 실장형 패키지에서 다이 본딩 공정을 간단하게 하고 제한된 크기의 패키지에 탑재되는 반도체 칩의 크기를 확장하여 패키지의 밀도를 증가시키기 위한 것으로서, 최소한 두개 이상의 동일한 반도체 칩과, 반도체 칩의 표면에 부착되며 반도체 칩 각각과 전기적으로 연결되는 패턴을 갖는 배선 필름과, 배선 필름과 반도체 칩을 부착시키는 접착제와, 배선 필름과 전기적으로 연결되며 외부 소자에 접속되는 단자를 구비하는 고밀도 실장형 패키지로서, 두개 이상의 반도체 칩은 웨이퍼 절단 공정에서 개별적으로 분리되지 않고 한꺼번에 절단되어 일체 형으로 형성되어 있는 것을 특징으로 하는 고밀도 실장형 패키지 및 그 제조 방법을 제공한다.The present invention is to increase the density of the package by simplifying the die bonding process in the high-density package and to increase the size of the semiconductor chip mounted in the limited size package, at least two of the same semiconductor chip and the surface of the semiconductor chip A high density package having a wiring film having a pattern attached to and electrically connected to each semiconductor chip, an adhesive for attaching the wiring film and the semiconductor chip, and a terminal electrically connected to the wiring film and connected to an external element. It provides a high-density package and a method of manufacturing the two or more semiconductor chips are formed as a single piece is cut at once without being separated separately in a wafer cutting process.

Description

동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법High density package using simultaneously cut semiconductor chip and manufacturing method thereof

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제 3 도는 본 발명에 따른 웨이퍼 절단 공정을 설명하기 위한 사시도,3 is a perspective view for explaining a wafer cutting process according to the present invention,

제 4A 도 및 제 4B도는 본 발명에 적합하도록 절단된 웨이퍼로부터 테이프를 분리하기 위한 과정을 설명하기 위한 단면도.4A and 4B are cross-sectional views illustrating a process for separating a tape from a wafer cut to conform to the present invention.

Claims (20)

최소한 두개 이상의 동일한 반도체 칩과, 상기 반도체 칩의 표면에 부착되며 반도체 칩 각각과 전기적으로 연결되는 패턴을 갖는 배선 필름과, 상기 배선 필름과 상기 반도체 칩을 부착시키는 접착제와, 상기 배선 필름과 전기적으로 연결되며 외부 소자에 접속되는 패키지 리드를 구비하는 고밀도 실장형 패키지로서, 상기 두개 이상의 반도체 칩은 웨이퍼 절단 공정에서 개별적으로 분리되지 않고 한꺼번에 절단되어 일체형으로 형성되어 있는 것을 특징으로 하는 고밀도 실장형 패키지.At least two identical semiconductor chips, a wiring film having a pattern attached to a surface of the semiconductor chip and electrically connected to each of the semiconductor chips, an adhesive for attaching the wiring film and the semiconductor chip, and an electrical connection with the wiring film A high density package having a package lead connected to an external device, wherein the two or more semiconductor chips are integrally formed by cutting at one time without being separated separately in a wafer cutting process. 제1항에 있어서, 상기 반도체 칩은 상부 표면의 중앙 부분에 배열되어 있는 복수의 본딩 패드를 가지며, 상기 배선 필름은 상기 반도체 칩의 본딩 패드 위치에 상당하는 위치에 개방부를 가지는 것을 특징으로 하는 고밀도 실장형 패키지.The high density according to claim 1, wherein the semiconductor chip has a plurality of bonding pads arranged at a central portion of the upper surface, and the wiring film has an opening at a position corresponding to the bonding pad position of the semiconductor chip. Mountable package. 제 2 항에 있어서, 상기 배선 필름은 상기 복수 개의 본딩 패드의 개수에 대응하는 복수 개의 필름패드와 상기 필름 패드를 연결하는 도선을 더 구비하며, 반도체 칩의 본딩 패드와 필름패드 각각은 와이어에 의해 전기적으로 연결되어 있고, 반도체 칩 각각의 본딩 패드 중 동일한 기능을 하는 패드는 상기 와이어에 의해 연결되어 있는 필름 패드와 상기 도선에 의해 서로 연결되어 있는 것을 특징으로 하는 고밀도 실장형 패키지.The method of claim 2, wherein the wiring film further comprises a plurality of film pads corresponding to the number of the plurality of bonding pads and the conductive wire connecting the film pad, each of the bonding pad and the film pad of the semiconductor chip by a wire The pads electrically connected and having the same function among the bonding pads of the semiconductor chips are connected to each other by the wire and the film pad connected by the wire. 제 1 항에 있어서, 상기 반도체 칩은 상부 표면의 가장자리 부분에 배열되어 있는 복수의 본딩 패드를 가지며, 상기 배선 필름은 상기 본딩 패드의 위치에 상당하는 위치에 개방부를 가지는 것을 특징으로 하는 고밀도 실장형 패키지.The high density mounting type according to claim 1, wherein the semiconductor chip has a plurality of bonding pads arranged at an edge portion of the upper surface, and the wiring film has an opening at a position corresponding to the position of the bonding pad. package. 제 4 항에 있어서, 상기 배선 필름은 상기 복수 개의 본딩 패드의 개수에 대응하는 복수 개의 필름 패드와 상기 필름 패드를 연결하는 도선을 더 구비하며, 반도체 칩의 본딩 패드와 필름패드 각각은 와이어에 의해 전기적으로 연결되어 있고, 반도체 칩 각각의 본딩 패드 중 동일한 기능을 하는 패드는 상기 와이어에 의해 연결되어 있는 필름 패드와 상기 도선에 의해 서로 연결되어 있는 것을 특징으로 하는 고밀도 실장형 패키지.The semiconductor film of claim 4, wherein the wiring film further comprises a plurality of film pads corresponding to the number of the plurality of bonding pads and conductive wires connecting the film pads, wherein each of the bonding pads and the film pads of the semiconductor chip is formed by a wire. The pads electrically connected and having the same function among the bonding pads of the semiconductor chips are connected to each other by the wire and the film pad connected by the wire. 제3항 또는 제5항에 있어서, 상기 배선 필름은 상기 필름 패드와 전기적으로 연결되어 있는 필름 단자를 더 구비하며, 상기 필름 단자는 상기 패키지 리드와 열 압착 방법에 의해 접속되는 것을 특징으로 하는 고밀도 실장형 패키지.6. The high density of claim 3 or 5, wherein the wiring film further comprises a film terminal electrically connected to the film pad, wherein the film terminal is connected to the package lead by a thermocompression bonding method. Mountable package. 제 1 항에 있어서, 상기 전기 절연성 접착제는 반도체 칩 면에 도팅(dotting)되는 것을 특징으로 하는 고밀도 실장형 패키지.2. The high density package of claim 1, wherein the electrically insulating adhesive is dotting to a semiconductor chip surface. 제 1항에 있어서, 상기 전기 절연성 접착제는 상기 배선 필름에 적층 구조로 형성되어 있는 것을 특징으로 하는 고밀도 실장형 패키지.The high density package according to claim 1, wherein the electrically insulating adhesive is formed in a laminated structure on the wiring film. 제 1 항에 있어서, 상기 반도체 칩은 상부 표면의 중앙 부분에 배열되어 있는 복수의 본딩 패드를 가지며, 상기 배선 필름은 상기 본딩 패드에 대응하는 위치에 복수의 필름 패드를 가지고 상기 본딩 패드와 필름 패드는 금속 범퍼에 의해 연결되는 것을 특징으로 하는 고밀도 실장형 패키지.The semiconductor chip of claim 1, wherein the semiconductor chip has a plurality of bonding pads arranged at a central portion of an upper surface, and the wiring film has a plurality of film pads at positions corresponding to the bonding pads. The high density mounted package, characterized in that connected by a metal bumper. 제 1 항에 있어서, 상기 반도체 칩은 상부 표면의 가장자리 부분에 배열되어 있는 복수의 본딩 패드를 가지며, 상기 배선 필름은 상기 본딩 패드에 대응하는 위치에 복수의 필름 패드를 가지고 상기 본딩 패드와 필름 패드는 금속 범퍼에 의해 연결되는 것을 특징으로 하는 고밀도 실장형 패키지.The semiconductor chip of claim 1, wherein the semiconductor chip has a plurality of bonding pads arranged at an edge portion of an upper surface, and the wiring film has a plurality of film pads at positions corresponding to the bonding pads. The high density mounted package, characterized in that connected by a metal bumper. 제 6 항에 있어서, 상기 필름 단자는 구리-금-니켈 합금이며, 상기 패키지 리드는 주석-금-은 합금인 것을 특징으로 하는 고밀도 실장형 패키지.7. The high density package of claim 6, wherein the film terminal is a copper-gold-nickel alloy and the package lead is a tin-gold-silver alloy. 제 2 항 또는 제 4 항에 있어서, 상기 반도체 칩은 본딩 패드가 배열된 방향과 동일한 방향으로 배열된 것을 특징으로 하는 고밀도 실장형 패키지.The package according to claim 2 or 4, wherein the semiconductor chip is arranged in the same direction as the direction in which the bonding pads are arranged. 제 2 항 또는 제 4 항에 있어서, 상기 반도체 칩은 본딩 패드가 배열된 방향과 직각 방향으로 배열된 것을 특징으로 하는 고밀도 실장형 패키지.The package according to claim 2 or 4, wherein the semiconductor chip is arranged in a direction perpendicular to the direction in which the bonding pads are arranged. 각각 복수의 본딩 패드를 갖는 복수의 반도체 칩이 형성되어 있는 웨이퍼를 최소한 두개 이상의 반도체 칩 단위로 동시에 절단하는 웨이퍼 절단 단계와, 상기 절단된 웨이퍼를 단위 반도체 칩으로 분리하는 칩 분리단계와, 상기 절단된 단위 반도체 칩을 소정의 전도성 패턴과, 필름 패드 및 필름 단자를 갖는 패턴 필름에 부착하는 칩 부착 단계와, 상기 본딩 패드와 상기 필름 패드를 전기적으로 연결하는 칩 연결 단계와, 상기 패턴 필름의 필름 단자를 패키지 리드와 전기적으로 연결하는 단계를 구비하는 고밀도 실장형 패키지 제조 방법.A wafer cutting step of simultaneously cutting a wafer having a plurality of semiconductor chips each having a plurality of bonding pads into at least two semiconductor chips, a chip separation step of separating the cut wafers into unit semiconductor chips, and the cutting Attaching the unit semiconductor chip to a pattern film having a predetermined conductive pattern, a film pad and a film terminal, a chip connecting step of electrically connecting the bonding pad and the film pad, and a film of the pattern film A method of manufacturing a dense package, comprising the step of electrically connecting the terminals with the package leads. 제 14 항에 있어서, 상기 칩 분리 단계는 상기 웨이퍼의 상기 복수의 반도체 칩이 형성되지 않은 면에 테이프를 부착하는 단계와, 상기 단위 반도체 칩의 가장자리에 부착된 테이프를 떼어내는 1차 분리 단계와 상기 단위 반도체 칩의 나머지 부분에 부착된 테이프를 제거하는 2차 분리 단계를 포함하는 것을 특징으로 하는 고밀도 실장형 패키지 제조 방법.15. The method of claim 14, wherein the chip separating step comprises: attaching a tape to a surface on which the plurality of semiconductor chips of the wafer are not formed, and first separating a tape attached to an edge of the unit semiconductor chip; And a second separation step of removing the tape attached to the remaining portion of the unit semiconductor chip. 제 14 항에 있어서, 상기 칩 연결 단계는 상기 본딩 패드와 필름 패드와 와이어를 본딩하는 단계인 것을 특징으로 하는 고밀도 실장형 패키지 제조 방법.The method of claim 14, wherein the chip connection step is a step of bonding the bonding pad, the film pad and the wire. 제 14 항에 있어서, 상기 칩 연결 단계는 상기 본딩 패드와 필름 패드를 금속 범퍼로 연결하는 단계인 것을 특징으로 하는 고밀도 실장형 패키지 제조방법.15. The method of claim 14, wherein the chip connection step is a step of connecting the bonding pad and the film pad with a metal bumper. 제 14 항에 있어서, 상기 웨이퍼 절단 단계는 상기 본딩 패드가 형성되어 있는 방향과 동일한 방향으로 상기 단위 반도체 칩을 절단하는 단계인 것을 특징으로 하는 고밀도 실장형 패키지 제조 방법.The method of claim 14, wherein the cutting of the wafer comprises cutting the unit semiconductor chip in the same direction in which the bonding pad is formed. 제 14 항에 있어서, 상기 웨이퍼 절단 단계는 상기 본딩 패드가 형성되어 있는 방향과 직각 방향으로 상기 단위 반도체 칩을 절단하는 단계인 것을 특징으로 하는 고밀도 실장형 패키지 제조 방법.The method of claim 14, wherein the cutting of the wafer comprises cutting the unit semiconductor chip in a direction perpendicular to a direction in which the bonding pad is formed. 제 18 항 또는 제 19 항에 있어서, 상기 필름 단자와 패키지 리드를 연결하는 단계는 열 압착법에 의한 것을 특징으로 하는 고밀도 실장형 패키지 제조 방법.20. The method of claim 18 or 19, wherein the connecting of the film terminal and the package lead is performed by thermocompression bonding. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950037834A 1995-10-28 1995-10-28 Method of manufacturing high density mounting package KR0182506B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950037834A KR0182506B1 (en) 1995-10-28 1995-10-28 Method of manufacturing high density mounting package
JP8273245A JPH09134928A (en) 1995-10-28 1996-10-16 High dense installation type package using semiconductor chip group cut from wafer simultaneously and its preparation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037834A KR0182506B1 (en) 1995-10-28 1995-10-28 Method of manufacturing high density mounting package

Publications (2)

Publication Number Publication Date
KR970024055A true KR970024055A (en) 1997-05-30
KR0182506B1 KR0182506B1 (en) 1999-03-20

Family

ID=19431753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037834A KR0182506B1 (en) 1995-10-28 1995-10-28 Method of manufacturing high density mounting package

Country Status (2)

Country Link
JP (1) JPH09134928A (en)
KR (1) KR0182506B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845725B1 (en) * 2001-01-26 2008-07-14 소니 가부시끼 가이샤 Semiconductor device and fabrication method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998038680A1 (en) * 1997-02-28 1998-09-03 T.I.F. Co., Ltd. Memory module
KR101237963B1 (en) * 2008-04-15 2013-02-27 삼성테크윈 주식회사 Forming method of bump for semiconductor chip
KR102322539B1 (en) 2018-02-07 2021-11-04 삼성전자주식회사 Semiconductor package and display apparatus comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845725B1 (en) * 2001-01-26 2008-07-14 소니 가부시끼 가이샤 Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
JPH09134928A (en) 1997-05-20
KR0182506B1 (en) 1999-03-20

Similar Documents

Publication Publication Date Title
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5049973A (en) Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US4796078A (en) Peripheral/area wire bonding technique
US6175149B1 (en) Mounting multiple semiconductor dies in a package
EP0503201B1 (en) Semiconductor device having an interconnecting circuit board and method for manufacturing same
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6552416B1 (en) Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
KR940012549A (en) Semiconductor patchage
JPH1092972A (en) Package for integrated circuit
US5311058A (en) Integrated circuit power distribution system
JP3059097B2 (en) Electronic circuit board and its manufacturing method
US5061988A (en) Integrated circuit chip interconnect
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5550401A (en) Lead on chip semiconductor device having bus bars and crossing leads
KR970024055A (en) High density package using simultaneously cut semiconductor chip and manufacturing method thereof
US5719748A (en) Semiconductor package with a bridge for chip area connection
USRE36894E (en) Semiconductor package with high density I/O lead connection
JP2533011B2 (en) Surface mount semiconductor device
KR950003904B1 (en) Semiconductor package
KR100402107B1 (en) Wire bonding method of sop
KR20000027519A (en) Multi chip package
JPH06244313A (en) Semiconductor package and mounting method
US20040217449A1 (en) Electronic component packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee