KR101237963B1 - Forming method of bump for semiconductor chip - Google Patents

Forming method of bump for semiconductor chip Download PDF

Info

Publication number
KR101237963B1
KR101237963B1 KR1020080034674A KR20080034674A KR101237963B1 KR 101237963 B1 KR101237963 B1 KR 101237963B1 KR 1020080034674 A KR1020080034674 A KR 1020080034674A KR 20080034674 A KR20080034674 A KR 20080034674A KR 101237963 B1 KR101237963 B1 KR 101237963B1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
bump
semiconductor chips
bumps
Prior art date
Application number
KR1020080034674A
Other languages
Korean (ko)
Other versions
KR20090109293A (en
Inventor
이진우
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080034674A priority Critical patent/KR101237963B1/en
Publication of KR20090109293A publication Critical patent/KR20090109293A/en
Application granted granted Critical
Publication of KR101237963B1 publication Critical patent/KR101237963B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

범프를 용이하게 형성할 수 있도록, 본 발명은 칩 패드를 구비하는 복수의 반도체칩이 형성된 웨이퍼를 준비하는 단계, 상기 웨이퍼를 절단하여 상기 반도체칩들을 각각 분리하는 단계 및 분리된 상기 반도체칩의 상기 칩 패드상에 범프를 형성하는 단계를 포함하는 반도체칩용 범프 형성 방법을 제공한다.According to an aspect of the present invention, there is provided a wafer including a plurality of semiconductor chips including chip pads, cutting the wafer to separate the semiconductor chips, and the separation of the separated semiconductor chips. It provides a bump forming method for a semiconductor chip comprising the step of forming a bump on the chip pad.

Description

반도체칩용 범프 형성 방법{Forming method of bump for semiconductor chip} Forming method of bump for semiconductor chip

본 발명은 반도체칩용 범프 형성 방법에 관한 것으로 더 상세하게는 용이하게 범프를 형성할 수 있는 반도체칩용 범프 형성 방법에 관한 것이다.The present invention relates to a bump forming method for a semiconductor chip, and more particularly, to a bump forming method for a semiconductor chip capable of easily forming bumps.

전자 부품에 널리 사용되는 반도체칩은 반도체 패키지로 제작한 후에 사용하는 것이 일반적이다. 반도체 패키지를 제조하기 위하여 반도체칩을 기판에 결합된 상태에서 수지 등으로 봉하게 된다.Semiconductor chips widely used in electronic components are generally used after being manufactured in semiconductor packages. In order to manufacture a semiconductor package, a semiconductor chip is sealed with a resin or the like in a state in which it is bonded to a substrate.

반도체 패키지로 반도체칩을 기판에 전기적으로 접속하는 방식에는 금속 와이어를 이용하는 와이어 본딩에 의한 접속방식 및 플립 칩 본딩 방법 등이 있다. 근래에는 반도체 칩의 성능이 월등히 향상되어 주파수가 높고 소형화되어 가는 경향에 따라 반도체칩의 입출력핀의 수가 증가되고, 접속 밀도가 보다 높은 연결방식이 요구되었다. 이러한 고기능과 고밀도 실장에 대한 요구가 더욱 가속화됨에 따라 플립 칩 본딩 방식이 유용하게 사용되고 있다.Examples of a method of electrically connecting a semiconductor chip to a substrate using a semiconductor package include a connection method by wire bonding using a metal wire and a flip chip bonding method. In recent years, as the performance of semiconductor chips has been greatly improved and the frequency has become high and miniaturized, the number of input / output pins of semiconductor chips has increased and a connection method with higher connection density has been required. As the demand for high-performance and high-density packaging is further accelerated, the flip chip bonding method is usefully used.

플립 칩 본딩 방식은 반도체칩의 패드 위에 기판과의 접속단자로 연결시킬 수 있는 금속 매개물로서 범프를 형성하고, 이를 기판과 ACF나 NCP 등을 이용하여 연결하는 방식이다. The flip chip bonding method is a method of forming a bump as a metal medium that can be connected to a connection terminal with a substrate on a pad of a semiconductor chip, and connecting the substrate to the substrate using ACF or NCP.

종래에는 웨이퍼에 패드를 형성하고 나서 웨이퍼 전체에 대하여 한번에 범프 를 형성하는 것이 일반적이다. 그리고 나서 각 반도체칩별로 절단하고 반도체칩의 몰딩을 수행하여 반도체 패키지를 제조한다.In the related art, it is common to form pads on a wafer and then form bumps on the entire wafer at one time. Then, the semiconductor package is manufactured by cutting each semiconductor chip and molding the semiconductor chip.

그런데 웨이퍼가 대형화됨에 따라 웨이퍼 전체에 대하여 한번에 범프를 형성하기 위한 장비도 점점 대형화되게 되었다. 또한 웨이퍼 전체 중에서 불량이 발생한 반도체칩에 대하여서도 범프를 형성하게 되므로 공정상 낭비가 있었고 불량이 발생한 반도체칩에서 이물이 떨어져 나오는 경우 다른 반도체칩의 불량을 발생하기도 하였다.However, as the wafer became larger, the equipment for forming bumps for the entire wafer at one time became increasingly larger. In addition, since bumps are formed on the semiconductor chips in which defects occur in the entire wafer, there is a waste in the process, and when foreign matters fall off from the defective semiconductor chips, other semiconductor chips may be defective.

특히 도금 방법을 이용하여 범프를 형성하는 경우에 용액을 채운 배쓰(bath)에 웨이퍼를 복수개씩 넣어서 범프를 형성한다. 이 경우 웨이퍼의 대형화로 인한 배쓰의 대형화에 한계가 있다. 배쓰가 대형화됨에 따라 배쓰에 채워지는 용액의 농도 및 온도 등을 조절하기가 용이하지 않다. 또한 범프 형성이 진행됨에 따라 용액의 품질이 변하여 웨이퍼의 각 반도체칩에 형성된 범프의 품질이 저하되고 균일성 또한 확보하기가 용이하지 않다. In particular, when bumps are formed using a plating method, bumps are formed by placing a plurality of wafers into a bath filled with a solution. In this case, there is a limit to the size of the bath due to the size of the wafer. As the bath becomes larger, it is difficult to control the concentration and temperature of the solution filled in the bath. In addition, as the bump formation proceeds, the quality of the solution changes, so that the bump quality formed on each semiconductor chip of the wafer is degraded and it is not easy to ensure uniformity.

본 발명은 용이하게 반도체칩용 범프를 형성할 수 있고 범프의 특성을 향상할 수 있다.The present invention can easily form bumps for semiconductor chips and improve the characteristics of the bumps.

본 발명은 칩 패드를 구비하는 복수의 반도체칩이 형성된 웨이퍼를 준비하는 단계, 상기 웨이퍼를 절단하여 상기 반도체칩들을 각각 분리하는 단계 및 분리된 상기 반도체칩의 상기 칩 패드상에 범프를 형성하는 단계를 포함하는 반도체칩용 범프 형성 방법을 개시한다.The present invention provides a method of preparing a wafer including a plurality of semiconductor chips including a chip pad, cutting the wafer to separate the semiconductor chips, and forming bumps on the separated chip pads of the semiconductor chip. Disclosed is a bump forming method for a semiconductor chip comprising a.

본 발명에 있어서 상기 범프는 무전해 도금법으로 형성하는 단계를 포함할 수 있다.In the present invention, the bump may include a step of forming by an electroless plating method.

본 발명에 있어서 상기 범프를 형성하는 단계는 상기 분리된 반도체칩을 도금액이 담긴 배쓰에 담그는 단계를 포함할 수 있다.In the present invention, the forming of the bumps may include immersing the separated semiconductor chip in a bath containing a plating liquid.

본 발명에 있어서 상기 분리된 반도체칩을 한 개씩 상기 배쓰에 담그는 단계를 포함하여 상기 범프를 형성할 수 있다.In the present invention, the bumps may be formed by dipping the separated semiconductor chips into the bath one by one.

본 발명에 있어서 상기 분리된 반도체칩을 롤투롤 이송 장치에 의하여 이동하여 연속적으로 범프를 형성하는 단계를 포함할 수 있다.In the present invention, the separated semiconductor chip may include a step of continuously forming a bump by moving by a roll-to-roll transfer device.

본 발명에 있어서 상기 분리된 반도체칩을 일렬로 상기 롤투롤 이송 장치에 배치하는 단계를 포함하여 상기 반도체칩상에 순차적으로 상기 범프를 형성할 수 있다,In the present invention, the bumps may be sequentially formed on the semiconductor chip, including disposing the separated semiconductor chips in a row in the roll-to-roll transfer device.

본 발명에 관한 반도체칩용 범프 형성 방법은 범프를 용이하게 형성할 수 있고 범프의 특성을 향상할 수 있다.The bump forming method for a semiconductor chip according to the present invention can easily form bumps and can improve bump characteristics.

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, with reference to the embodiments of the present invention shown in the accompanying drawings will be described in detail the configuration and operation of the present invention.

도 1 내지 도 5는 본 발명의 일 실시예에 관한 반도체칩용 범프 형성 방법을 순차적으로 도시한 도면들이다.1 to 5 are diagrams sequentially illustrating a bump forming method for a semiconductor chip according to an embodiment of the present invention.

도 1을 참조하면 웨이퍼(100)를 준비한다. 웨이퍼(100)는 복수의 반도체칩(110) 및 절단 영역(120)을 포함한다. 복수의 반도체칩(110)은 절단 영역(120)으로 서로 구분된다. 후속 공정에서 절단 영역(120)을 절단하여 복수의 반도체칩(110)을 개별적으로 분리할 수 있다. 도시하지 않았으나 반도체칩(110)에는 전자회로가 집적되어 있다. Referring to FIG. 1, a wafer 100 is prepared. The wafer 100 includes a plurality of semiconductor chips 110 and cut regions 120. The plurality of semiconductor chips 110 are separated from each other by the cutting regions 120. In a subsequent process, the cutting regions 120 may be cut to separate the plurality of semiconductor chips 110 individually. Although not shown, an electronic circuit is integrated in the semiconductor chip 110.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다. 웨이퍼(100)는 기판(101) 및 기판(101)에 형성된 칩 패드(112)를 포함한다. 기판(101)은 절연성 물질로 형성될 수 있다. 칩 패드(112)는 전기 신호의 입출력 단자 역할을 하는 것으로 알루미늄을 포함할 수 있다. 본 실시예의 칩 패드(112)는 이에 한정되지 않고 구리를 포함할 수도 있다. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. The wafer 100 includes a substrate 101 and chip pads 112 formed on the substrate 101. The substrate 101 may be formed of an insulating material. The chip pad 112 serves as an input / output terminal of an electrical signal and may include aluminum. The chip pad 112 of the present embodiment is not limited thereto and may include copper.

도 3은 도 2의 A의 확대도이다. 기판(101)상에 보호막(105)이 형성된다. 보호막(105)은 기판(101)을 덮도록 형성되고 기판(101)상의 칩 패드(112)를 노출하도록 형성된다.3 is an enlarged view of A of FIG. 2. The protective film 105 is formed on the substrate 101. The passivation layer 105 is formed to cover the substrate 101 and is formed to expose the chip pad 112 on the substrate 101.

각 반도체칩(110)의 칩 패드(112)표면을 세정하도록 전처리 단계를 수행할 수 있다. 세정을 진행하기 위하여 플라즈마를 이용할 수 있다. 반도체칩(110)의 칩 패드(112)표면의 탈지를 위하여 알칼리 용액을 이용할 수 있다. 또한 질산 또는 불산과 같은 산을 이용하여 칩 패드(112)의 표면의 불순물을 제거하는 표면 처리 공 정을 더 수행할 수도 있다.A pretreatment step may be performed to clean the surface of the chip pad 112 of each semiconductor chip 110. Plasma can be used to proceed with the cleaning. An alkaline solution may be used to degrease the surface of the chip pad 112 of the semiconductor chip 110. In addition, a surface treatment process for removing impurities on the surface of the chip pad 112 may be further performed using an acid such as nitric acid or hydrofluoric acid.

칩 패드(112)의 표면을 세정한 후에 Pd나 Zn 이온기를 칩 패드(112)의 표면에 흡착시킨다. Pd나 Zn이온기는 도금시 핵으로 작용한다.After the surface of the chip pad 112 is cleaned, Pd or Zn ion groups are adsorbed onto the surface of the chip pad 112. Pd or Zn ion groups act as nuclei during plating.

도 4를 참조하면 웨이퍼(100)를 절단한 것을 도시하는 단면도이다. 도 1에 도시한 반도체칩(110)을 각각 분리할 수 있도록 웨이퍼(100)의 절단 영역(120)을 절단한다. 레이저 장비 또는 다이아몬드 톱 등과 같은 다양한 장비를 이용하여 웨이퍼(100)를 절단할 수 있다.4 is a cross-sectional view showing a cut of the wafer 100. The cutting region 120 of the wafer 100 is cut to separate the semiconductor chips 110 shown in FIG. 1. The wafer 100 may be cut using various equipment such as laser equipment or a diamond saw.

도 4에는 각 반도체칩(110)이 두 개의 칩 패드(112)를 포함하고 있다. 그러나 본 발명은 이에 한정되지 않는다. 즉 반도체칩(110)이 실장 되어 사용되는 분야에 따라서 칩 패드(112)의 개수가 결정된다. In FIG. 4, each semiconductor chip 110 includes two chip pads 112. However, the present invention is not limited thereto. That is, the number of chip pads 112 is determined according to the field in which the semiconductor chip 110 is mounted and used.

도시하지 않았으나 도 4에 도시한 각각 절단된 반도체칩(110)들은 범프를 용이하게 형성할 수 있도록 재배치된다. 즉 범프를 형성하게 될 칩 패드(112)가 일정한 방향을 향하도록 재배치한다. 예를 들면 도 4와 같이 칩 패드(112)가 도면의 상부를 향하도록 배열할 수 있다.Although not shown, each cut semiconductor chip 110 illustrated in FIG. 4 is rearranged to easily form bumps. That is, the chip pads 112, which will form the bumps, are rearranged to face a predetermined direction. For example, as illustrated in FIG. 4, the chip pads 112 may be arranged to face the upper portion of the drawing.

이때 일렬로 반도체칩(110)들을 배치할 수 있다. 일렬로 반도체칩(110)들을 배치하여 각 반도체칩(110)들의 칩 패드(112)에 순차적으로 범프를 형성하여 공정의 효율을 향상할 수 있다. 반도체칩(110)들은 콘베이어, 받침대와 같은 캐리어 부재 상에 재배치할 수 있다. 이 때 도 5에서와 같이 칩 패드(112)가 용액(171)을 향하도록 반도체칩(110)들을 배치하는 것이 바람직하다. 즉 칩 패드(112)가 캐리어 부재와 접하지 않도록 반도체칩(110)들을 배치한다. In this case, the semiconductor chips 110 may be arranged in a line. By arranging the semiconductor chips 110 in a row, bumps may be sequentially formed on the chip pads 112 of the semiconductor chips 110, thereby improving efficiency of the process. The semiconductor chips 110 may be rearranged on a carrier member such as a conveyor and a pedestal. In this case, as shown in FIG. 5, it is preferable to arrange the semiconductor chips 110 so that the chip pads 112 face the solution 171. That is, the semiconductor chips 110 are disposed such that the chip pads 112 do not contact the carrier member.

도 5는 칩 패드(112)에 범프를 형성하기 위한 공정을 개략적으로 도시한 단면도이다. 각각의 반도체칩(110)을 용액(171)이 담긴 배쓰(bath:170)에 넣는다. 용액(171)은 범프를 형성하기 위한 금속을 포함할 수 있다. 용액(171)은 니켈, 은, 알루미늄 또는 금을 포함할 수 있다.도 5는 범프를 형성하기 위하여 무전해 도금을 이용한 공정을 도시하고 있다. 이 경우 별도의 마스크가 없어도 범프가 칩 패드(112)상에 용이하게 선택적으로 형성될 수 있다. 무전해 도금을 이용한 공정에서 니켈을 포함한 용액을 사용하는 것이 바람직하다. 도시하지 않았으나 전해 도금법으로 칩 패드(112)상에 범프를 형성할 수도 있다. 이 경우 용액(171)은 범프를 형성하기 위한 전해액이고, 극성이 다른 전극과 전원부가 준비 된다. 전원부에 연결된 두 전극 중 하나는 전해액에 연결되고 다른 하나는 반도체칩(110)의 칩패드(112)에 연결하여 범프를 전해 도금법으로 형성할 수 있다. 전해 도금법을 이용할 경우에 전해액으로 은 또는 금을 포함한 용액이 바람직하다.5 is a cross-sectional view schematically illustrating a process for forming bumps on the chip pad 112. Each semiconductor chip 110 is placed in a bath 170 containing the solution 171. The solution 171 may include metal for forming bumps. The solution 171 may comprise nickel, silver, aluminum or gold. FIG. 5 illustrates a process using electroless plating to form bumps. In this case, bumps may be easily formed on the chip pad 112 even without a separate mask. It is preferable to use a solution containing nickel in the process using electroless plating. Although not shown, bumps may be formed on the chip pads 112 by electroplating. In this case, the solution 171 is an electrolyte for forming bumps, and electrodes and power supplies having different polarities are prepared. One of two electrodes connected to the power supply unit may be connected to the electrolyte, and the other may be connected to the chip pad 112 of the semiconductor chip 110 to form a bump by an electroplating method. In the case of using the electrolytic plating method, a solution containing silver or gold as the electrolyte is preferable.

도 5에서는 한 개의 반도체칩(110)만을 도시하였다. 그러나 전술한 대로 반도체칩(110)들을 재배치하고 나서 순차적으로 용액(171)을 통과하게 하여 범프를 형성할 수 있다. 이 때 배쓰(170)의 크기에 따라서 반도체칩(110)을 배열하여 순차적으로 배쓰(170)를 통과하게 될 반도체칩(110)들의 수를 결정할 수 있다. 분리된 반도체칩(110)들을 캐리어 부재상에 배치한 경우에는 캐리어 부재를 이동하여 범프를 형성할 수 있다. 이 때 반도체칩(110)의 칩 패드(112)는 캐리어 부재의 반대 방향을 향하게 된다. 즉 칩 패드(112)는 용액(171)을 향한다. In FIG. 5, only one semiconductor chip 110 is illustrated. However, as described above, the semiconductor chips 110 may be rearranged and then sequentially passed through the solution 171 to form bumps. In this case, the number of the semiconductor chips 110 to sequentially pass through the bath 170 may be determined by arranging the semiconductor chips 110 according to the size of the bath 170. When the separated semiconductor chips 110 are disposed on the carrier member, the carrier member may be moved to form bumps. At this time, the chip pad 112 of the semiconductor chip 110 faces the opposite direction of the carrier member. In other words, the chip pad 112 faces the solution 171.

도 6을 참조하면 범프(130)가 칩 패드(112)상에 형성된 것이 도시되어 있다. 범프(130)는 후속 공정에서 솔더볼과 같은 단자가 결합될 부분으로 전기적 특성이 우수한 금속성분으로 형성하는 것이 바람직하다. Referring to FIG. 6, bumps 130 are formed on the chip pads 112. The bump 130 may be formed of a metal component having excellent electrical characteristics as a portion to which terminals such as solder balls are coupled in a subsequent process.

도 7은 도 6의 B의 확대도이다. 범프(130)는 제1 층(131) 및 제2 층(132)을 포함한다. 제1 층(131)은 니켈을 포함할 수 있고, 제2 층(132)는 금을 포함할 수 있다. 니켈을 이용하여 제1 층(131)을 형성한 경우에 니켈막의 산화를 방지하도록 제2 층(132)을 형성할 수 있다.FIG. 7 is an enlarged view of B of FIG. 6. The bump 130 includes a first layer 131 and a second layer 132. The first layer 131 may include nickel and the second layer 132 may include gold. When the first layer 131 is formed of nickel, the second layer 132 may be formed to prevent oxidation of the nickel film.

그러나 본 발명은 이에 한정되지 않는다. 단일층으로 범프(130)를 형성할 수도 있다. 즉 니켈, 은, 금 또는 알루미늄과 같은 금속을 이용하여 단일층으로 범프(130)를 형성할 수도 있다. However, the present invention is not limited thereto. The bump 130 may be formed in a single layer. That is, the bump 130 may be formed in a single layer using a metal such as nickel, silver, gold, or aluminum.

종래에 범프(130)를 칩 패드(112)상에 형성하는 경우에 웨이퍼(100)를 절단하지 않고 범프(130)를 형성하였다. 범프(130)를 형성하고 나서 웨이퍼(100)를 각 반도체 칩(110)별로 절단하였다. 이는 대량 생산을 하기 위한 목적이었다. Conventionally, when the bump 130 is formed on the chip pad 112, the bump 130 is formed without cutting the wafer 100. After the bumps 130 were formed, the wafers 100 were cut for each semiconductor chip 110. This was for mass production.

통상적으로 복수의 웨이퍼(100)를 하나의 배쓰(170)에 넣어서 한번에 범프(130)를 형성하는 경우가 많았다. Typically, the bumps 130 are formed at one time by putting the plurality of wafers 100 in one bath 170.

그러나 이러한 경우 많은 문제가 발생한다. 웨이퍼(100)제조 기술의 발전에 따라 웨이퍼(100)의 직경이 점점 커지고 있는 추세이다. 웨이퍼(100)가 커짐에 따라 범프(130)를 형성하는 배쓰(170)와 같은 범프(130)형성 장비도 대형화되어야 한다. 즉 웨이퍼(100)의 대형화에 따라 범프(130)형성 장비도 계속적으로 대형화하기 위하여 교체해야 할 필요가 있다.However, many problems arise in this case. With the development of the wafer 100 manufacturing technology, the diameter of the wafer 100 is gradually increasing. As the wafer 100 grows larger, bump forming apparatuses such as the bath 170 forming the bumps 130 need to be enlarged. That is, as the size of the wafer 100 increases, the bump 130 forming equipment needs to be replaced in order to continuously increase the size of the wafer 100.

또한 용액(171)이 담긴 하나의 배쓰(170)에서 웨이퍼(100)전체 또는 복수의 웨이퍼(100)의 범프(130)형성 공정을 진행하므로 범프(130)형성 공정을 반복적으로 진행함에 따라 용액(171)의 조건은 초기 조건과 상이하게 변해간다. 범프(130)는 칩 패드(112)및 후속 공정에서 솔더볼들과 결합하게 되므로 반도체 패키지의 전기적 특성에 중요한 영향을 끼치는 부분이다. 범프(130)를 형성하기 위한 재료를 포함하는 용액(171)의 조건 즉 농도, 온도 및 불순물 포함 정도는 범프(130)의 품질에 직접 영향을 끼친다. 종래에는 용액(171)의 조건이 쉽게 변하여 범프(130)의 품질을 향상하는 데 한계가 있었다.In addition, since the process of forming the bumps 130 of the entire wafer 100 or the plurality of wafers 100 is performed in one bath 170 containing the solution 171, the solution of the bumps 130 may be repeatedly formed. The condition of 171 changes differently from the initial condition. Since the bump 130 is coupled to the solder pads in the chip pad 112 and subsequent processes, the bump 130 has an important influence on the electrical characteristics of the semiconductor package. The conditions of the solution 171 including the material for forming the bumps 130, that is, the concentration, the temperature and the degree of impurity inclusion, directly affect the quality of the bumps 130. Conventionally, the condition of the solution 171 is easily changed, there is a limit to improve the quality of the bump 130.

또한 웨이퍼(100)에 구비된 복수의 반도체 칩(110)중에는 공정 진행 중에 이물의 침입, 패터닝 오류 및 기타 문제로 인하여 불량이 발생한 반도체 칩(110)이 존재한다. 웨이퍼(100)전체를 배쓰(170)에 넣어 범프(130)를 형성할 경우 불필요한 반도체 칩(110)에 대하여서도 공정을 진행하므로 공정의 낭비이고, 불량이 발생한 반도체 칩(110)이 배쓰(170)에 있는 동안 그 반도체 칩(110)에서 이물 등이 떨어져 나오게 되면 그러한 이물들은 정상의 반도체 칩(110)에도 불량을 발생할 수 있다.In addition, among the plurality of semiconductor chips 110 provided in the wafer 100, there is a semiconductor chip 110 in which a defect occurs due to foreign matter intrusion, patterning error, and other problems. In the case where the entire wafer 100 is placed in the bath 170 to form the bump 130, the process is also performed for the unnecessary semiconductor chip 110, which is a waste of the process, and the semiconductor chip 110 in which the defect occurs is the bath 170. If foreign matters and the like come off the semiconductor chip 110 while the), such foreign matters may also cause defects in the normal semiconductor chip 110.

본 발명의 범프 형성 방법은 웨이퍼(100)를 반도체 칩(110)별로 절단하는 공정을 진행하고 나서 반도체 칩(110)단위로 범프(130)형성 공정을 수행한다. 반도체칩(110)별로 공정을 진행하므로 용액(170)이 담긴 배쓰(170)를 대형화할 필요가 없다. 즉 웨이퍼(100)크기가 변하여도 배쓰(170)를 교체할 필요가 없다. In the bump forming method of the present invention, a process of cutting the wafer 100 for each semiconductor chip 110 is performed, and then a bump 130 forming process is performed for each semiconductor chip 110. Since the process is performed for each semiconductor chip 110, it is not necessary to enlarge the bath 170 containing the solution 170. That is, even if the size of the wafer 100 changes, there is no need to replace the bath 170.

반도체 칩(110)별로 공정을 진행하므로 배쓰(170)의 용액(171)의 조건을 초기 조건으로 관리하는 것이 용이하다. 또한 범프 형성 공정을 진행함에 따라 용액(171)의 조건이 변하여도 배쓰(170)가 크지 않으므로 용액(171)의 교체가 용이하 다.Since the process is performed for each semiconductor chip 110, it is easy to manage the conditions of the solution 171 of the bath 170 as initial conditions. In addition, even if the condition of the solution 171 changes as the bump forming process proceeds, the bath 170 is not large, so that the solution 171 can be easily replaced.

또한 반도체 칩(110)의 상태를 미리 파악하여 불량이 발생한 반도체 칩(110)은 범프(130)형성 공정을 진행하지 않을 수 있어 공정의 낭비를 막을 수 있고 불량이 발생한 반도체 칩(110)으로부터 나온 이물 등으로 인한 다른 반도체 칩(110)의 불량 발생을 방지할 수 있다.In addition, the semiconductor chip 110 having a failure by grasping the state of the semiconductor chip 110 may not proceed with the bump 130 forming process, thereby preventing waste of the process and coming from the defective semiconductor chip 110. It is possible to prevent the occurrence of defects of the other semiconductor chip 110 due to foreign matters.

도 8 내지 도 12는 본 발명의 다른 실시예에 관한 반도체칩용 범프 형성 방법을 순차적으로 도시한 도면들이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다. 8 to 12 are diagrams sequentially illustrating a bump forming method for a semiconductor chip according to another embodiment of the present invention. For convenience of explanation, the description will be focused on the differences from the above-described embodiment.

도 8을 참조하면 반도체 칩(210)들이 각각 절단되어 있는 것이 도시되어 있다. 전술한 실시예의 도 1 및 도 2에 도시된 웨이퍼가 절단되지 않은 상태는 본 실시예와 서로 동일하므로 본 실시예에서는 설명을 생략한다.Referring to FIG. 8, the semiconductor chips 210 are respectively cut. 1 and 2 of the above-described embodiment is not cut in the state is the same as the present embodiment, so the description is omitted in this embodiment.

반도체 칩(210)들은 각각 기판(201)상에 형성된 칩 패드(212)를 포함한다. The semiconductor chips 210 each include a chip pad 212 formed on the substrate 201.

도 9는 본 실시예의 칩 패드(212)에 범프를 형성하기 위한 공정을 진행하기 위한 롤투롤(roll to roll)장치를 개략적으로 도시한 도면이다.FIG. 9 schematically illustrates a roll to roll apparatus for performing a process for forming bumps on the chip pad 212 of the present embodiment.

장치는 롤(250), 콘베이어(260) 및 배쓰(270)를 포함한다. 롤(250)은 두 개의 롤로 구비된다. 하나는 회수롤, 다른 하나는 공급롤의 역할을 한다. The apparatus includes a roll 250, a conveyor 260 and a bath 270. Roll 250 is provided with two rolls. One serves as a recovery roll and the other as a feed roll.

롤(250)에는 콘베이어(260)가 연결된다. 반도체 칩(210)은 콘베이어(260)에 올려져 배쓰(270)로 이동할 수 있다.The conveyor 260 is connected to the roll 250. The semiconductor chip 210 may be mounted on the conveyor 260 and moved to the bath 270.

도 10은 반도체 칩(210)이 콘베이어(260)에 놓인 것을 도시한 개략적인 평면도이다. 콘베이어(260)에 반도체칩(210)을 일렬로 배치할 수 있다. 그러나 본 발명 은 이에 한정되지 않는다. 배쓰(270), 콘베이어(256) 및 반도체 칩(210)의 크기 및 형태에 따라서 반도체 칩(210)들을 재배치 할 수 있다. 이를 통하여 반도체 칩(210)을 롤투롤 방식으로 배쓰(270)로 용이하게 이동하고 범프 형성 공정의 효율을 향상한다.10 is a schematic plan view showing the semiconductor chip 210 placed on the conveyor 260. The semiconductor chips 210 may be arranged in a line on the conveyor 260. However, the present invention is not limited thereto. The semiconductor chip 210 may be rearranged according to the size and shape of the bath 270, the conveyor 256, and the semiconductor chip 210. Through this, the semiconductor chip 210 is easily moved to the bath 270 in a roll-to-roll manner, and the efficiency of the bump forming process is improved.

도 11을 참조하면 반도체 칩(210)이 배쓰(270)에 놓여있는 것이 도시되어 있다. 반도체 칩(210)은 롤(250)에 연결된 콘베이어(260)를 통하여 배쓰(270)로 이동된다. 반도체 칩(210)을 용액(271)이 담긴 배쓰(270)에 일정 시간 동안 담근 채 범프를 형성할 수 있다. 롤(250)의 회전 속도를 조절하여 반도체 칩(210)이 배쓰(270)에 머무르는 시간을 조절할 수 있다.Referring to FIG. 11, the semiconductor chip 210 is placed in the bath 270. The semiconductor chip 210 is moved to the bath 270 through the conveyor 260 connected to the roll 250. The bump may be formed while the semiconductor chip 210 is immersed in the bath 270 containing the solution 271 for a predetermined time. The rotational speed of the roll 250 may be adjusted to control the time the semiconductor chip 210 stays in the bath 270.

도 12를 참조하면 칩 패드(212)상에 범프(230)가 형성된 것이 도시되어 있다. 본 발명은 웨이퍼를 반도체 칩(210)별로 절단한 후에 범프(230)를 형성한다. 반도체 칩(110)단위로 범프(230)를 형성하므로 웨이퍼가 대형화되어도 배쓰(270)를 교체할 필요가 없고 용액(271)의 관리가 용이하다. Referring to FIG. 12, bumps 230 are formed on the chip pads 212. The present invention forms the bump 230 after cutting the wafer for each semiconductor chip 210. Since the bumps 230 are formed in the semiconductor chip unit 110, the bath 270 does not need to be replaced even when the wafer is enlarged, and the solution 271 is easily managed.

또한 불량이 발생한 반도체 칩(210)을 미리 분류하여 범프(230)형성 시에 다른 반도체 칩(210)들에 불량을 일으키게 하는 것을 방지할 수 있다.In addition, by classifying the semiconductor chip 210 in which a failure occurs in advance, it is possible to prevent the semiconductor chip 210 from causing defects when the bumps 230 are formed.

또한 본 실시예는 각각 분리된 반도체 칩(210)을 롤투롤(roll to roll)이송 장치를 이용하여 배쓰(270)로 이동한다. 반도체 칩(210)을 롤(250)에 연결된 콘베이어(260)에 적절하게 재배치하여 연속적으로 각각의 반도체 칩(210)에 대하여 배쓰(270)에서 범프(230)를 형성할 수 있다. In addition, according to the present embodiment, the separated semiconductor chips 210 are moved to the bath 270 by using a roll to roll transfer device. The semiconductor chip 210 may be rearranged appropriately in the conveyor 260 connected to the roll 250 to continuously form the bump 230 in the bath 270 for each semiconductor chip 210.

도시하지 않았으나 콘베이어(260)를 용이하게 이동하도록 롤러들을 배치할 수 있고, 콘베이어(260)의 텐션 유지를 위한 텐션 유지 부재를 더 포함할 수 도 있다. Although not shown, rollers may be disposed to easily move the conveyor 260, and may further include a tension holding member for maintaining the tension of the conveyor 260.

이를 통하여 작은 배쓰(270)에서 반도체 칩(210)단위로 범프(230)를 형성하는 경우에도 공정의 효율을 향상하여 범프 형성 공정의 효율이 향상될 수 있다.Accordingly, even when the bumps 230 are formed in the semiconductor chip 210 in the small bath 270, the efficiency of the bump forming process may be improved by improving the efficiency of the process.

도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

도 1 내지 도 7은 본 발명의 일 실시예에 관한 반도체칩용 범프 형성 방법을 순차적으로 도시한 도면들이다.1 to 7 are diagrams sequentially illustrating a bump forming method for a semiconductor chip according to an embodiment of the present invention.

도 8 내지 도 12는 본 발명의 다른 실시예에 관한 반도체칩용 범프 형성 방법을 순차적으로 도시한 도면들이다. 8 to 12 are diagrams sequentially illustrating a bump forming method for a semiconductor chip according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

100: 웨이퍼 101, 201: 기판100: wafer 101, 201: substrate

110, 210: 칩 112, 212: 칩패드110, 210: chip 112, 212: chip pad

120: 절단 영역 130, 230: 범프120: cutting area 130, 230: bump

170, 270 배쓰 171, 271: 용액170, 270 bath 171, 271: solution

250: 롤 260: 콘베이어250: roll 260: conveyor

Claims (6)

칩 패드를 구비하는 복수의 반도체칩이 형성된 웨이퍼를 준비하는 단계;Preparing a wafer on which a plurality of semiconductor chips including chip pads are formed; 상기 웨이퍼를 절단하여 상기 반도체칩들을 각각 분리하는 단계;Cutting the wafer to separate the semiconductor chips; 상기 반도체칩들의 칩 패드가 동일한 방향을 향하도록 상기 분리된 반도체칩들을 재배치하는 단계; 및분리된 상기 반도체칩들의 상기 칩 패드상에 범프를 형성하는 단계를 포함하는 반도체칩용 범프 형성 방법.Rearranging the separated semiconductor chips such that chip pads of the semiconductor chips face the same direction; And forming bumps on the chip pads of the separated semiconductor chips. 제1 항에 있어서,The method according to claim 1, 상기 범프는 무전해 도금법으로 형성하는 단계를 포함하는 반도체칩용 범프 형성 방법.The bump is a bump forming method for a semiconductor chip comprising the step of forming by electroless plating. 제1 항에 있어서,The method according to claim 1, 상기 분리된 반도체칩들을 재배치하는 단계에서 상기 반도체칩들의 면 중 상기 칩 패드가 없는 면이 소정의 캐리어에 부착되어 재배치되는 단계를 포함하는 반도체칩용 범프 형성 방법.And rearranging the separated semiconductor chips, wherein the chip pad-less surface of the semiconductor chips is attached to a predetermined carrier and rearranged. 제1 항에 있어서,The method according to claim 1, 상기 분리된 반도체칩을 롤투롤 이송 장치에 의하여 이동하여 연속적으로 범프를 형성하는 단계를 포함하는 반도체칩용 범프 형성 방법.And bumping the separated semiconductor chip by a roll-to-roll transfer device to continuously form bumps. 제4 항에 있어서,5. The method of claim 4, 상기 분리된 반도체칩을 일렬로 상기 롤투롤 이송 장치에 배치하는 단계를 포함하여 상기 반도체칩상에 순차적으로 상기 범프를 형성하는 반도체칩용 범프 형성 방법.And forming the bumps sequentially on the semiconductor chip, including disposing the separated semiconductor chips in a row in the roll-to-roll transfer device. 삭제delete
KR1020080034674A 2008-04-15 2008-04-15 Forming method of bump for semiconductor chip KR101237963B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080034674A KR101237963B1 (en) 2008-04-15 2008-04-15 Forming method of bump for semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034674A KR101237963B1 (en) 2008-04-15 2008-04-15 Forming method of bump for semiconductor chip

Publications (2)

Publication Number Publication Date
KR20090109293A KR20090109293A (en) 2009-10-20
KR101237963B1 true KR101237963B1 (en) 2013-02-27

Family

ID=41552613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034674A KR101237963B1 (en) 2008-04-15 2008-04-15 Forming method of bump for semiconductor chip

Country Status (1)

Country Link
KR (1) KR101237963B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174309A (en) 1997-08-27 1999-03-16 Toshiba Corp Semiconductor device and manufacture thereof
KR0182506B1 (en) * 1995-10-28 1999-03-20 김광호 Method of manufacturing high density mounting package
JP2005353960A (en) 2004-06-14 2005-12-22 Shinko Electric Ind Co Ltd Electroless plating method
KR100650762B1 (en) 2005-10-25 2006-11-27 주식회사 하이닉스반도체 Manufacture method of pad redistribution package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0182506B1 (en) * 1995-10-28 1999-03-20 김광호 Method of manufacturing high density mounting package
JPH1174309A (en) 1997-08-27 1999-03-16 Toshiba Corp Semiconductor device and manufacture thereof
JP2005353960A (en) 2004-06-14 2005-12-22 Shinko Electric Ind Co Ltd Electroless plating method
KR100650762B1 (en) 2005-10-25 2006-11-27 주식회사 하이닉스반도체 Manufacture method of pad redistribution package

Also Published As

Publication number Publication date
KR20090109293A (en) 2009-10-20

Similar Documents

Publication Publication Date Title
US7339279B2 (en) Chip-size package structure and method of the same
US20020192867A1 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US8637963B2 (en) Radiation-shielded semiconductor device
TWI416636B (en) Method of forming package structure
US20110053318A1 (en) Fabrication method of package structure
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
US7326638B2 (en) Method for manufacturing semiconductor device
KR101971402B1 (en) Manufacturing method of pcb using transparent carrier
JP4072141B2 (en) Manufacturing method of semiconductor device
US20070087547A1 (en) Wafer structure with electroless plating metal connecting layer and method for fabricating the same
KR101237963B1 (en) Forming method of bump for semiconductor chip
JP3569386B2 (en) Method for manufacturing semiconductor integrated circuit device, module substrate obtained by the method, and electronic device
KR100927778B1 (en) Semiconductor Package Manufacturing Method
US6969623B1 (en) Semiconductor device and method for manufacturing the same
KR102168405B1 (en) Dual type solder ball placement system
CN112466828B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN211017006U (en) Panel assembly, wafer package and chip package
JP2004079816A (en) Chip-shaped electronics component and its fabricating process, quasi-wafer used for the process and its fabricating process and mounting structure
JP2002124527A (en) Method for manufacturing chip electronic component and method for manufacturing dummy wafer used therefor
TWI405273B (en) Method of fabricating package structure
KR102278278B1 (en) Ball tool for dual type solder ball placement system
KR102286549B1 (en) Dual type solder ball placement system
JP2014096414A (en) Semiconductor device manufacturing method and semiconductor device
JP3723524B2 (en) Manufacturing method of semiconductor device
JP3408473B2 (en) Solder ball mounter and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 8