KR970019245A - 멀티 타스크 환경에서 공통메모리를 통한 프로세서간 통신 방법 - Google Patents
멀티 타스크 환경에서 공통메모리를 통한 프로세서간 통신 방법 Download PDFInfo
- Publication number
- KR970019245A KR970019245A KR1019950031986A KR19950031986A KR970019245A KR 970019245 A KR970019245 A KR 970019245A KR 1019950031986 A KR1019950031986 A KR 1019950031986A KR 19950031986 A KR19950031986 A KR 19950031986A KR 970019245 A KR970019245 A KR 970019245A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- common memory
- board
- flag
- response
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/4612—LAN interconnection over narrowband networks, e.g. N-ISDN, PSTN, X.25
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6475—N-ISDN, Public Switched Telephone Network [PSTN]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Telephonic Communication Services (AREA)
- Meter Arrangements (AREA)
Abstract
본 발명은 통신처리시스템중에서, 서비스 처리를 담당하는 서비스 접속 장치(ISAP;Information Service Access Processing)는 서비스 가입자의 다양한 요구 사항을 가능한 모두 수용하여야 하고, 전화망과 패킷망의 교량역활로서, 이들 망을 통한 데이터의 송수신을 담당하게 되는데, 전화망을 통한 가입자의 비동기 데이터 처리를 주 프로세서인 서비스 처리부에서 담당하지 않고 입출력 전용 프로세서인 데이터 처리부를 두어 처리하게 함으로써, 프로세서 보드의 효율을 향상 시켰다. 이들 프로세서간의 데이터 송수신을 위하여 데이터 처리부의 공통 메모리 사용을 위한 동기화 기술, 데이터 처리부에서 동작하는 16개 채널의 송신 타스크의 공통 메모리에 대한 상호 배제 보장, 그리고 채널간 상호 영향을 미치지 않고 독립적인 입출력 보장, 그리고 데이터 송수신시 각 데이터의 송수신 확인등을 수행함으로써 통신처리 시스템의 서비스 효율을 담당하고 있는 ISAP의 성능을 향상시킨 공통 메모리를 통한 프로세서간 통신방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 공통 메모리의 구성도.
제3도는 공통 메모리를 통한 송신 처리 흐름도.
제4도는 공통 메모리를 통한 데이터 수신 처리 흐름도.
Claims (3)
- 전화 망 가입자의 관리와 서비스 전과정을 관할하며, 시스팀 버스(13)에 연결된 주 프로세서 보드(12)와, 데이터 송수신을 위한 공통메모리를 내장하고 있으며, 시스팀 버스(13)를 통하여 가입자의 비동기 데이터 처리를 전담하는 서버 보드(11)를 구비한 통신처리시스템 서비스 접속장치에 적용되는 공통메모리를 통한 데이터 수신방법에 있어서, 주 프로세서 보드(12)가 서버 보드에 인터럽트를 발생시키기 위하여 사용하는 인터럽트 인에이블 레지스터 영역(31), 실제 데이터의 송수신이 이루어지는 영역으로 채널번호, 전송되는 데이터의 종류, 데이터 길이, 실제 전송되어지는 데이터를 포함하는 송수신 메시지 구조 영역(32, 36), 주 프로세서 보드(12)와 서버 보드(11)간에 데이터 전송을 위한 동기화 플래그 영역으로서의 동기화 요구 플래그 영역(33, 37), 동기화 응답 플래그 영역(34, 38), 데이터 채널 플래그 영역(35, 39)을 공통메모리가 구비하도록 하는 제1단계와, 메시지를 수신하면 채널번호를 읽어 보드 명령어인지 판단하는 제2단계와, 모드 명령 수신시 명령어 종류와 메시지 길이를 읽고 큐(queue)에 송신(post)한 후 큐를 검사하는 제3단계와, 검사결과 큐가 차있으면(full), 공통메모리의 동기화 응답 플래그에 큐가 차있음을 표시하여 큐로의 송신을 미리 방지하고 동기화 요구 플래그에 응답(ACK)표시하여 공통메모리의사용 권한을 해제하는 제4단계와, 상기 제2단계 에서의 판단결과 가입자 메시지인 경우는 명령어 종류와 메시지 길이를 읽고 큐(queue)에 송신(post)한 후 큐를 검사하는 제5단계와, 검사결과 큐가 차있으면 공통 메모리의 데이터 채널 플래그에 큐가 차있음을 표시하여 큐로의 송신을 미리 방지하고 동기화 요구 플래그에 응답(ACK) 표시하여 공통 메모리의 사용 권한을 해제하는 제6단계를 포함하는 것을 특징으로 하는 공통메모리를 통한 데이터 수신방법.
- 전화 망 가입자의 관리와 서비스 전과정을 관할하며, 시스팀 버스(13)에 연결된 주 프로세서 보드(12)와, 데이터 송수신을 위한 공통메모리를 내장하고 있으며, 시스팀 버스(13)를 통하여 가입자의 비동기 데이터 처리를 전담하는 서버 보드(11)를 구비한 통신처리시스템 서비스 접속장치에 적용되는 공통메모리를 통한 데이터 송신방법에 있어서, 주 프로세서 보드(12)가 서버 보드에 인터럽트를 발생시키기 위하여 사용하는 인터럽트 인에이블 레지스터 영역(31), 실제 데이터의 송수신이 이루어지는 영역으로 채널번호, 전송되는 데이터의 종류, 데이터 길이, 실제 전송되어지는 데이터를 포함하는 송수신 메시지 구조 영역(32, 36), 주 프로세서 보드(12)와 서버 보드(11)간에 데이터 전송을 위한 동기화 플래그 영역으로서의 동기화 요구 플래그 영역(33, 37), 동기화 응답 플래그 영역(34, 38), 데이터 채널 플래그 영역(35, 39)을 공통메모리가 구비하도록 하는 제1단계와, 정해진 서버보드(12)의 공통메모리에 있는 가입자의 데이터 채널 플래그가 수신 응답 상태인지를 확인하는 제2단계와, 수신 응답상태가 아니면 카운트를 증가하여 일정횟수까지 반복 수행하면서 대기하여 버퍼가 소거되기를 대기하고, 응답 대기상태에서 액세스 권한을 얻은 후 공통메모리를 액세스 하는 제3단계와, 서버보드(12)의 공통메모리에 있는 동기화 요구 플래그가 수신 응답 상태인지를 확인하는 제4단계와, 수신 응답상태가 아니면 대기하고, 수신 응답 상태이면 데이터를 공통 메모리에 쓰고, 공통 메모리의 데이터 채널 플래그와 동기화 요구 플래그를 소거하여 데이터 송신 표시와 공통 메모리의 액세스 권한을 해제하는 제5단계를 포함하는 것을 특징으로 하는 공통메모리를 통한 데이터 송신방법.
- 전화 망 가입자의 관리와 서비스 전과정을 관할하며, 시스팀 버스(13)에 연결된 주 프로세서 보드(12)와, 데이터 송수신을 위한 공통메모리를 내장하고 있으며, 시스팀 버스(13)를 통하여 가입자의 비동기 데이터 처리를 전담하는 서버 보드(11)를 구비한 통신처리시스템 서비스 접속장치에 적용되는 공통메모리를 통한 보드 명령어송신방법에 있어서, 주 프로세서 보드(12)가 서버 보드에 인터럽트를 발생시키기 위하여 사용하는 인터럽트 인이블 레지스터 영역(31), 실제 데이터의 송수신이 이루어지는 영역으로 채널번호, 전송되는 데이터의 종류, 데이터 길이, 실제 전송되어지는 데이터를 포함하는 송수신 메시지 구조 영역(32, 36), 주 프로세서 보드(12)와 서버 보드(11)간에 데이터 전송을 위한 동기화 플래그 영역으로서의 동기화 요구 플래그 영역(33, 37), 동기화 응답 플래그 영역(34, 38), 데이터 채널 플래그 영역(35, 39)을 공통메모리가 구비하도록 하는 제1단계와, 정해진 서버보드(12)의 공통메모리에 있는 가입자의 동기화 응답 플래그가 수신 응답 상태인지를 확인하는 제2단계와, 수신 응답상태가 아니면 카운트를 일정횟수까지 반복 수행하면서 대기하여 버퍼가 소거되기를 기다리고, 수신 응답 상태이면 응답 대기 상태에서 액세스 권한을 얻은 후 공통메모리를 액세스 하는 제3단계와, 서버보드의 공통메모리에 있는 동기화 요구 플래그가 수신 확인 상태인지를 확인하는 제4단계와, 수신 확인상태가 아니면 대기하고, 수신 확인 상태이면 보드 명령을 공통 메모리에 쓰고, 공통 메모리의 동기화 응답 플래그와 동기화 요구 플래그를 소거하여 보드 명령 송신 표시와 공통 메모리의 액세스 권한을 해제하는 제5단계를 포함하는 것을 특징으로 하는 공통메모리를 통한 보드 명령어 송신방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950031986A KR0173057B1 (ko) | 1995-09-26 | 1995-09-26 | 멀티 타스크 환경에서 공통메모리를 이용한 프로세서간 통신 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950031986A KR0173057B1 (ko) | 1995-09-26 | 1995-09-26 | 멀티 타스크 환경에서 공통메모리를 이용한 프로세서간 통신 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019245A true KR970019245A (ko) | 1997-04-30 |
KR0173057B1 KR0173057B1 (ko) | 1999-03-30 |
Family
ID=19427931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950031986A KR0173057B1 (ko) | 1995-09-26 | 1995-09-26 | 멀티 타스크 환경에서 공통메모리를 이용한 프로세서간 통신 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0173057B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140092066A (ko) * | 2013-01-15 | 2014-07-23 | 삼성전자주식회사 | 이종 멀티코어 프로세서를 이용하는 전자장치에서 전력효율을 개선하기 위한 방법 및 장치 |
CN112106036A (zh) * | 2019-08-29 | 2020-12-18 | 深圳市大疆创新科技有限公司 | 一种交互方法、设备、系统及可读存储介质 |
-
1995
- 1995-09-26 KR KR1019950031986A patent/KR0173057B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140092066A (ko) * | 2013-01-15 | 2014-07-23 | 삼성전자주식회사 | 이종 멀티코어 프로세서를 이용하는 전자장치에서 전력효율을 개선하기 위한 방법 및 장치 |
CN112106036A (zh) * | 2019-08-29 | 2020-12-18 | 深圳市大疆创新科技有限公司 | 一种交互方法、设备、系统及可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
KR0173057B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
KR870006478A (ko) | 네트워크 인터페이스 장치 | |
CN111431757B (zh) | 虚拟网络的流量采集方法及装置 | |
KR950033892A (ko) | 데이타 처리 시스템 | |
KR950033893A (ko) | 데이타 처리 시스템 | |
KR930014077A (ko) | 자원의 이용가능도에 의거한 아비트레이션 방법 및 장치 | |
KR970702523A (ko) | 인터페이스 장치 및 방법(interface device and method) | |
JP2010165022A (ja) | プロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体 | |
US20020085575A1 (en) | Interface control of communication between a control processor and a digital signal processor | |
EP0317481A2 (en) | Remote storage management mechanism and method | |
TW200304094A (en) | Apparatus and method of transferring data from one partition of a partitioned computer system to another | |
US20080104614A1 (en) | Method and apparatus for multiple slaves to receive data from multiple masters in a data processing system | |
KR970019245A (ko) | 멀티 타스크 환경에서 공통메모리를 통한 프로세서간 통신 방법 | |
KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
US6345332B1 (en) | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions | |
JP3076312B2 (ja) | ボタン電話システム | |
JPH08339354A (ja) | ネットワーク分散処理システム | |
Simoncic et al. | Shipnet: A real-time local area network for ships | |
KR940002722A (ko) | 2개의 cpu로 구성된 시스템에서의 cpu간 데이타 전송 및 동기화방법 | |
KR100308146B1 (ko) | 음성인식시스템의메시지처리방법 | |
JP3068427B2 (ja) | メッセージ制御装置 | |
JP2971119B2 (ja) | 複数プロセッサシステムにおける高速データ転送方式 | |
KR100693601B1 (ko) | 멀티 프로세서간 데이터 통신장치와 그 방법 | |
KR100590171B1 (ko) | Isdn 메시지 처리 장치 및 방법 | |
JPS62204362A (ja) | ネツトワ−クによる共有メモリ方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 17 |
|
EXPY | Expiration of term |