KR970019014A - 집중 파라메타 평형 불평형 변성기(lumped rarameter balun) - Google Patents

Abstract

자기 결합을 사용하지 않고 모노리식 마이크로파 집적회로(Monolithic Microwave Integrated Circuit)에 쉽게 일체로 형성되는 평형 불평형 변성기는 집중 파라메타 유도 회로 소자와 용량 회로 소자로 형성된다. 하나의 실시예에 도시된 종단 회로는 공통 모드 신호의 반사를 방지하기 위해 사용된다.

Description

집중 파라메타 평형 불평형 변성기(LUMPED RARAMETER BALUN)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

도8은 본 발명의 원리에 따라 구성된 시그마/델타 4-포트 하이브리드로서 평형 불평형 변성기의 다른 실시예의 회로도.

Claims (5)

1. 제1 출력단자와 제2 출력단자를 갖는 평형 입력단과 접지 전압 레벨에 대하여 하나의 전압 레벨을 갖는 싱글 엔드 입력 신호를 수신하기 위한 싱글 엔드 입력 단자를 갖는 불평형 출력단 사이에 평형 불평형 변성기 인터페이스를 형성하는 방법에 있어서, 각각 제1 단자와 제2 단자를 가지며 각각 L1, L2 및 L3의 인덕턴스를 가지고 서로 분리되어 직렬 연결된 적어도 제1 인덕터, 제2 인덕터 및 제3 인덕터를 구비하여 L의 인덕턴스를 갖는 유도 소자와, 제1 단자와 제2 단자를 가지며 상기 유도 소자에 병렬로 연결되고 C의 용량을 갖는 용량 소자를 포함하는 집중 파라메타 LC 병령 공진 회로를 제공하는 단계로서 여기서, 상기 제1 인덕터의 제1 단자는 제1 노드에서 용량 소자의 제1 단자에 연결되고 제2 단자는 제2 노드에서 제2 인덕터의 제1 단자에 연결되며, 상기 제3 인덕터의 제1 단자는 제3 노드에서 제2 인덕터의 제2 단자에 연결되고 제2 단자는 제4 노드에서 용량 소자의 제2 단자에 연결되며, 병렬 LC 회로는 {1/(2π√LC)}와 동일한 공진 주파수에 의해 특징지어지는 바의 단계와; 병렬 LC 회로의 제2 노드를 접지단에 연결하는 단계와; 상기 제1 노드와 제3 노드를 상기 평형 입력단의 출력 단자에 연결하여 평형 입력단에 의해 제공되고 공진 주파수 근처에 집중된 입력 신호 밴드폭을 갖는 평형 불평형 변성기 입력 신호를 받아들이는 단계로서, 여기서 상기 평형 불평형 변성기 입력 신호는 상기 제1 노드와 제3 노드의 입력 신호 전압 레벨이 접지 전압 레벨에 대하여 동일 크기 및 반대 극성을 갖는 기수 모드 여기와, 상기 제1 노드와 제3 노드의 입력 신호 전압 레벨이 접지 전압 레벨에 대하여 동일 극성을 갖는 우수 모드 여기에 의해 특징지어지는 바의 단계; 및 기수 모드 여기 평형 불평형 변성기 입력 신호가 수신될 때 거의 동일한 평형 및 불평형 포트 전류 크기와 전압 크기를 강요하는 LC 병렬 공진 회로의 공진 상태를 싱글 엔드 평형 불평형 변성기 출력 신호에 제공하기 위해, 또 우수 모드 여기 평형 불평형 변성기 입력 신호가 수신될 때 싱글 엔드 입력에 제공되는 전압과 전류를 감쇄시키기 위해 불평형 출력단의 싱글 엔드 입력 단자에 제4 노드를 연결하는 단계를 포함하는 것을 특징으로 하는 평형 불평형 변성기 인터페이스 형성 방법.
2. 제1항에 있어서, 상기 L2는 L1 또는 L3보다 더 큰 것을 특징으로 하는 평형 불평형 변성기 인터페이스 형성 방법.
3. 제1항에 있어서, 상기 평형 불평형 변성기 인터페이스 형성 방법은 제1 단자와 제2 단자를 가지며 입력 신호 밴드폭 내의 주파수들을 위한 공통 모드 에너지를 흡수하는 종단 소자를 제공하는 단계를 더 포함하며, 상기 제2 노드를 연결하는 단계는 상기 제2 노드를 상기 종단 소자의 제1 단자에 연결하는 단계; 및 상기 종단 소자의 제2 단자를 상기 접지 전압 레벨에 연결하는 단계를 포함하는 것을 특징으로 하는 평형 불평형 변성기 인터페이스 형성 방법.
4. 평형 출력 신호를 제공하는 하나의 평형 입력단 및 싱글 엔드 입력 신호를 수신하는 하나의 출력단과, 평형 입력단으로부터 전송된 상기 평형 출력 신호를 수신하는 제1 입력 포트와 제2 입력 포트를 가지며 상기 불평형 실글 엔드 입력 신호를 불평형 출력단에 제공하는 하나의 출력 포트를 갖는 평형 불평형 변성기 인터페이스를 포함하며, 평형 출력 신호와 싱글 엔드 입력 신호의 전압 레벨이 접지 전압 레벨에 참조되는 장치에 있어서, 각각 제1 단자와 제2 단자를 가지며 각각 L1, L2, 및 L3의 인덕턴스를 가지고 서로 분리되어 직렬 연결된 적어도 제1 인덕터, 제2 인덕터 및 제3 인덕터를 구비하여 L의 인덕턴스를 갖는 유도 소자로서, 제1 인덕터의제1 단자는 제1 노드에 연결되고 제2 단자는 제2 노드에 연결되며, 제2 인덕터의 제1 단자는 제2 노드에 연결되며, 제3 인덕터의 제1 단자는 제3 노드에 연결되고 제2 단자는 제4 노드에 연결되는 바의 유도 소자; 및 제1 단자 및 제2 단자를 가지며 C의 용량을 갖고, 유도 소자와 병렬로 연결되며, 제1 단자는 상기 제1 노드에 연결되고 제2 단자는 상기 제4 노드에 연결된 용량 소자를 구비하며, 상기 유도 소자와 용량 소자는 {1/(2π√LC)}와 동일한 공진 주파수의 특성을 갖는 병렬 LC 회로를 구비하며, 상기 제1 노드 및 제3 노드는 상기 평형 출력 신호를 수신하고, 상기 제2 노드는 접지 전압에 연결하며, 상기 제4 노드는 상기 실글 엔드 입력 신호를 제공하는 것을 특징으로 하는 평형 불평형 변성기 인터페이스.
5. 제4항에 있어서, 상기 평형 불평형 변성기 인터페이스는 주 표면을 갖는 모노리식 마이크로파 집적 회로에 일체로 형성되고, 상기 제1 인덕터, 제2 인덕터 및 제3 인덕터는 모노리식 마이크로파 집적 회로의 주 표면에 배열된 도전체로 형성되며, 상기 캐패시터는 상기 모노리식 마이크로파 집적 회로에 일체로 형성된 층 구조인 것을 특징으로 하는 평형 불평형 변성기 인터페이스.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.