Claims (8)
직렬로 된 압축 데이타를 입력받아 병렬의 신호로 변환하여 출력하는 병렬 변환수단과; 상기 병렬 변환수단으로부터 출력되는 신호를 입력받아, 그 값에 해당하는 스텝사이즈를 생성하여 출력하는 비교값 생성수산과; 상기 비교값 생성수산으로부터 출력되는 스텝사이즈를 입력받아, 상기 병렬변환수단으로부터 출력되는 데이타에 따라 압축된 데이타를 복원하여 차이값을 생성하여 출력하는 복원수단과; 상기 복원수단으로부터 출력되는 차이값 신호를 입력받아 직전의 데이타에 의하여 보정하여 완성된 신호를 출력하는 보정수단으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 복원기.Parallel conversion means for receiving serial compressed data and converting the result into parallel signals; A comparison value generation algorithm for receiving a signal output from the parallel conversion means and generating and outputting a step size corresponding to the value; Restoring means for receiving the step size outputted from the comparison value generating operation, restoring the compressed data according to the data output from the parallel conversion means, and generating and outputting a difference value; And a correcting means for receiving the difference value signal outputted from said restoring means, correcting it by the immediately preceding data, and outputting a completed signal.
제1항에 있어서, 상기 병렬 변환수단의 구성은, 시프트 레지스터로 이루어져 있는 것을 특징으로 하는 적용 차분 펄스 부호 변조 방식의 복원기.The reconstructor of an applied differential pulse code modulation method according to claim 1, wherein the parallel conversion means comprises a shift register.
제1항에 있어서, 상기 비교값 생성수단은, 스텝사이즈를 생성하는 데에 있어서, 직전의 스텝사이즈값을 궤환하여 이용하는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 복원기.The reconstructor of an adaptive differential pulse code modulation method according to claim 1, wherein said comparison value generating means feeds back the step size value immediately before generating the step size.
제3항에 있어서, 상기 비교값 생성수산의 구성은, 상기 병렬변환수단으로부터 출력되는 신호를 입력받아 그에 해당하는 색인을 출력하는 디코더와; 상기 디코더로부터 출력되는 신호를 입력받아 궤환되어 입력되는 신호를 가산하여 출력하는 제1가산기와; 상기 제1가산기로부터 출력되는 신호를 입력받아 그 신호의 크기를 제한하여 상기 제1가산기로 궤환시키는 제1리미터와; 상기 제1리미터로부터 출력되는 신호를 입력받아 해당하는 스텝사이즈를 출력하는 기억수단으로 이루어져 있는 것을 특징으로 하는 적용 차분 펄스 부호 변조 방식의 복원기.4. The apparatus of claim 3, wherein the configuration of the comparison value generation algorithm comprises: a decoder for receiving a signal output from the parallel conversion means and outputting an index corresponding thereto; A first adder which receives a signal output from the decoder and adds the feedback signal to be output; A first limiter receiving a signal output from the first adder and limiting the magnitude of the signal to return to the first adder; And a storage means for receiving a signal output from the first limiter and outputting a corresponding step size.
제4항에 있어서, 상기 기억수단의 구성은, 롬으로 이루어져 있는 것을 특징으로 하는 적용 차분 펄스 부호 변조 방식의 복원기.5. The recoverer of the applied differential pulse code modulation system according to claim 4, wherein the storage means comprises a ROM.
제1항에 있어서, 상기 복원수단은 아래의 식을 만족하는 것을 특징으로 하는 적용 차분 펄스 부호 변조 방식의 복원기.2. The recoverer of claim 1, wherein the restoring means satisfies the following equation.
차이값 = (압축 데이타 × 스텝사이즈/4) + 스텝사이즈/8Difference Value = (Compression Data × Step Size / 4) + Step Size / 8
제6항에 있어서, 상기 복원수단의 구성은, 상기 비교값 생성수산의 기억수단으로부터 출력되는 신호를 입력받아 임시 저장하였다가 출력하는 레지스터와; 상기 병렬변환수단으로부터 출력되는 병렬 압축 데이타의 값에 따라 동작하여, 상기 레지스터로부터 출력되는 신호와, 그 신호를 1비트 오른쪽으로 자리이동시킨 신호와, 그 신호를 2비트 오른쪽으로 자리이동시킨 신호의 출력을 제어하는 스위칭 수단과; 상기 스위칭 수단으로 부터 출력되는 각각의 신호를 입력받아 상기 레지스터로부터 출력되어 오른쪽으로 3비트 자리이동시킨 신호와 함께 가산하여 출력하는 제2가산기와; 상기 병렬변환수단으로부터 출력되는 부호 신호(SGN)를 입력받아 상기 제2가산기로부터 출력되는 신호의 각 비트와 논리연산하여 출력하는 배타적 논리합으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 복원기.7. The apparatus of claim 6, wherein the restoring means comprises: a register which receives a signal output from the storage means of the comparison value generation and operation, and temporarily stores and outputs the signal; Operating in accordance with the value of the parallel compressed data outputted from the parallel conversion means to convert the signal output from the register, the signal shifted to the right by 1 bit, and the signal shifted to the right by 2 bits. Switching means for controlling the output; A second adder which receives each signal outputted from the switching means, adds the signal outputted from the register and adds it with the signal shifted to the right by 3 bits; A reconstructor of an adaptive differential pulse code modulation method comprising an exclusive OR of receiving a code signal SGN output from the parallel conversion means and performing logical operation on each bit of a signal output from the second adder .
제1항에 있어서, 상기 보정수단의 구성은, 상기 복원수단으로부터 출력되는 신호를 입력받아 직전의 예상 값을 가산하여 출력하는 제3가산기와; 상기 제3가산기로부터 출력되는 신호를 입력받아 그 값을 제한하여 출력하는 제2리미터로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조방식의 복원기.2. The apparatus of claim 1, wherein the correcting means comprises: a third adder which receives a signal output from the restoring means, adds and outputs an expected previous value; And a second limiter configured to receive a signal output from the third adder and limit and output a signal of the third adder.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.