KR970013210A - 다층 금속 배선 구조의 반도체 소자의 층간 절연막 평탄화 방법 - Google Patents
다층 금속 배선 구조의 반도체 소자의 층간 절연막 평탄화 방법 Download PDFInfo
- Publication number
- KR970013210A KR970013210A KR1019950024403A KR19950024403A KR970013210A KR 970013210 A KR970013210 A KR 970013210A KR 1019950024403 A KR1019950024403 A KR 1019950024403A KR 19950024403 A KR19950024403 A KR 19950024403A KR 970013210 A KR970013210 A KR 970013210A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- flow rate
- etching
- metal wiring
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 다층 금속 배선 구조의 반도체 소자의 충간 절연막의 평탄화 방법을 개시한다. 개시된 방법은, 반도체기판상의 하층 금속 배선상에 단차를 갖는 절연막을 형성하는 단계; 상기의 절연막상에 단차를 갖는 질화막을 형성하는 단계; 상기의 질화막상에 감광막을 도포하는 단계; 산소 플라즈마를 사용하여 상기의 감광막을 에치백하는 단계; 낮은 단차에서 존재하는 잔류 감광막의 부분 및 높은 단차에서 존재하는 질화막의 부분을 동시에 동일한 식각 속도로서 에치백하는 단계; 낮은 단차에서 존재하는 잔류 질화막의 부분 및 높은 단차에서 존재하는 절연막의 부분을 동시에 동일한 식각 속도로서 에치백하는 단계; 및 상기 절연막을 과도식각하여 평탄화하는 단계를 포함한다. 개시된 방법에 의하면 충간 절연막의 보다 신뢰성 있는 평탄화를 달성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는(가) 내지 (바)는 본 발명의 실시예에 관련되는 반도체 소자의 층간 절연막의 평탄화 방법을 공정 순서적으로 도시하는 반도체 소자의 요부 단면도.
Claims (5)
- (가) 반도체 기판상의 하층 금속 배선상에 단차를 갖는 절연막을 형성하는 단계; (나) 상기의 절연막상에 단차를 갖는 질화막을 형성하는 단계; (다)상기의 질화막상에 감광막을 도포하는 단계; (라) 산소 플라즈마를 사용하여 상기의 감광막을 에치백하는 단계; (마) 낮은 단차에서 존재하는 잔류 감광막의 부분 및 높은 단차에서 존재하는 질화막의 부분을 도시에 동일한 식각 속도로소 에치백하는 단계; (바) 낮은 단차에서 존재하는 잔류 질화막 부분 및 높은 단차에서 존재하는 절연막 부분을 동시에 동일한 식각 속도로서 에치백하는 단계; 및 (사) 상기 절연막을 과도 식각하여 평탄화하는 단계를 포함하는 것을 특징으로 하는 다층 금속 배선 구조의 반도체 소자의 충간 절연막의 평탄화 방법.
- 제1항에 있어서, 단계(가)에서 형성된 절연막의 두께가 8000∼15000Å이고, 단계(나)에서 형성된 질화막의 두께가 300∼1000Å이고 단계(다)에서 형성된 감광막의 두께가 1.1∼2.0㎛이고, 그리고 단계(사) 이후에 존재하는 절연막의 두께가 3000∼6000Å인 것을 특징으로 하는 다층 금속 배선 구조의 반도체 소자의 층간 절연막의 평탄화 방법.
- 제1항 또는 제2항에 있어서, 단계(라)에서의 식각 조건은 압력이 10 ∼ 50㎝ Torr, 전력이 500∼800Watt 자력이 50∼100Gauss, O2 유속이 10∼100SCCM, 그리고 Ar 유속이 10∼50SCCM인 것을 특징으로 하는 다층 금속 배선 구조의 반도체 소자의 충간 절연막의 평탄화 방법.
- 제1항 또는 제2항에 있어서, 단계(마)에서의 식각 조건은 압력이 100∼300m Torr, 전력이 500∼800Wtt, 자력이 50∼100Gauss, CF4 유속이 50∼150SCCM, O2 유속이 1∼10SCCM, 그리고 Ar 유속이 50∼100SCCM인 것을 특징으로 하는 다층 금속 배선 구조의 반도체 소자의 충간 절연막의 평탄화 방법.
- 제1항 또는 제2항에 있어서, 단계(바)에서의 식각 조건은 압력이 30∼80m Torr, 전력이 500∼800Wtt, 자력이 50∼100Gauss, CHF3 유속이 20∼50SCCM, CF4 유속이 30∼80SCCM, O2 유속이 1∼10SCCM, 그리고 Ar 유속이 50∼100SCCM인 것을 특징으로 하는 반도체 소자의 층간 절연막의 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024403A KR970013210A (ko) | 1995-08-08 | 1995-08-08 | 다층 금속 배선 구조의 반도체 소자의 층간 절연막 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024403A KR970013210A (ko) | 1995-08-08 | 1995-08-08 | 다층 금속 배선 구조의 반도체 소자의 층간 절연막 평탄화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970013210A true KR970013210A (ko) | 1997-03-29 |
Family
ID=66595299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950024403A KR970013210A (ko) | 1995-08-08 | 1995-08-08 | 다층 금속 배선 구조의 반도체 소자의 층간 절연막 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970013210A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499396B1 (ko) * | 2002-10-31 | 2005-07-05 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR101027266B1 (ko) * | 2007-10-22 | 2011-04-06 | 어플라이드 머티어리얼스, 인코포레이티드 | 하나 이상의 유전층을 형성시키는 방법 및 시스템 |
-
1995
- 1995-08-08 KR KR1019950024403A patent/KR970013210A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499396B1 (ko) * | 2002-10-31 | 2005-07-05 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR101027266B1 (ko) * | 2007-10-22 | 2011-04-06 | 어플라이드 머티어리얼스, 인코포레이티드 | 하나 이상의 유전층을 형성시키는 방법 및 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4818334A (en) | Method of etching a layer including polysilicon | |
| US6605540B2 (en) | Process for forming a dual damascene structure | |
| JPH08148470A (ja) | 半導体装置の製造方法 | |
| KR950034682A (ko) | 반도체 소자의 금속배선 제조방법 | |
| US5554888A (en) | Semiconductor device wiring structure | |
| KR970013210A (ko) | 다층 금속 배선 구조의 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR970077353A (ko) | 반도체 디바이스의 제조 방법 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH03194932A (ja) | 半導体装置の製造方法 | |
| US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
| KR100299380B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100455443B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100312031B1 (ko) | 반도체소자제조방법 | |
| KR100260523B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH06104343A (ja) | 半導体装置及び半導体製造方法 | |
| KR100307489B1 (ko) | 반도체디바이스의다층배선방법 | |
| KR100399602B1 (ko) | 반도체 디바이스용 금속 배선 제조 방법 | |
| KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR970053524A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970013044A (ko) | 반도체소자의 비아콘택 형성방법 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| KR970052398A (ko) | 반도체 장치의 제조방법 | |
| TW356589B (en) | Fabricating method for metal interconnection of integrated circuit | |
| KR970018199A (ko) | 반도체 장치의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |