KR970012213A

KR970012213A - 개인용 보안장치에서의 암호화 해시 알고리즘 자체검사용 자동 데이터 발생

Info

Publication number: KR970012213A
Application number: KR1019960036665A
Authority: KR
Inventors: 에이치. 차일드즈 매튜; 엠. 노크로스 토마스
Original assignee: 존 엠. 클락3세; 내쇼날 세미컨덕터 코포레이션
Priority date: 1995-08-31
Filing date: 1996-08-30
Publication date: 1997-03-29
Also published as: DE19635107A1; US5623545A

Abstract

본 발명에 따르면, 초기화 값으로부터 해시하기 위한 데이터를 자동적으로 발생하여 연속적으로 추가 입력 데이터 공급에 대한 필요대신 독립적으로 실행하는 하드웨어 해시 알고리즘 블럭을 포함한다. 본 발명에 따른 이러한 접근은 고 고장 검사 범위를 달성하기 위해 해시될 입력 데이터를 연속적으로 공급할 필요성을 제거하므로써 종래 기술의 문제점을 해결한다. 이것은 하드웨어를 검사하기 위해 필요한 퍼엄웨어와 검사 벡터의 크기를 감소시킨다. 또한, 하드웨어 부가 해시할 새로운 데이터를 자동적으로 발생시키므로, 다른 하드웨어 모듈이 병렬적으로 검사될 수 있다. 이것은 전체 검사 시간과 비용을 감소시킨다. 다수의 고정 길이 서브블럭을 입력해야 하는 요건을 제거하기 위해, 추가의 서브블럭은 하드웨어 확장 하수를 사용하여 초기 서브블럭으로부터 생성되고, 하드웨어는 소정수의 서브블럭에 대해 독립적으로 계속 실행한다. 해시 하드웨어는 확장함수 W〔i〕=W〔i-3〕xor W〔i-8〕xor W〔i-14〕xor W〔i-16〕를 사용하여 현존 데이터를 새로운 데이터로 확장하고, 여기서 W

〔i-x〕는 초기 서브블럭으로부터 시작된다. 비선형 xor함수를 이용하는 것에 의해, W〔i〕는 W〔i-3〕,W〔i-8〕,W〔i-14〕, 혹은 W〔i-16〕중 임의의 것이 랜덤인 경우 랜덤 데이터이다. 이 확장 함수는 새로운 W값이 해시되어 있는 다른 W값과 상이하기 쉬우므로 고 고장 검사 범위를 달성하는데 유용하다. 이 확장 함수는 보안 해시 표준 FIPS PUB 180과 FIPS PUB 180-1(1비트 위치 좌 회전 이동을 포함한다)에 의해 규정된 대로 보안해서 알고리즘에 의해 이용되기 때문에 사용하기 편리하다.

Description

개인용 보안장치에서의 암호화 해시 알고리즘 자체검사용 자동 데이터 발생

제3도는 본 발명에 따른 자동 데이터 발생을 사용하여 해시 함수에 대한 검사를 수행하는 방법을 도시한다,

제4도는 본 발명에 따른 하드웨어 해시 함수 구현부를 갖는 제품을 위한 전형적인 칩 레벨 아키텍쳐를 도시한다,

제5도는 본 발명의 바람직한 실시예에 따른 보안 해시 알고리즘용 모델 레벨 하드웨어 구성을 도시한다.

Claims

T개의 M비트 메시지 블럭을 입력으로 직렬적으로 취해서 출력으로 H비트 메시지 다이제스트를 생성하는 하드웨어계 해시 함수 구현부로서, 하드웨어 함수는 M비트 메시지 블럭을 E비트 확장 메시지 블럭으로 변환하는 하드웨어 데이터 확장 함수를 포함하는 하드웨어계 해시 함수 구현부 검사방법으로서, (a) 소정의 입력M비트 검사 메시지 블럭 MB(1)을 하드웨어계 해시 함수 구현부로 으로드하는 단계, 1과 T사이의 각 i에 대해, (b) i번째 M비트 검사 블럭 MB(i)에 하드웨어 데이터 확장 함수를 수행하여 i번째 E비트 확장 검사 메시지 블럭을 생성하는 단계, (c) i번째 E비트 확장 검사 메시지 블럭 EMB(i)에 하드웨어 해시 함수를 수행하여 i번째 H비트 메시지 다이제스트 MD(i)를 생성하는 단계, (d) i번째 E비트 확장 검사 메시지 블럭의 일부를 입력으로 취하는 하드웨어 데이터 확장 함수를 이용하여 i+1번째 M비트 검사 메시지 블럭 MB(i+1)을 발생하는 단계, (e) 하드웨어계 해시 함수 구현부에 의해 T번째 H비트 메시지 다이제스트를 출력하는 단계로 이루어진 하드웨어계 해시 함수 구현부 검사 방법.
제1항에 있어서, M=512, E=2056, 및 H=160인 하드웨어계 해시 함수 구현부 검사 방법.
제2항에 있어서, 하드웨어 데이터 확장 함수는 하드웨어 해시 동작당 W비트 서브블럭을 생성하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제3항에 있어서, 하드웨어 데이터 확장 함수는 다음의 W비트 서브블럭을 생성하기 위한 2개 이상의 W비트 서브블럭의 비트방향 배타적 논리합을 포함하는 것인 하드웨어계 히시 함수 구현부 검사 방법.
제4항에 있어서, W=32이고 하드웨어 해시 동작은 32비트 서브블럭에 행해지고, 각 후속 검사 메시지 블럭 MB(i+1)은 16개의 서브블럭 MB(i+1)〔0:15〕를 포함하며, 확장 메시지 블럭 EMB(i)는 80개의 32비트 확장 서브블럭 EMB(i)〔0:79〕을 포함하고, 하드웨어 데이터 확장 함수는 t=64 내지 79에 대해 비트 방향 논리확장 동작을 행하여 4개의 이전에 연산된 서브블럭을 비트방향 배타적 논리합에 의해 후속 메시지 블럭 t-64번째 서브블럭 MB(i+1)〔t-64〕을 생성하는 것에 의해 단계(d)를 수행하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제4항에 있어서, W=32이고 하드웨어 해시 동작은 32비트 서브블럭에 행해지고, 각 후속 검사 메시지 블럭 MB(i+1)은 16개의 서브블럭 MB(i+1)〔0:15〕를 포함하며, 확장 메시지 블럭 EMB(i)는 80개의 32비트 확장 서브블럭 EMB(i) 〔0:79 〕을 포함하고, 하드웨어 데이터 확장 함수는 t=64 내지 78에 대해 비트 방향 논리확장 동작을 행하여 4개의 이전에 연산된 서브블럭을 비트 방향 배타적 논리합에 의해 후속 메시지블럭 t-64번째 서브블럭 MB(i-1) 〔t-64〕을 생성하고, t=79에 대해 후속 메시지 블럭 t-64번째 서브블럭에 최종 메시지 블럭 서브블럭 EMB(i)〔t〕을 할당하는 것에 의해 단계(d)를 수행하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제5항에 있어서, 4개의 이전에 연산된 서브블럭은 EMB(i)〔t〕,t<78에 대해 EMB(i) 〔i+2〕, 그렇지 않은 경우 EMB(i+1) 〔i-78〕, t<72에 대해 EMB(i) 〔t+8〕,그렇지 않은 경우 MB(i+1)[t-72], t<67에 대해 EMB[t+13], 그렇지 않은 경우 MB(i+1)〔t-67〕인 하드웨어계 해시 함수 구현부 검사 방법.
제6항에 있어서, 4개의 이전에 연산된 서브 블럭은 EMB(i) 〔t〕,t<78에 대해 EMB(i) 〔t+2〕, 그렇지 않은 경우 EMB(i+1) 〔t-78〕, t<72에 대해 EMB(i) 〔t+8〕, 그렇지 않은 경우 MB(i+1) 〔t-72〕, t<67에 대해 EMB〔t+13〕, 그렇지 않은 경우 MB(i+1) 〔t-67〕인 하드웨어계 해시 함수 구현부 검사 방법.
제8항에 있어서, 다음 메시지 블럭 서브블럭은 MB(i+1) 〔t+64〕은 FP제어 비트가 발생되지 않을 때 1비트 위치만큼 죄 회전이동되는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제9항에 있어서, 하드웨어 해시 함수는 보안 해시 알고리즘인 하드웨어계 해시 함수 구현부 검사 방법.
제10항에 있어서, 검사 메시지 블럭 계수기 ATCNT의 최하위비트는 FP제어비트에 라이트되고, 검사메시지 블럭 계수기 ATCNT는 각 검사 메시지 블럭 i에서 감분되는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제 8항에 있어서, 하드웨어 데이터 확장 함수는 로드 W_데이터 입력, 선택 레지스터 출력, 및 레지스터 선택입력을 갖는 K 깊이 W비트 폭 선입선출 레지스터 파일, 제1 및 제2 XOR입력을 갖고 하나의 XOR출력을 생성하는 W비트폭 비트 방향 XOR게이트, 로드PXOR입력과 내용 PXOR출력을 갖는 중간 확장 데이터를 저장하는 W비트폭 부분 PXOR누산기 플립플롭을 구비하고, XOR출력은 으로드 PXOR입력에 접속되고, 내용PXOR출력은 제1XOR입력에 접속되며, 제2XOR입력은 선택 레지스터 출력에 접속되는 것인 하드웨어계 해시함수 구현부 검사 방법.
제12항에 있어서, 하드웨어 데이터 확장 함수는 연속입력과, 좌 시프트 입력을 갖는 XOR출력 1비트 위치를 선택적으로 시프트하고, 확장 서브 블럭 출력을 생성하는 좌시프트 멀티플렉서를 또한 구비하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제13항에 있어서, 하드웨어 데이터 확장 함수는 외부적으로 공급된 입력 혹은 확장 서브블럭 출력을 입력으로서 선택하고 으로드 W_데이터 입력을 생성하는 입력 멀티플렉서를 또한 구비하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제1항에 있어서, T번째 H비트 메시지 다이제스터를 기지의 정답과 비교하여 검사 결과를 결정하는 단계를 또한 구비하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제12항에 있어서, 단계 (b)와 (d)는 PXOR플립플롭을 클리어하는 단계, K깊이 레지스터 파일의 레지스터 선택 입력을 통하여 제1레지스터를 선택하고 XOR출력을 PXOR플립플롭으로 으로드하는 단계, K깊이 레지스터 파일의 레지스터 선택 입력을 통하여 제2레지스터를 선택하고 XOR출력을 PXOR플립플롭으로 으로드하는 단계, K깊이 레지스터 파일의 레지스터 선택 입력을 통하여 제3레지스터를 선택하고 XOR출력을 PXOR플립플롭으로 으로드하는 단계, K깊이 레지스터 파일의 레지스터 선택 입력을 통하여 제4레지스터를 선택하고 XOR출력을 K깊이 레지스터 파일의 최종 기억 장소로 으로드하는 단계로 이루어지는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제1항에 있어서, 단계(a)에 앞서, 자동 검사 제어비트를 세트하는 단계, T-1을 검사 메시지 블럭 계수기 ATCNT로 으로드하는 단계, 5개의 초기화 상수를 H레지스터로 으로드하는 단계를 또한 구비하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제17항에 있어서, 단계(a)는 J=0 내지 15에 대해 j번째 32비트 검사 메시지 블럭 서브블럭 Mj(i)을 해시 함수 구현부 데이터 저장 장치부로 으로드하는 단계를 포함하는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제18항에 있어서, 해시 함수 구현부 데이터 저장 장치부는 16깊이 32비트 폭 선입 선출 버퍼인 것인 하드웨어계 해시 함수 구현부 검사 방법.
제 19항에 있어서, 해시 함수 구현부 데이터 저장 장치부는 현재의 W값과 15개의 다음 W값을 저장하기 위해 사용되는 것인 하드웨어계 해시 함수 구현부 검사 방법.
제 20항에 있어서, 단계(C)는 해시 함수 구현부 데이터 저장 장치부로부터 현재의 W값과 하나 이상의 다음 W값을 리드하는 단계, 현재의 W값과 하나 이상의 W값에 대해 비트 방향 논리 XOR함수를 수행하여 확장 W값을 생성하는 단계, 확장 W값을 해시 함수 구현부 데이터 기억장치부로 라이트하는 단계를 포함하는 것인 하드웨어계 해시 함수 구현부 검사 방법.

※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.