KR970009857B1 - 반도체소자의 미세패턴 제조방법 - Google Patents
반도체소자의 미세패턴 제조방법 Download PDFInfo
- Publication number
- KR970009857B1 KR970009857B1 KR1019930029275A KR930029275A KR970009857B1 KR 970009857 B1 KR970009857 B1 KR 970009857B1 KR 1019930029275 A KR1019930029275 A KR 1019930029275A KR 930029275 A KR930029275 A KR 930029275A KR 970009857 B1 KR970009857 B1 KR 970009857B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- film
- etched layer
- forming
- high reflection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000000059 patterning Methods 0.000 title 1
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 230000000694 effects Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002778 food additive Substances 0.000 description 1
- 235000013373 food additive Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 210000000813 small intestine Anatomy 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용 없음.
Description
제1도는 (a)~(c)는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도.
제2도는 노광공정시 위치에 따른 광컨트라스트를 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기관 13 : 피시각층
15 : 고반사막 17 : 네가티브 감광막
19 : 포지티브 감광막 20 : 노광마스크
본 발명의 반도체소장의 미세패턴 제조방법에 관한 것으로서, 특히, 피시각층상에 고반사막을 도포하고 네가티브 감광막을 사용하여 일차 사진식각하여 고반사막 패턴을 형성하고, 동일한 노광마스크를 사용하고 고반사막의 반사 특성을 이용하여 포지티브 감광막으로 형성하고자 하는 패턴을 형성하여 상기 피시각층까지, 식각하여 공정마진 및 신뢰성을 향상시킬 수 있는 반도체 소자의 미세패턴 제조방법에 관한 것이다.
일반적으로 초미세 패턴 형성 가공에 있어서 사진현상시 필요한 마스크이미지 컨트라스트(Mask Image Contrast) 향상에 따라 초미세 패턴을 형성할 수 있다.
종래 반도체 소자의 미세패턴 제조 방법을 살펴보면 다음과 같다.
먼저, 반도체 기판상에 감광막을 도포한 후, 상기 감광막의 패턴으로 예정된 부분에 대응하는 광차단막패턴이 형성되어 있는 노광마스크를 통하여 감광막을 선택 노광하여 노광영역을 형성한다. 그다음 상기 감광막의 노광/비노광 부분을 제거하여 감광막을 패턴을 형성한다.
이때 상기 노광 마스크의 광차단막 패턴들이 스테퍼의 광분해능 이하의 패턴간격(이하 스페이라 칭함)으로 형성되어 있으면, 광의 회절에 의해 넓은 면적에 약한 에너지로 노광되기 때문에 정확한 패턴이 형성되지 않고, 노광영역에 감광막 잔류층이 남게 된다. 따라서, 정확한 미세 패턴의 형성이 어려워 반도체 소자의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.
일반적인 축소 노광장치(stepper)를 이용하는 리소그래피(lihography) 공정용 노광마스크의 패턴 싸이즈는 보통 i-Line파장(λ=365nm)에서는 0.35㎛ 이하 크기의 패턴 형성이 어렵고, 엑시머(Excimer) 파장(λ=248nm)에서는 0.30㎛ 이하의 패턴 형성이 어려우며, 이는 상기의 노광마스크를 통과하면서 회절된 빛이 웨이퍼(wafer)의 비 노광영역에 입사됨과 동시에 사각 입사되어 웨이퍼기판에서 난반사되어 더욱 이미지 커트라스트를 떨어뜨린다.
따라서 이미지 컨트라스트를 향상시키기 위하여 노광마스크를 위상반전 마스크(phast shift mask)를 사용하거나, 웨이퍼 전면에 컨트라스트 향상층(contrast enhancement layer;CEL)이나 난반사막(Antk Reflectance Coating;ARC)을 도포한후 마스크 공정을 진행하고 있다.
그러나 상기와 같은 방법들은 각각 문제점이 있는데, 위상반전마스크는 제조가 어렵고, 사용되는 물질의 특성이 좋지 않아 공정수율이 떨어져 초미세 패턴 형성이 기대에 못미치고 있다.
또한 상기와 같이 스테퍼의 광분해능을 향상시키기 위하여 노광장치의 광파장을 짧게 하거나, 랜즈 구경을 증가시키거나, 장비의 정밀도를 증가시키고 있으나 이러한 방법들은 반도체소자의 제조단가를 상승시키며, 기술적으로 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 기판상에 고반사막을 형성한 후, 네가티브 감광막으로 패턴잉한 다음 포지티브 감광막으로 패턴을 형성하여 상기 고반사막과 기판을 식각하여 적은 노광에너지로도 충분한 크기의 에너지가 감광막에 전달되도록 하여 촛점심도 및 공정마진을 증가시켜 공정수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은 반도체기관상에 피식각층을 형성하는 공정과, 상기 피식각층상에 피식각층보다 반사율이 높은 물질로 된 고반사막을 형성하는 공정과, 상기 고반사막상에 패턴을 예정된 부분을 비노광영역으로 정의하는 노광마스크를 사용하여 네가티브 감광막 패턴을 형성하는 공정과, 상기 고반사막을 네가티브 감광막 패턴을 마스크로 식각하여 고반사막 패턴을 형성하고 네가티브 감광막 패턴을 제거하는 공정과, 상기 노광마스크를 사용하여 고반사막 패턴을 노출시키는 포지티브 감광막 패턴을 형성하는 공정과, 상기 포지티브 감광막 패턴을 마스크로 노출되어 있는 상기 고반사막과 피식각층을 순차적으로 식가가하여 피식각층패턴을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 제조방법을 첨부도면을 참조하여 상세히 설명한다.
제1도 (a)~(c)는 본 발명에 따른 반도체소자의 미세패턴 제조공정도로서, 광컨트라스트의 위치에 따른 그래프인 제2도와 연관시켜 설명한다.
먼저, 반도체기판(11)상에 소정제질, 예를 들어 산화막 또는 질화막등으로 식각하고자 하는 피식각층(13)을 형성한 후, 상기 피식각층(13) 상에 피식각층(13)보다는 반사도가 높은 물질, 예를 들어 Al,Si,Cu계 물질을 도포하여 고반사막(15)을 형성한다. 이때 상기 고반사막(13)의 두께는 최대의 에너지 간섭에 의한 정재파 효과가 일어나는 두께 d=(λ/4n)N(여기서 d는 고반사막의 두께 λ는 광파장, n은 굴전율, N은 자연수)로 형성하여 상기 고반사막(15) 표면에서 반사되는 광과, 상기 고반사막(15) 표면에서 반사되는 광과, 상기 고반사막(15)을 통과한 후 피식각층(13) 표면에서 반사되는 광과의 간섭에 의해 광컨트라스크를 증가시킨다.
그다음 상기 고반사막(15)상에 네가티브 감광막(17)을 도포한 후, 상기 네가티브 감광막(17)을 소정의 크롬 패턴이 형성되어 있는 노광마스크(20)를 사용하여 일차로 선택노광한 후, 비노광영역을 현상하여 네가티브 감광막(17) 패턴을 형성한다. 이때 상기 노광마스크(20)는 형성하고자 하는 패턴이 비노광영역이 되도록 크롬패턴이 형성되어 있으며, 상기 네가티브 감광막(17) 패턴은 상기 고반사막(15)의 정재파 효과에 의해 광컨트라스크가 증가되어 보다 미세한 패턴을 형성할 수 있고, 상기 네가티브 감광막(17) 패턴은 고반사막(15)의 반사율이 높으므로 얇은 두께로 형성하여 낮은 노광에너지로 노광하여도 노광에너지가 충분히 감광막에 전달되므로 노광공정시의 공정여유도가 증가된다. 예를 들어 365nm의 파장으로 노광할 때, 피식각층이 실리콘 산화막이면 80% 정도의 빛이 반사되는데, Al을 고반사막으로 사용하면 약 110%의 반사가 일어나 노광에너지를 작게 할 수 있다(제1(a)참조).
그후, 상기 네가티브 감광막(17)을 마스크로 하여 상기 노출되어 있는 고반사막(15)을 제거하여 고반사막(15) 패턴을 형성한 후, 상기 네가티브 감광막(17) 패턴을 제거한다. 그다음 상기 구조의 전표면에 포지티브 감광막(19)을 도포한 후, 상기 노광마스크(20)로 이차로 노광하여 상기 노광 마스크(20)의 크롬패턴이 있는 수직방향의 웨이퍼 내에서 최소의 에너지가 감광수지에 전달한다. 그후, 상기 노광영역을 제거하여 상기 고반사막(15) 패턴을 노출시키는 포지티브 감광막(19) 패턴을 형성한다. 이 상기 포지티브 감광막(19) 패턴은 상기 고반사막(15)의 정재파 효과에 의해 컨트라스트가 향상되어 정확한 패턴이 형성된다(제1도 (b) 참조).
그다음 상기 포지티브 감광막(19) 패턴에 의해 노출되어 있는 고반사막(15)과 그 하부의 피식각층(13) 패턴을 형성한 후, 상기 포지티브 감광막(19) 패턴을 제거한다(제1도 (c) 참조).
여기서 상기 일차 및 이차 노광공정에서의 컨트라스트 곡선 혹은 엠.티.에프(Modulation of Transference Function; 이하 MTF라 칭함)는 증가된다. 즉 이차 노광시 제2도의 점선으로 표시되어 있는 종래의 MTF와 일점쇄선으로 표시된 Al만의 MTF에 비해 컨트라스트의 최소강도 Imin과 최대강도 Imax의 차가 증가되므로 적은 에너지로도 노광영역과 비노광영역간의 충분한 컨트라스트비를 얻을 수 있어 공정마진이 증가된다. 이는 동일한 노광마스크 및 광파장을 사용하는 경우에 노광에너지를 작게하여 노광하면 회절효과가 감소되어 보다 미세한 패턴의 형성이 가능해지기 때문이다.
이때 MTF=(Imax-Imin)/(Imax+Imin)×2)이다.
또한 상기 피식각층(13)의 두께도 가능한 범위내에서 반사도가 적은 두께 D=(λ/4·n)·N로 형성하면 더욱 컨트라스트가 형성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 피식 각층상에 정재파 효과가 최대가 되는 두께로 고반사막을 형성하고, 상기 고반사막상에 네가티브 감광막 패턴을 형성하여 이를 마스크로 고반사막을 식각하여 고반사막 패턴을 형성한 후, 네가티브 감광막패턴을 제거한다. 그다음 상기 구조의 전표면에 포지티브 감광막으로 패턴을 형성하여 고반사막 패턴 그 하부의 피삭각층을 식각하여 피삭각층 패턴을 형성하였으므로, 광컨트라스트 증가에 따라 공정마진(D·O·F: Depth of Fouse)이 커져 공정 수율 및 반도체 소자의 신뢰성이 향상되고, 미세패턴 형성이 용이하여 반도체 소자를 고집적화할 수 있는 이점이 있다.
Claims (4)
- 반도체기관상에 피식각층을 형성하는 공정과, 상기 피식각층상에 피식각층보다 반사율이 높은 물질로 된 고반사막을 형성하는 공정과, 상기 고반사막상에 패턴을 예정된 부분을 비노광영역으로 정의하는 노광마스크를 사용하여 네가티브 감광막 패턴을 형성하는 공정과, 상기 고반사막을 네가티브 감광막 패턴을 마스크로 식각하여 고반사막 패턴을 형성하고 네가티브 감광막 패턴을 제거하는 공정과, 상기 노광마스크를 사용하여 고반사막 패턴을 노출시키는 포지티브 감광막 패턴을 형성하는 공정과, 상기 포지티브 감광막 패턴을 마스크로 노출되어 있는 상기 고반사막과 피식각층을 순차적으로 식가가하여 피식각층패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법.
- 제1항에 있어서, 상기 고반사막을 Al, Si 또는 Cu를 포함하는 물질로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제1항에 또는 제2항에 있어서, 상기 고반사막을 d=(λ/4n)N(여기서 d는 고반사막의 두께, λ는 광파장, n은 굴절율, N은 자연수)에 의해 정재파 효과가 최대가 되는 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제1항에 있어서, 상기 피식각층을 D=(λ/4n)N(여기서 D는 피식각층의 두께, λ는 광파장, n은 굴절율, N은 자연수)에 의해 반사가 최소가 되는 두께로 형성하는 것을 특징으로 하는 반도체소자의 피세패턴 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029275A KR970009857B1 (ko) | 1993-12-23 | 1993-12-23 | 반도체소자의 미세패턴 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029275A KR970009857B1 (ko) | 1993-12-23 | 1993-12-23 | 반도체소자의 미세패턴 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021833A KR950021833A (ko) | 1995-07-26 |
| KR970009857B1 true KR970009857B1 (ko) | 1997-06-18 |
Family
ID=19372320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029275A KR970009857B1 (ko) | 1993-12-23 | 1993-12-23 | 반도체소자의 미세패턴 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970009857B1 (ko) |
-
1993
- 1993-12-23 KR KR1019930029275A patent/KR970009857B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021833A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5881125A (en) | Attenuated phase-shifted reticle using sub-resolution pattern | |
| JP4646367B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100215354B1 (ko) | 패턴 형성 방법 | |
| KR100263900B1 (ko) | 마스크 및 그 제조방법 | |
| US5840447A (en) | Multi-phase photo mask using sub-wavelength structures | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| KR20030038327A (ko) | 패턴의 형성 방법 및 장치의 제조 방법 | |
| JP2001272764A (ja) | 投影露光用フォトマスク、およびそれを用いた投影露光方法 | |
| US5695896A (en) | Process for fabricating a phase shifting mask | |
| EP0134789B1 (en) | Bilevel ultraviolet resist system for patterning substrates of high reflectivity | |
| JP3164039B2 (ja) | フォトマスク及びその製造方法 | |
| US20030203285A1 (en) | Method of fabricating phase shift mask | |
| JPH1083065A (ja) | 位相シフトマスク及びその製造方法 | |
| EP0517382B1 (en) | Method of forming resist pattern on a semiconductor substrate by light exposure | |
| KR0119377B1 (ko) | 반도체장치 제조방법 | |
| KR960015792B1 (ko) | 반도체 소자의 패턴형성용 마스크 제조방법 | |
| KR970009857B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR20020051109A (ko) | 하프톤 마스크의 제조 방법 | |
| JP3091886B2 (ja) | レジストパターンの形成方法 | |
| KR970004421B1 (ko) | 반도체 노광장치 | |
| KR20050007176A (ko) | 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법 | |
| KR100272518B1 (ko) | 감광막 패터닝방법 | |
| JPH06132216A (ja) | パターン形成方法 | |
| KR100393202B1 (ko) | 패턴형성에사용되는마스크및그제조방법 | |
| KR0183706B1 (ko) | 투영 노광 방법, 이에 사용되는 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |