KR970008461B1 - 텔레비젼 신호 발생 장치 및 비디오 신호 처리 장치 - Google Patents

텔레비젼 신호 발생 장치 및 비디오 신호 처리 장치 Download PDF

Info

Publication number
KR970008461B1
KR970008461B1 KR1019900700860A KR900700860A KR970008461B1 KR 970008461 B1 KR970008461 B1 KR 970008461B1 KR 1019900700860 A KR1019900700860 A KR 1019900700860A KR 900700860 A KR900700860 A KR 900700860A KR 970008461 B1 KR970008461 B1 KR 970008461B1
Authority
KR
South Korea
Prior art keywords
signal
pes
video signal
error
coupled
Prior art date
Application number
KR1019900700860A
Other languages
English (en)
Other versions
KR900702729A (ko
Inventor
노만 쉬프 레오나드
셀릭 퓨러 잭
Original Assignee
제너럴 일렉트릭 캄파니
에릭 피. 허맨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니, 에릭 피. 허맨 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR900702729A publication Critical patent/KR900702729A/ko
Application granted granted Critical
Publication of KR970008461B1 publication Critical patent/KR970008461B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/24—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)

Abstract

요약 : 요약없음.

Description

델레비젼 신호 발생 장치 및 비디오 신호 처리 장치
제1도는 본 발명을 구체화하는 텔레비젼 시스템의 블럭 다이어그램.
제2,3 및 제4도는 제1도 회로에서 구현될 수 있는 대안의 신호결합의 회로의 블럭 다이어그램.
제5A도는 본 발명을 구체화하는 적합한 처리 회로를 포함하는 텔레비젼 수상기의 블럭 다이어그램.
제5B도는 본 발명을 이용하는 적합한 콤 필터 장치의 블럭 다이어그램.
제6도는 본 발명의 일 실시예를 포함하는 EDTV 수상기의 블럭 다이어그램.
제7도는 본 발명을 구체화하는 EDTV 시스템을 위해 파라미터 에러 신호를 발생하는 예시적인 회로의 개략적인 다이어그램.
제8도는 제7도 회로를 기술하는데 유용한 TV 신호 포맷의 일부분에 대한 도시도.
제9도는 인코드된 비디오 신호로 전송될 에러 신호를 발생하는 또다른 장치의 개략적인 다이어그램.
제10도는 제7도 회로의 예에 의해 발생된 파라미터 에러 신호(PES)의 발생 주파수를 감소시키는 회로의 블럭 다이어그램.
본 발명은 선명도가 향상된 텔레비젼 시스템에 관한 것이다.
텔레비젼 산업은 표시될 텔레비젼 영상 질 개선에 애써왔다. 여러 기술이 미국 특허 제4,617,589호에 기술된 바와 같은 라인 및 프레임 콤 필터를 이용하는 적합한 휘도/색도분리를 포함하는 표준 방송 텔레비젼 신호를 이용하고 미국 특허 제4,639,784호에 기술된 바와 같은 적합한 순환 필터, 미합중국 특허 제4,598,309호에 기술된 바와 같은 적합한 비비월(non interlaced) 또는 점진적인 주사 표시 주사 장치를 사용하여 이용되어 왔다. 상기 각각의 시스템은 표시될 영상을 상당히 개선시킬 가능성은 있지만, 가능성은 완전히 실현되지 않았다. 각각의 시스템은 특별한 영상의 시퀀스를 개선할 수 있는 가능성이 있다. 한편 예로, 점진적인 영상 또는 카메라 패닝(camera panning) 내의 피사체의 동작을 포함하는 영상 시퀀스에 대해, 영상질은 적합한 처리 제어에 사용된 에러없는 파라미터 검출기 구현 단가의 실패로 고충을 겪어왔다.
영상 질을 개선시키기 위한 보다 야심있는 기술은 현 "표준" 수상기에 의해 수신할 수 있는 전체 신호를 포함하는 동안 휘도 신호 대역폭을 효과적으로 증가시키는 다른 것중에 있는 신호성분을 첨가함으로써 표준 방송 신호로 변화시키는 것이다. 선명도가 특수하거나 확장된 텔레비젼(EDTV) 수상기는 변경된 방송 신호를 수신하도록 발생되어 왔고 현저한 질의 영상을 개선시키도록 첨가된 신호를 이용한다. 상기 시스템에 존재하는 어려움은 신호의 뒤진 양립성(backwoard compatibility)을 유지하는 동안 할당된 채널 스펙트럼 공간에서 충분한 정보를 포함하는 것이다. 선명도가 확장된 시스템의 예는 1988년 2월 콘슈머 일렉트로닉스 IEEE 잡지 34권 1호 엠.에이.이스나르디 등의 명칭 "ACTV 시스템내 디코딩 이슈"(또한 1987년 12월 29일 출원된 미합중국 특허출원 제139,340호에 기술되어 있음)에 기술되어 있다. 이스나르디 등의 시스템에서 세개의 추가 신호 성분은 표준 NTSC 신호에 첨가된다. 상기 신호는 표준 수상기에서 방해/인공물 야기를 피하도록 NTSC 신호에 추가하기 전에 압축된 진폭 및 대역폭이다. V-T 헬퍼 신호로 불린 첨가된 성분의 하나는 비비월된 표시 신호로 비월된 방송 신호를 변환시키도록 EDTV 수상기에 의해 사용된 인터 프레임 차 정보를 포함한다. 상기 신호의 진폭 압축으로 인해, 잡음이 많은 환경에서, 헬퍼 신호는 적절한 정보 제공을 못할 수 있다.
본 발명은 향상된 질의 영상을 발생시키기 위한 텔레비젼 시스템이다. 시스템의 수신측에서 본 발명의 실시예는 신호 파라미터를 적절하게 처리하는 장치를 갖는 비디오 처리 시스템을 포함한다. 상기 처리 장치는 적합한 제어 신호 처리를 위해 제어 신호를 발생하게끔 처리될 신호에 응답하는 신호 파라미터 검출기를 포함한다. 상기 장치는 또 처리될 비디오 신호로 전송된 파라미터 검출기 에러 신호를 추출하는 검출기를 포함한다. 파라미터 검출기와 처리 장치 사이에 결합된 회로는 파라미터 검출기 의해 발생된 그릇된 신호를 보상하도록 파라미터 검출기 에러 신호에 응답한다.
시스템의 전송측에서, 본 발명의 또다른 실시예는 비디오 신호를 발생하는 인코더와, 제어 신호를 발생하는 스신측 처리 시스템의 응답을 우열하는 파라미터 검출기를 포함하는 처리 장치와, 거의 에러가 없는 제어 신호를 발생하는 상기 인코더와 조합된 또다른 파라미터 검출기를 포함한다. 파라미터 검출기로부터 제어 신호와 또다른 파라미터 검출기로부터의 에러 신호를 발생한다. 신호 결합기는 수신 장치에 전송하도록 인코더로부터 비디오 신호와 에러 신호를 결합한다.
제1도는 본 발명의 기본 개념을 예시한다. 도면의 우측은 예를 들어 표시 또는 기록 장치(이를테면, 비디오 카세트 레코더)를 포함하는 텔레비젼 수상기내 회로를 포함한다.
도면의 좌측은 수상기 회로에 의해 이용될 신호를 발생하는 장치를 도시한다. 상기 신호는 일반적으로 표준 수상기에 의한 수신은 적합하지만, 표준 수상기에 명료한 추가 정보를 포함한다. 추가 정보는 제1도 수상기에 의해 사용하도록 상술된 파라미터 에러 신호(PES)에 대응한다.
신호는 안테나(30)에서 수상기에 의해 수신되고 기저대 비디오 신호를 발생시키는 튜너/IF 회로(32)에 결합된다. 기저대 비디오 신호는 비디오 정보로부터 PES 신호를 분리하는 신호 분리기(42)에 인가된다. 비디오 정보는 적어도 하나의 적합한 처리 요소를 포함하는 비디오 디코더(36)에 결합된다.
디코더(36)에서 검출기(40)는 적합한 처리요소의 응답을 제어하는 신호를 발생시키도록 신호 진폭 또는 전이와 같은 신호 특징 또는 파라미터에 응답한다. 검출기(40)는 제어 신호 에러를 발생시킬 수 있다. 검출기(40)로부터의 제어신호와 분리기(42)로부터의 PES 신호는 제어 신호 보정 회로(38)의 각 입력 접속부에 결합된다. 보정 회로(38)는 배타적인 논리 OR 게이트로 도시되지만 인가된 제어 및 PES 신호 형태에 따라 다른 회로일 수도 있다. 보정 회로(38)로부터 보정된 제어 신호는 디코더(36)내의 적합한 처리 회로에 결합된다. 디코더(36)로부터 디코드된 신호는 예를 들어 표시 장치(34)에 결합된다.
PES 신호는 공간적으로 상관된 아나로그 신호에서 시분할 멀티플렉스된 압축 디지탈 신호의 범위인 다수의 아나로그 또는 디지탈 형태로 포맷될 수 있다. 후자의 예에서 PES 신호가 먼저 런 길이 인코드될 수 있으며, 비디오 신호의 블랭킹 기간내에 멀티플렉스된 최종 시부할과 그의 밀도를 감소시키도록 통계상(이를테면, 호프만)인코드된다. 상기 경우에서 신호 분리기(42)로부터의 PES 신호는 런 길이-통계 디코더(44)를 통해 제어 신호 보정 회로(38)에 결합된다.
파라미터 검출기(40)는 수상기의 콤포넌트 코스트 설계 압축을 용이하게 한 간단한 설계이다. 정밀 부족으로 인해, 검출기(40)는 다수의 틀린 제어 신호를 발생시킬 수 있다.
일반적으로, 에러의 수는 적어서 상기 에러 발생을 나타내는 PES 신호는 상당히 좁은 대역폭 예로 200KH를 요구한다.
시스템의 전송측에서, 영상 신호는 TV 카메라일 수 있는 소스(10)에 의해 제공된다. 영상 신호는 점진적인 주사 또는 비월된 포멧일 수 있으며 성분 Y, I, Q 또는 R, G, B 등의 신호일 수 있다. 성분 신호는 NTSC, PAL, MAC 또는 EDTV 인코더일 수 있는 인코더(12)에 결합된다. 인코더(12)는 소정의 전송 표준에 따라 비디오 신호를 발생하도록 콤포넌트 신호를 처리한다. 디코더(20)는 인코더(12)의 출력 접속부에 결합된다. 디코더(20)는 디코더(36)와 유사한 설계이며 검출기(40)와 유사한 파라미터 검출기(22)를 포함한다. 디코더(20)는 디코더(36)에 포함된 처리 회로를 충분히 포함하여 파라미터 검출기(22)로부터의 출력 신호는 디코더(36)내 검출기(40)의 응답과 거의 비슷하다.
거의 에러없는 파라미터 제어 신호를 발생하도록 설계된 제2파라미터 검출기(14)는 전송 회로내에 포함된다. 검출기(14)로의 입력 신호는 인코더(12)내로부터 유도될 수 있으며, 인코더(12)의 출력 신호로부터 또는 검출된 파라미터나 기대된 에러의 소스에 따라 디코더(20)내로부터 유도될 수 있다. 파라미터 검출기(14)는 파라미터 검출기(22)와 거의 같은 감각이다. 검출기(14 및 22)로부터의 출력 제어 신호는 검출기(14)로부터의 신호에 대해 신호 형태 검출기(22)를 비교하는 회로(18)에 결합되며 파라미터 에러 신호 PES를 발생시킨다. PES 신호와 인코드된 비디오 신호는 전송을 위해 상기 두 신호를 결합하는 회로(26)에 결합된다.
PES 신호는 런 길이일 수 있으며 신호 결합기(26)에 결합되기 전에 통계적으로 인코드된(회로(24))것일 수 있다.
검출기(14)의 입력에 인가된 신호가 유도됨에 따라, 특별한 신호 통로에서 지연 소자(16 또는 17)와 같은 보상지연을 포함할 필요가 있다. 회로 설계에 대한 본 기술에 익숙한 자는 보상지연이 포함될 필요성을 쉽게 인식할 것이다.
비교회로(18)의 설계는 다은 형식을 취할 수 있다.
예로 검출기(14 및 22)로부터의 두 신호가 단일 비트 양레벨 디지탈 신호라면(18) 회로(18)는 두 신호가 다르고 제로 논리 레벨일때도 논리 1 레벨은 발생하는 단일 배타적인 OR 게이트로 구성할 수 있다. 대안으로, 검출기(14 및 22)로부터의 두 신호가 다중비트 2진수이면, 신호 회로(18)는 임계 검출기의 출력 접속부에 결합된 배타적인 OR 게이트와 각 신호 통로내에 임계 검출기를 포함할 수 있다. 다중비트 2진 신호에 대한 또다른 대안에서, 회로(18)는 신호 비트 출력 또는 출력으로부터 취해진 PES 신호와 더불어 감산기를 포함할 수 있다. 후자 경우에서 PES 신호는 다중비트 신호이다. 원한다면 다중비트 PES 신호는 임계 검출기에 다중비트 PES 신호를 인가함으로써 단일 비트 신호로 감소시킬 수 있다.
제2도는 신호 결합 소자(26) 및 신호 분리기(42)로 사용될 수 있는 회로의 일예를 도시한다. 상기 회로는 주파수가 "후키누키 홀"로 명칭된 비디오 스펙트럼의 빈 부분내 보조 신호를 인터리브하는 미국 특허 제4,660,072호에 기술된 형이다. 주파수 인터리빙은 NTSC 비디오의 휘도 신호에서 색도 신호의 주파수 인터리빙과 유사하다.
제2도에서 주파수를 갖는 칼라 서브캐리어 신호 Fsc는 분주기(102)에서 그로 분주된 주파수이며 Fsc/2의 주파수에서 보충 서브캐리어 신호를 발생시키도록 180도 위상 시프터(104)로 인가된다. 보충 서브캐리어는 멀티플렉서(110)를 통해 대안의 수평라인 기간동안 진폭 변조기(112)의 캐리어 입력 단자에 인가된다. PES 신호는 변조기(112)의 신호 입력에 결합된다. 변조기(112)의 출력과 인코더(12)로부터의 비디오 신호는 전송을 위한 신호를 발생하도록 신호 가산기(114)에서 조합된다. 인코더(12)와 가산기(114)간의 보상 지연을 고려하면 PES 신호는 비디오 신호와 공간적으로 상관될 수 있다. 대안의 장치에서 PES 신호는 예로 수평 블랭킹 기간 동안 발생하도록 압축 및 시간 이동(소자(106)에서)될 수 있으며 예로 휘도 고주파 성분(미국 특허 제4,660,072호에 기술되어 있음) 또는 다른 보조 정보와 더불어 멀티플렉서(108)에서 시분할 멀티플렉스 되고나서 변조기(112)에 인가된다.
수신측의 신호 분리기에서, 수신된 신호는 변조된 캐리어를 얻도록 공간-일시적인 필터(115)에서 필터된다. 필터(115)로부터 추출되어 변조된 캐리어는 소자(117)에서 복조된다. 변조 신호가 시분할 멀티플렉스된다고 가정하면, 복조된 신호는 신호 YHIGH와 PES를 두 분리 신호로 분리시키는 2 대 1 복조기(118)에 인가된다. 감산기(13)로부터의 신호와 신호 YHIGH는 디코더(예로 제1도에서 (36))에 결합된다. PES 신호는 압축된 PES 신호를 시간 이동 및 확장시키는 회로(119)에 인가되어 공간적으로 비디오 신호와 상관된다. PES 신호는 제어 신호 보정 회로(38)에 결합된다.
제3도는 신호 조합 회로의 제2실시예를 도시한다. 상기 회로에서 PES 신호는 화상 또는 RF 캐리어의 구형 변조 기술에 의해 인코드된 비디오 신호와 조합된다. 제3도에서 RF 화상 캐리어는 제1진폭 변조기(124)의 캐리어 입력 단자에 결합되며, 90도 위상 이동되어 제2진폭 변조기(120)의 캐리어 입력 단자에 인가된다. 비디오 신호와 PES 신호는 각각 변조기(124 및 120)의 신호 입력 단자에 결합된다. 변조기(120 및 124)로부터의 출력 신호는 전송을 위한 신호를 발생하도록 가산기 회로(130)에서 선형적으로 결합된다. 수상기에서 비디오 및 PES 신호는 동기구형 복조기로 분리될 수 있다.
제2 및 3도 조합 회로를 보면 각 변조기에 인가되기전 PES 신호를 진폭 압축시키는 것이 바람직할 수 있다.
제4도는 결합 회로(26)의 제3 예를 도시한다. 상기 예에서 PES 신호는 비디오 신호의 수직 블랭킹 기간에서 시분할 멀티플렉스된다. 이를 성취하기 위해 PES 신호는 압축 및 시간 이동되어야만 한다. 이것은 공지된 런 길이 인코딩의 기술에 의해 실행될 수 있다. 시간 길이 데이타는 또한 예로 호프만 코드를 이용하는 통계상의 인코딩에 의해 압축될 수 있다.
인코드된 신호는 그후 전송 에러 검출 및 보정을 위해 신호를 포멧시키도록 주기적인 용장도 체크(CRC)코더에 인가된다.
제4도에서 PES 신호는 2진 신호로 가정되며 수직 블랭킹 기간(또는 수평 블랭킹 기간)에 포함될 수 있는 포맷으로 영상의 프레임 또는 필드에 걸쳐 비트 맵된 포맷으로부터의 데이타를 압축시키도록 결합된다. 인코더(140)는 결합된 런 길이-통계 인코더일 수 있다. 인코더(140)로부터 인코드된 데이타, 전체 필드 또는 프레임은 메모리(142)에 기록된다. 필드/프레임 수직 블랭킹 기간동안, 압축된 PES 데이타는 메모리(142)의 판독이며 멀티플렉서(146)로 인가된다. 이를테면, 인코더(12)로부터의 비디오 신호는 보상 필드/프레임 지연 소자(145)에 인가되며 지연된 비디오 신호는 멀티플렉서(146)에 인가된다. 멀티플렉서(146)에 결합된 비디오 데이타의 필드/프레임은 멀티플렉서에 인가된 압축된 PES 신호의 필드/프레임에 대응한다. 수직 블랭킹 기간 동안 메모리(142)로부터의 PES 신호 판독을 위한 신호를 각각 수평 및 수직 동기 신호에 의해 제어된 어드레스 발생기(144)에서 발생된다.
어드레스가 발생된 비율은 4배의 색도 서브캐리어 주파수인 픽셀 클럭 신호에 의해 제어된다. 어드레스 발생기(144)는 또한 소정의 수직 블랭킹 동안 전송기로 메모리(142)로부터 출력을 결합시키도록 멀티플렉서(146) 조건에서 제어 신호를 발생시킨다.
제5A도는 두개의 적합한 처리기, 한개의 적합한 콤 필터(58)와 한개의 적합한 잡음 축소기(60)를 갖는 수상기를 도시한다. PES 신호는 제3도에서와 같이 화상 캐리어상에서 구형 변조된 것이다. 튜너(33)는 기저대 비디오 신호와 PES 신호를 분리시키는 구형 위상 복조기를 포함한다고 가정한다. 적합한 콤 필터는 각각 동작 및 비동작의 포함하는 영상에 대해 라인 콤 필터와 프레임 콤 필터 사이를 스위치시킨다고 가정한다. 적합한 잡은 축소기는 영상 동작에 따른 기능상의 응답을 갖는 프레임형의 순환 필터이라고 가정한다. 회로(58 및 60)내 파라미터 검출기는 양 회로에 대해 일반 검출기일 수 있으며 영상 동작을 검출하도록 셀계된다. 상기 예에서의 PES 신호는 적절한 시간 지연(62)을 갖고 양 회로(58 및 60)에 인가될 수 있는 동작 에러 신호와 일반적인 PES 신호이다. 적합한 프레임 콤 필터와 순환 필터에서 동작 검출기로부터의 동작 신호는 예로, 어드레스 신호의 값에 함수적으로 관련된 제한된 수의 가중 신호를 발생시키도록 프로그램된 판독 전용 메모리(ROM)의 어드레스 입력 단자에 인가된 다중비트 신호이다.
가중 신호(weighting signal)는 콤 필터에서는 소프트 스위치와 순환 필터에서는 신호 축척 회로에 제어 신호로서 인가된다.
회로(58 및 60)에서 동작 검출 에러는 가중 신호를 발생시키는 각 ROM 회로의 또다른 어드레스 입력단자에 PES 신호를 결합함으로써 보정된다. 상기 예에서의 ROM은 추가 어드레스 비트를 공급하도록 추가 저장된 값을 포함한다. 먼저 PES 신호는 단일 비트 신호라고 가정하며 그것은 국부적인 파라미터 검출기에 의해 발생된 신호가 나쁜 이를테면 아무것도 없을 때 거물기가 검출된 동작 또는 동작 검출을 하지 못하는 것을 나타낸다. ROM은 검출 에러가 PES 신호에 의해 나타날 때 그릇된 신호보다 우수한 시스템 성능을 제공하도록 선택된 적절한 디폴트 가중 신호를 제공하기 위한 국부적인 파라미터 검출기 신호와 PES 신호의 결합된 어드레스에 응답하도록 프로그램된다.
대안으로, PES 신호가 국부적인 검출기에 의해 제공된 신호와 보정 검출 신호차에 대응하는 값을 갖는 다중비트 에러 신호라면, PES 신호는 국부적인 검출기 신호로부터 가산 또는 감산될 수 있다. PES와 국부적인 검출기 신호의 함/차 신호는 각 가중 신호 ROM의 어드레스 입력 단자에 결합된다.
대안의 장치에서 소자(58 및 60)내 파라미터 검출기는 차 신호 특성에 응답하도록 설계될 수 있으므로 소자(58 및 60)는 독특한 PES 신호를 요구한다. 상기 시스템을 도모하기 위해 전송된 PES 신호는 시간 또는 주파수 등의 멀티플렉스딘 신호일 수 있다. 수상기는 적절한 회로로 그들을 결합시키고 독특한 PES 신호를 분리시키도록 신호 분리기(61)(점선으로 도시됨)을 포함한다. 예로, 결합된 PES 신호는 두 신호 PES 및 PES로 구형 변조된 캐리어일 수 있다. 상기 예에서, 신호 분리기(61)는 구형 복조기이다.
제5B도는 본 발명을 이용한 적합한 라인 콤 필터를 도시한다. 상기 형의 필터는 고정된 라인 콤 필터에 의해 발생된 모든 바람직하지 않은 가공물을 거의 없애도록 설계될 수 있다. 적합한 라인 콤 필터는 필터된 신호를 발생시키도록 현재 샘플과 조합시키기 위해 라인 지연 또는 진보된 샘플중 하나를 선택한다. 수상기에서, 합성 비디오 신호는 두개의 일-수평-기간 지연 소자(84 및 86)의 캐스케이드 접속부에 인가된다. 본 샘플은 지연 소자(84)의 출력으로부터 취해져서, 감산기(88)의 한 입력에 결합된다. 지연 소자(86)의 출력으로부터 취해진 라인 지연된 샘플은 스위치(90)의 한 단자에 결합된다. 지연 소자(84)의 입력으로부터 취해진 라인 진보된 샘플은 스위치(90)의 제2단자에 결합되고, 그의 출력은 감산기(88)의 제2입력에 결합된다. 감산기(88)로부터의 출력 신호는 라인 콤 필터된 색도 신호이다. 현재 라인 지연 및 라인 진보된 샘플은 미합 특허 제4,050,084호에 기술된 형일 수 있는 파라미터 검출기(92)에 결합된다. 상기 검출기(92)는 현 샘플의 현 샘플의 진폭 값에 가장 가까운 진폭 값을 갖는 진보 또는 지연된 샘플중 하나를 결정하여, 대응하는 출력 신호를 발생한다. 검출기(92)에 의해 제공된 출력 신호는 배타적 OR 게이트(94)의 한 입력 단자에 결합되며, 그의 제2입력은 전송된 PES 신호를 수신한다. 배타적 OR 게이트의 출력 단자는 스위치(90)의 제어 입력에 결합된다.
PES 신호는 검출기(92)가 그릇된 신호를 제공한다고 가리키는 논리 1 값을 갖는다. 제5B도 시스템 검출기(92)는 PES가 논리 1일 때만 배타적인 OR 게이트(94)에 의해 구현된 양 레벨 논리 출력을 발생한다. 그리하여 모든 기대된 에러는 검출기(92)에 의해 발생되며, 배타적인 OR 게이트(94)는 스위치(90)에 인가된 제어 신호를 보정한다.
전송기에서 디코더(20)(제1도)는 각각 수상기내 소자(84 및 86)에 대응하는 두개의 일-수평-기간 지연 수자(74 및 76)의 캐스케이드 접속부를 포함한다. 검출기(92)와 비슷한 설계의 검출기(78)는 지연 소자(74 및 76)와 비슷한 유형으로 결합된다. 검출기(78)로부터의 검출 신호는 배타적인 OR 게이트(80)의 제1입력 단자에 결합되며 그의 출력은 파라미터 에러 신호(PES)를 제공한다. 검출기(78 및 92)보다 에러가 적은 파라미터(72)는 거의 에러가 없는 검출 신호를 제공하도록 지연 소자(74 및 76)에 결합된다. 검출기(72)로부터 출력 신호는 배타적인 OR 게이트(80)의 제2입력 단자에 결합된다. 배타적인 OR 회로(80)는 검출기(72 및 78)가 동시에 다른 검출 신호를 제공할 때만 검출 에러를 가리키는 논리 1 출력 값을 발생한다. 파라미터 검출기(72)는 미합 특허 제4,636,840호에 기술된 형태일 수도 있음을 주목하라.
제6도는 이스나르디 등의 논문에 기술된 형의 EDTV 시스템의 환경에서 본 발명의 한 응용을 도시한다. 이스나르디 등의 시스템에서, 방송 비디오 신호가 발생되는데 그것은 표준 수상기에 의해 수신하기에 적합하고 EDTV 수상기에 의해 디코드될 때는 고해상, 폭넓은 종횡비 영상을 발생한다. 발생된 신호는 "후꾸누끼 홀"에 첨가된 정보와 화상 캐리어상에서 구형 변조된 정보(V-T 헬퍼 신호)를 포함한다. 현 신호 포맷 변화없이 PES 신호를 포함하기 위한 하나의 논리적인 공간은 수직 블랭킹 기간에서이고 상기 삽입은 제4도 형의 결합 회로에 의해 이룩될 수 있다. 그렇지만, 적절한 EDTV 신호 포맷 변화에 따르면 어떠한 제2 내지 4도 결합 회로도 EDTV 신호에 PES 신호를 포함하도록 구현될 수 있다. 제6도는 PES 신호의 조합 신호로 변형된 이스나르디 등의 수상기의 일부분에 대한 다이어그램을 도시한다.
상기 신호는 안테나(150)로 수신되어 비디오 신호로부터 V-T 헬퍼 신호를 분리하도록 구형 복조기를 조합하는 튜너(152)에 결합된다. 수신된 신호는 비월된 포맷이지만, 수상기는 점진적인 주사 표시를 발생한다. V-T 헬퍼는 점진적인 주사 신호로 비월 신호를 적절히 변화시킬 필요가 있는 분실된 휘도 정보(missing luminance information)를 제공한다. 상기 공정을 이해하는데 도움을 주기 위해 제8도에 대해 언급한다. 상기 시스템은 예로 초당 1/60의 비디오의 525라인의 영상 정보의 점진적인 주사 소스를 이용한다.
제8도는 소스 신호의 여러 영상 기간의 일부분을 나타낸다. 각 도트(채워있거나 빈)는 한 라인의 점진적인 주사 정보를 나타낸다. 비월 신호에 대해 열 FN+i은 연속 필드를 나타낸다. 직선 도트는 비월 신호로서의 궁극적인 방송인 비디오 정보의 라인을 나타낸다. 열린 원으로 나타낸 라인은 전송전에 실제로 강하한다. V-T 헬퍼 신호는 강하된 비디오 라인(Xi)과 일시적으로 근접한 전송된 라인(Ai 및 Bi)의 차 즉, V-T=Xi-(Ai+Bi)/2로서 발생된다. 수상기에서, 비월 라인은 디코드되어 점진적인 주사 표시를 위해 시간 압축된다. 분실/라인(missing line) 예로, Xi은 분실 라인을 일시적으로 스패닝하는 비월 라인(Ai 및 Bi)의 평균을 형성하고 상기 평균을 헬더 신호로 가정함으로써 발생된다. 즉 발생된 라인 Xi'은
Xi'-(Xi-(Ai+Bi)/2)'+(Ai'+Bi')/2Xi(1)
이다.
상기 식에서 프라임된 첨자는 전송되어 디코드된 신호를 나타내는 것으로 원래 신호와 꼭 같지는 않을 수 있다. 그리하여 재구성된 신호 Xi'는 원래 신호 Xi를 정확히 나타내지 않을 수 있다.
제6도에서 튜너(152)로부터의 비디오 신호는 폭 넓은 스크린 비월 디코더(156)에 인가되는데 그것은 이스나르디 등의 논문에 기술된 바와 같이 Y, I 및 Q 성분의 비월 신호를 발생한다. I 및 Q 칼라 차 신호는 비월 대 점진 주사 변환기(162)에 결합되며 그것은 비월 주사 비율 2배로 각 라인을 간단히 반복함으로써 변환을 수행한다. 점진적인 주사 I 및 Q신호는 매트릭스 회로(도시되지 않음)에 결합되며 여기서 그들은 표시 장치에 응용하도록 R, G, B 1차 칼라 신호를 발생시키기 위해 휘도 신호와 결합된다.
비월 와이드스크린 휘도 성분은 262라인 기간 지연 소자(168), 1라인 기간 지연 소자(170) 및 262라인 기간 지연 소자(172)의 캐스케이드 접속부에 결합된다. 지연 소자(168)의 입력과 지연 소자(170 및 172)의 출력은 라인 Bi, Ci, 및 Ai 각각(제8도)으로부터의 표시 신호를 동시에 제공한다. 지연 소자(170)의 출력은 비월 라인 기간의 반으로 인가된 비월 라인을 압축시키는 스피드업 소자(208)에 결합된다. 스피드업 회로(208)의 출력은 2 대 1 멀티플렉서(206)의 제1입력에 결합된다.
지연 소자(168)의 입력과 지연 소자(172)로부터의 출력은 가산기에 결합되어 합산된다. 가산기(174)에 의해 발생된 합은 가산기(201)에 결합된 평균 (Ai=Bi)/2을 발생시키도록 분주기(202)에 의해 반으로 나누어진다. 튜너(152)로부터의 V-T 헬퍼 신호는 비월 기간을 갖는 분실 라인 Xi을 발생시키도록 가산기(201)의 제2입력에 결합된다. 상기 라인은 스피드업 회로(204)에서 시간 압축되어 멀티플렉서(206)의 제2입력에 결합된다. 비월 라인 비 신호에 응답하는 멀티플렉서(206)는 대안으로 스피드업 회로(208)로부터 압축된 실제 라인과 스피드업 회로(204)로부터 전술된 매트릭스 회로로 압축 발생된 라인을 결합시킨다.
제6도 장치의 나머지 소자는 본 발명을 실행하는데 포함된다. 제6도는 V-T 헬퍼 신호가 믿을 수 없을 때 분실 라인을 발생시키는 또다른 적합한 동작의 장치를 포함한다.
V-T 헬퍼는 전송전에 상당히 진폭 압축된다.
결과적으로 수신된 V-T 헬퍼 신호의 신호 대 잡음 비는 잡음이 많은 방송 환경에서 저하한다. 이러한 상황하에서는 분실 라인 Xi을 자발적으로 즉, V-T 헬퍼 신호의 도움없이 발생시키는 수상기를 갖는 것이 보다 바람직할 수 있다. 동작이 적합한 장치를 활성화시키기 위해 신호 대 잡음 비 검출기(164)는 V-T 헬퍼 신호를 수신하도록 결합된다. 낮은 질의 신호 대 잡음 비의 존재에서, 검출기(164)는 제로 값으로 가산기(201)에 결합된 V-T 헬퍼 신호를 클램프(스위치(166)를 통해)시키도록 신호를 발생한다. 덧붙이면 가산기(201)로부터 스피드업 회로(204)으로의 출력 접속부는 인터럽트되고, 동작이 적합한 장치로부터의 출력(가산기(190))는 멀티플렉서(200)FF 통해 스피드업 회로(204)에 결합한다.
동작이 적합한 장치는 라인 보간 또는 프레임 보간에 의해 분실 라인 Xi을 발생한다. 인터프레임 동작의 존재에서 분실 라인 Xi은 같은 필드로부터 두개의 수직으로 인접한 라인(Ci 및 Ci+1)의 평균으로부터 발생된다. 인터프레임 동작의 부재에서, 분실 라인 Xi은 일시적으로 인접한 라인(Ai 및 Bi)의 평균으로부터 발생된다. 차 검출기(178)에 의해 검출된 인터프레임 동작은 차 Bi-Ai를 결정하는 비월 휘도 신호에 결합된다.(동작 검출이라는 용어는 인터프레임 차가 영상 밝기와 같은 영상 목적 동작과는 다른 이유로 인해 발생할 수 있기 때문에 실제로 잘못된 것이다.)
인터라인 또는 인트라필드 보간은 가산기(176) 및 분주기(180)에 의해 수행된다. 일-라인 지연 소자(170)의 입력 및 출력과 공간적으로 인접한 비월 라인 Ci 및 Ci+1으로부터의 신호는 가산기(176)에서 합해진다. 상기 합은 보간된 분실라인 Xi=(Ci+Ci+1)/2을 발생하는 분주기(180)에 인가된다.
인트라프레임 보간된 분실 라인 Xi=(AiBi)/2은 분주기(202)로부터 이용가능하다. 인터라인 보간된 라인은 소프트 스위치(203)의 한 입력에 직접 결합된다. 인터프레임 보간된 라인은 가산기(201)를 통해 소프트 스위치(203)에 결합된다.
(동작이 적합한 장치가 제로값으로 클램프된 가산기(201)로 제2입력(V-T 헬퍼 신호)가 활성화되어 인터프레임 보간된 라인이 가산기(201)에 의해 변경되지 않은 기간동안).
소프트 스위치(203)는 가변 축척 수자(188) 및 가산기(190)와 캐스케이드로 결합된 감산기(186)로 이루어진다. 분주기(180)로부터의 인터라인 보간된 신호 LIS 감산기(186)의 피감수 입력에 결합된다. 분주기(202)로부터의 인터프레임 보간된 신호 FIS는 가산기(190)와 감산기(186)의 감수 입력에 결합된다. 가산기(190)로부터의 출력 Xi은
Xi=W(LIS)+FIS(1-w)
와 같으며 여기서 W는 축척 회로(188)의 제어 입력에 인가된 가중 인수이며 값 W은 제로에서 1의 범위를 갖는다. 가산기(190)로부터의 출력 Xi은 증배기(200)를 통해 스피드업 회로(204)에 결합된다.
가중 인수 W는 제로 또는 1과 같은 양 레벨 신호일 수 있거나, 제로에서 1에서 걸쳐 증가하는 다중레벨 신호일 수 있다. 두 경우에서 W는 검출기(178)에 의해 검출된 바와 같은 인터프레임 차의 함수이다. 후자의 경우에서 값 W은 차 값의 비선형 함수일 수 있다. 상기 함수관계는 ROM 프로그램밍에 의해 실현될 수 있는데, 즉, 검출기(178)에 의해 발생된 차는 어드레스 코드 AC의 값에 함수적으로 관련된 출력 값 W=f(AC)으로 프로그램된 ROM(182)에 어드레스 코드로서 인가된다.
원한다면 ROM(182)으로부터의 값 W은 축척 회로(188)에 결합되기 전에 동작-확장기(184)에서 일시적으로/공간적으로 확장될 수 있다.
제6도의 시스템에서 파라미터(차) 검출기(178)를 간단한 설계로 하는 것이 바람직하여, 검출 에러의 우려가 있다.
상기 에러에 대한 보상을 위해, 그의 출력은 전송기에서 발생된 수신된 PES 신호에 보충된다. PES 신호는 제5A도를 참조로 기술된 방식으로 수행하도록 ROM(182)에 결합될 수 있다.
신호 PES는 비디오 신호의 수직 블랭킹 기간에 포함된다. 상기 신호를 추출하기 위해 튜너(152)로부터의 비디오 신호는 제어 신호 발생기(154)와 디코더(158)에 결합된다.
비디오 신호의 수평 및 수직 동기 성분에 응답하는 제어 신호 발생기(154)는 디코더(158)와 라스터 매퍼(160)에 결합된 타이밍 및 제어 신호를 발생한다.
타이밍 및 제어 신호에 응답하는 디코더(158)는 PES 신호를 감압시키도록 수직 블랭킹 기간의 적절한 부분동안 조건된다. 디코더(158)로부터 감압된 신호는 비월된 영상에 상관된 비트 맵된 포맷으로 라스터 매퍼(메모리)(160)에 로드된다.
비디오 신호의 액티브 부분동안, 라스터 매퍼(160)는 비월된 포맷으로 PES 신호를 판독하도록 타이밍 및 제어 신호에 의해 결정된다.디코더(158)의 특정 설계에 따르면 라스터 매퍼(160)를 포함할 필요는 없을 수 있다는 것을 주목하라.
제6도에서 시스템은 V-T 헬퍼 신호에 응답하도록 접속된 신호 대 잡음 비 검출기에 의해 동작 모드 사이에 스위치된다. 신호 대 잡음 비 또는 이를테면 신호 진폭 잡음 검출은 모드 스위칭 효과를 위해 다른 시스템 신호상에서 수행될 수 있다. 그것은 각각 기저대 비디오 및 PES 신호에 응답하도록 접속된 제6도내 검출기(164a 및 164b)에 의해 예시된다. PES 신호가 CRC 인코드된 디지탈 신호이라면, 모드 스위칭은 소자(164C)에 의해 예시되고 PES 신호에 결합된 CRC 에러 검출기에 응답하는데 효과적일 수 있다.
제7도는 제6도의 회로에 의해 이용된 PES 신호를 발생하는 시스템의 전송측에 있는 회로를 도시한다. 제7도에서 소자(250 및 252)는 제6도의 검출기(178)에 대응하는 인코더에서 검출기로 사용하는 간단한 차 검출기를 예시한다. 소자(257,258,260 및 262)는 디코더내의 에러가 없는 차(파라미터) 검출기를 예시한다. 제7도에서 감산기(252 및 260)는 인가된 신호의 차의 진폭이 설정된 임계 값을 초과하면 출력 신호를 발생시키도록 설계된다. 제7도 및 제8도를 참조하면 간단한 검출기(250,252)는 동작이 필드 FN및 FN+2로부터의 차 ｜Ai-Bi｜의 크기를 결정함으로써 필드 FN에서 일시적으로 인접한 라인 Ai에 대해 필드 FN+1내에서 분실 라인 Xi에 대해 발생된다면 결정한다. 크기 값 ｜Ai-Xi｜이 설정된 값보다 크다면 비월 동작 신호 IMS는 감산기 회로(252)에 의해 발생된다. 다른측상의 검출기(257,258,260 및 262)는 점진적인 주사 라인을 검사하고 차 ｜Ai-Xi｜의 크기를 결정함으로써 이전 필드/프레임 FN내 인접 라인 Ai에 대해 필드/프레임 내 라인 Xi에 대한 동작을 결정한다. ｜Ai-Xi｜의 크기값이 설정된 값보다 크다면, 점진적인 주사 동작 신호 PES는 감산기 회로(260)에 의해 발생된다. 감산기 회로(260)로부터의 신호 PMS는 IMS 신호가 PMS 신호가 점진적인 주사 신호로부터 발생된 동안 비월된 신호로부터 발생되므로 신호 IMS에 대한 시간 압축된다.
두개의 동작 신호를 공간적으로 상관시키기 위해 신호 PMS는 대안의 라인 선택 및 확장 회로(262)에 결합되며, 그것은 비월된 형태로 값 ｜Ai-Xi｜을 나타내는 신호 PMS'을 제공한다. 동작 신호 IMS 및 PMS'는 비교기(256)(배타적인 OR 게이트로 예시 목적을 위해 도시된)에 인가된다.
비교기(256)는 신호 IMS 및 PMS가 다르다면 검출 에러의 지시를 발생한다(IMS 및 PMS는 예로 다중 비트 차신호이라면 설정된 양만큼). 비교기(256)로부터의 신호 PES는 그후 비디오 신호의 수직 블랭킹 기간에 삽입하도록 제4도 형의 결합 회로에 결합된다.
제6도를 참조하면, V-T 헬퍼 신호와 소자(164,166,201 및 200)가 제거되고, 가산기(190)는 직접 스피드업 회로(204)에 결합되고 분주기(202)는 직접 가산기(190)와 감산기(186)에 결합된다고 가정한다. 나머지 회로는 PES 신호에 응답하는 적합한 비월 대 점진적인 주사 변환기로 구현된 표준 수상기에 대응한다. 어쨌든 신호 분리기는 PES 신호가 비디오 신호와 결합된 방식에 따라 상술된 대안의 형식을 취할 수 있다.
전술한 변화와 더불어 제6도의 장치에 대한 재구성을 참조하면 V-T 헬퍼 신호가 제거된데서 또다른 실시예는 차 검출기(178)와 ROM(182)을 제거하다. 상기 또다른 실시예에서, 그것은 EDTV 점진적인 주사 시스템 또는 점진적인 주사를 갖는 표준 수상기에 인가하며, PES 신호는 동작 확장기(184)에 결합된다. PES 신호내 에러 지침 부재시 동작 확장기는 제로의 가중 인수를 제공하여 인터프레임 보간된 신호 Xi는 스피드업 회로(204)에 인가된다. 에러 지침 발생때 동작 확장기(184)는 인터라인 보간된 값에 인터프레임에서 점차적으로 변화하도록 스피드업 회로(204)에 인가된 보간된 값을 제로에서 1까지 야기시키는 증가 인수의 증가 절차를 발생시키도록 조건이 된다. PES 신호가 나타날때 에러는 더이상 존재하지 않으며 동작 확장기는 1에서 제로까지 점차적으로 변하는 가중 인수를 발생시켜서 시스템은 다시 인터프레임 보간된 신호 Xi에 응답한다.
상기 구성의 시스템에서 PES 신호는 제9도에 예시된 회로를 이용하여 발생된다. 제6도의 회로(V-T 헬퍼가 없는)는 보간된 분실 라인 X1'=Ai'+Bi')/2을 제공한다. 전송 장치는 상기 신호가 원래(실제)값 Xi과 값(Ai Bi)/2 사이의 차를 검사함으로써 상기 신호가 에러로 놓여 있다면 결정할 수 있다. 차의 크기가 설정된 값을 초과하면 에러 지시가 발생된다.
제9도에서 점진적인 주사 신호는 두개의 525-라인 지연 소자(222 및 224)의 캐스케이드 접속부에 결합된다. 입력 신호, 소자(222)로부터 한번 지연된 신호와 소자(224)로부터 두번 지연된 소자는 제8도에서 각각 라인 Bi, Xi 및 Ai에 대응한다. 입력 및 두번 지연된 신호는 합(Ai+Bi)을 발생하는 가산기(232)에 결합된다. 상기 합은 분주 회로(230)에 의해 2로 나누어지며 감산기(226)의 한 입력 단자에 결합된다. 한번 지연된 신호 Xi는 차의 크기 즉, ｜Xi-(Ai+Bi)/2｜를 제공하도록 정렬된 감산기(236)의 제2인별 단자에 결합된다. 삭제될 라인 Xi은 대안의 라인상에서 발생하며 전송된 비월 신호에 대해 압축된 형태이다. 결국 감산기(226)에 의해 제공된 출력신호는 삭제된 라인 Xi에 대응하는 대안의 라인상의 신호와 압축된 형태이다. 감산기(226)로부터의 차 크기의 대안의 라인이 선택되어 소자(228)에서 비월 형태로 시간 확장된다.
소자(228)로부터의 값은 임계 검출기(234)내에서 설정된 값에 대해 비교되며, 차 크기가 상기 값을 초과하면 에러 지시시가 발생된다. 임계 검출기(234)의 출력은 신호 PES이며 그것은 제2 내지 4도 등을 참조로 기술된 기술의 하나를 통해 비디오 신호와 결합된다.
상기 마지막 실시예에서, EDTV 시스템에 대해, PES 신호는 1비트 신호이며 에러의 발생은 임계로 인해 감소되기 때문에 PES 신호는 가변 진 차 신호인 V-T 헬퍼보다 상당히 적은 대역폭을 요구한다. 어쨌든, 수상기에서 동작 검출기가 제거되었기때문에 PES 신호는 검출기 에러 발생보다 가장 많은 동작 발생 지시에 요구되므로 수상기에서 포함된 동작 검출기보다 많은 에러 지시를 PES 신호는 포함한다.
어쨌든 일반적인 관찰에서 시스템 설계의 본 기술에 익숙한 자에 의해, 적합한 시스템을 위한 파라미터 에러 신호는 상당히 낮은 대역폭이며 양립할 수 있는 방송 신호로 쉽게 수납될 수 있는 것을 알게된다. PES 신호를 사용하면 동시에 향상한 수행을 하는 동안 수신 장치의 설계를 간단히 하게 된다.
PES 신호로 제공된 정보가 PES 채널의 이용가능한 대역폭을 초과하는 상황이 일어날 수 있다. 상기 상황은 PES 신호에 의해 나타난 에러 검출 발생의 수를 감소시킴으로써 수용될 수 있다. 이것은 다양한 기술에 의해 구현될 수 있다.
예로 PES 신호 발생기가 제7도 및 제9도 장치를 참조로 기술된 바와 같은 임계 값을 이용하면, 초과 PES 정보의 검출시 임계 값은 분명한 에러의 수를 줄이도록 증가될 수 있다.
대안으로 PES 신호자체는 에러 지시의 블랭킹(제로로 세팅) 발생에 의해 10분의 1이 제거될 수 있다. 상기 후자 방법은 예로 매 번째 에러 지시를 제로로 세팅하거나 영상의 주변에서 발생하는 모든 에러 지시를 제로로 세팅함으로써 구현될 수 있다. 두 기능을 수행하는 회로는 제10도에 도시된다. 제10도에서 회로(400)는 PES 신호의 모든 번째 발생을 블랭크하며 회로(410)는 영상의 주변에 대응하는 PES 신호를 블랭크 한다. 회로(412)는 PES 신호의 밀도를 검출하며 대안의 블랭킹 회로(400 및 410)를 제어한다.
PES 신호의 밀도(에러 발생의 밀도)는 설정된 기간에 걸쳐 에러 발생을 계수함으로써 결정된다. 제10도의 장치에서 기간은 필드 기간이지만 수평 라인 기간과 같은 다른 기간이 이용될 수 있다. 계수는 수직 동기 펄스 Vsync에 의해 각 필드 기간이 리셋트된 2진 계수기(310)로 PES 신호를 결합함으로써 수행된다. 계수기(310)에 인가된 신호 PES'는 PES 신호 발생기의 출력으로부터 직접 취해진다. 어쨌든 시스템이 PES 신호를 제4도 장치에서와 같이 압축시키면, 압축된 신호 PES' 발생 계수가 유리할 수 있다. 에러의 초과 발생 수에 대응하는 계수기(310)에 의해 제공된 출력의 상위 비트(MSB)는 판독 전용 메모리(ROM)(312)의 어드레스 입력 부분과 같은 디코딩 회로에 결합된다. ROM(312)은 에러의 초과 발생 수에 관련된 제어 신호를 제공하도록 프로그램되고 다음 필드 기간 동안 제어 신호를 제공하도록 신호 Ssync에 의해 각 필드기간이 인에이블된다. 제10도에서 계수기(310)는 ROM(312)에 직접 결합되지만, 계수기와 ROM 사이에 평균 회로를 끼워서 ROM(312)이 여러 기간에 걸쳐 초과 에러의 평균에 응답하는 것이 바람직할 수 있다.
제1실시예에서 ROM(312)에 의해 제공된 제어 신호는 프로그램 가능한 계수기(316)의 프로그램 입력 PI에 인가된다.
계수 입력 부분은 PES 신호 발생기로부터 PES 신호를 수신하도록 결합되다. 프로그램 가능한 계수기(316)는 PES 신호의 매 번째 펄스와 일치하는 출력 펄스를 발생하며, 여기서 값은 ROM(312)으로부터의 제어 신호에 의해 설정된다. PES 신호는 게이팅회로(318)의 한 입력에 결합되며 프로그램 가능한 계수기(316)로부터의 출력 신호는 게이팅 회로(318)의 제2입력에 결합된다.
프로그램 가능한 계수기(316)로부터의 출력 신호는 계수기(316)로부터의 출력 펄스 발생동안을 제외하고는 PES 신호를 게이팅 회로(318)로 하여금 통과시키는 조건이어서, PES 신호의 펄스에 대한 매 n번째 발생을 삭제시킨다. 게이팅 회로(318)에 의해 제공된 출력 신호 PES"는 결합 회로 예로 제1도의 소자(26)에 결합된다.
제2실시예에서 ROM(312)으로부터의 제어 신호는 부분적인 어드레스 코드로서 제어 ROM'(322 및 324)에 결합된다. 상기 실계에서 픽셀 클럭과 수평 동기 신호 Hsync에 응답하는 2진 계수기(320)는 비디오 신호의 각 수평 라인을 따라 현 픽셀 위치에 대응하는 2진 출력값을 제공한다.
계수기(320)로부터의 2진 출력값은 ROM(322)에 어드레스 입력 코드로서 ROM(312)으로부터의 제어 신호와 결합된다. 어드레스 값에 응답하는 ROM(322)은 각 수평 라인 기간의 시종에서의 픽셀 위치에 대해 논리 1값인 출력 신호를 제공하도록 프로그램된다. 각 수평 라인의 중앙 부분에서, ROM(322)은 논리 제로 값인 출력 신호를 제공한다. 제로 값인 출력이 제공되기 위해 픽셀 위치의 수는 제어 신호에 의해 결정된다. ROM(322)으로부터의 출력 신호는 OR 게이트(328)에 결합된다.
신호 Hsync와 Vsync에 응답하는 제2진 계수기(326)는 처리되는 영상의 현 수평 라인수에 대응하는 2진 출력 값을 제공한다. 계수기(326)로부터의 출력은 ROM(312)으로부터의 제어 신호와 결합되어 ROM(324)에 어드레스 코드로서 인가된다.
어드레스 값에 응답하는 ROM(324)은 영상의 중앙부에서는 수평 라인 기간에 대해 논리 제로 값인 출력 신호를 제공하고, 영상의 상 및 하부에서 수평 라인 기간에 대해 논리 1값인 출력 신호를 제공하도록 프로그램된다. 제로 값인 출력이 제공되도록 하기위해 수평 라인의 수는 ROM(312)으로부터의 제어 신호에 의해 설정된다. ROM(324)으로부터의 출력 신호는 OR 게이트(328)의 제2입력에 결합된다.
OR 게이트(328)로부터의 출력 신호와 PES 신호는 게이팅 회로(300)의 각 입력 단자에 결합된다. 게이팅 회로(330)의 출력 신호 PES"는 제1도의 소자(26)와 같은 결합 회로에 결합된다. 게이팅 회로(330)는 ROM(322) 또는 ROM(324)이 논리 1인 출력 값을 제공할때를 제외하고는 PES 신호를 통과하여 OR 게이트(328)에 의해 제공된 신호에 의해 조건된다. 그리하여 신호 PES'"는 표시된 영상의 중심부분에 대응하는 PES 신호의 부분을 나타낸다. 상기 실시예에서, 계수기(320) 내지 ROM(322) 또는 계수기(326) 내지 ROM(324) 조합은 하드웨어를 간략화시키기 위해 제거될 수 있다.

Claims (14)

  1. 영상 신호원과 전송을 위해 인코드된 영상 신호를 발생하기 위해 상기 영상 신호원에 결합된 인코딩수단을 포함하고, 검출된 신호를 특성에 대앙하게 응답하며 그러한 특성의 에러를 검출할 수 있는 적합한 처리 회로를 갖는 수상기에 의해 수신하도록 텔레비젼 신호를 발생하는 장치에 있어서, 상기 신호 특성의 검출에 대한 에러를 발생시키도록 상기 적합한 처리 회로의 우열을 다루는 수단(22)을 구비하는 상기 인코딩수단(12)에 결합된 디코딩 수단(20)과, 우열을 다루는 상기 수단에 의해 상기 검출 에러의 발생을 나타내는 파라미터 에러 신호 PES를 발생시키고, 우열을 다루는 상기 수단에 의한 검출의 상기 에러에 응답하며, 상기 인코딩 수단(12) 및 상기 디코딩 수단(20)에 결합된 수단(18)과, 상기 인코드된 신호와 상기 PES 신호를 분리 가능하게 결합(26)하는 수단을 구비하는 수단을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  2. 제1항에 있어서, 상기 분리 가능하게 결합하는 수단을 포함하는 상기 수단은 상기 PES 신호와 상기 인코드된 영상 신호와 더불어 RF 캐리어를 구형 변조시키는 구형 변조기(120 내지 130)를 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  3. 제1항에 있어서, 상기 인코드된 영상 신호는 기저대 텔레비젼 표준에 따라 포맷되며 상기 분리가능하게 결합하는 수단을 포함하는 상기 수단은, 서브캐리어 신호(110)의 소스와, 상기 서브캐리어 신호를 상기 PES 신호와 더불어 변조시키는 (112)수단과, 상기 변조된 서브캐리어와 상기 인코드된 영상 신호의 대수합을 형성하는 결합 수단(114)을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  4. 제1항에 있어서, 상기 인코드된 영상 신호는 블랭킹 기간을 포함하는 기저대 텔레비젼 표준에 따라 포맷되며 상기 분리가능하게 결합하는 수단을 포함하는 상기 수단은, 상기 PES 신호를 압축시키는 수단(140,142)과, 상기 압축된 PES 신호를 상기 인코드된 영상 신호의 블랭킹 기간내에 시분할 멀티플렉싱(146)하는 수단을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  5. 제1항에 있어서, 상기 적합한 처리 회로의 우열을 다루는 상기 수단은 영상 신호의 특성을 나타내는 신호를 발생하는 제1파라미터 검출기(22)를 포함하며, 신호 PES를 발생하는 상기 수단은, 상기 특성을 표시하는 신호를 발생하고, 상기 제1파라미터 검출기보다 검출 에러가 덜 있으면, 상기 인코딩 및 디코딩 수단에 결합된 제2파라미터 검출기(14)와, 상기 특성을 표시하는 각 신호의 상대 값에 대하여 설정된 함수에 따라 상기 신호 PES 를 발생하고, 상기 제1 및 제2파라미터 검출기에 결합된 비교 수단(18)을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  6. 제1항에 있어서, 분리가능하게 결합하는 수단을 포함하는 상기 수단은, 보조 신호(YHIGH)의 소스와, 상기 보조 신호와 상기 신호 PES를 분리가능하게 결합하는 수단(108)과, 상기 결합된 보조 신호와 신호 PES와 더불어 상기 인코드된 영상 신호를 분리가능하게 결합하는 수단을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  7. 제1항에 있어서, 결합되어 인코드된 영상 신호와 신호 PRS를 상기 수상기에 전달하는 전송 수단(28,30)을 포함하는 텔레비젼 신호 발생 장치로서, 상기 수상기는, 상기 결합된 신호를 검출하는 수단(32)과, 상기 인코드된 영상 신호와 상기 신호 PES를 분리시키도록 상기 검출 수단에 결합된 수단(42)과, 상기 적합한 처리 수단을 처리하는 상기 발생된 신호와 상기 영상 신호의 특성을 나타내는 신호를 발생시키는 에러를 검출할 수 있는 파라미터 검출기(40)를 포함하며, 상기 분리된 인코드된 영상 신호에 응답하는 적합한 처리 수단(36)과, 상기 파라미터 검출기에 의해 나타난 검출 에러를 보상하는 상기 발생된 신호와 산기 분리된 신호 PES에 응답하는 수단(38)을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  8. 제7항에 있어서, 상기 적합한 처리 수단은 점진적인 주사 변환기(203,204)로 비월하고 상기 파라미터 검출기는 동작 검출기(178)인 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  9. 제7항에 있어서, 상기 적합한 처리 수단은 콤 필터(84 내지 92)이고 상기 파라미터 검출기는 상관 검출기(92)인 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  10. 제1항에 있어서, 분리가능하게 결합하는 수단을 포함하는 상기 수단은, 제어 신호를 발생하고 설정된 레벨로 검출 에러의 발생 주파수를 결정하며 신호 PES에 응답하는 수단(140)과, 상기 신호 PES에 대해 감소된 검출 에러 발생 주파수를 갖는 상기 신호 PES를 나타내는 신호 PES'를 발생하며, 상기 신호 PES와 상기 제어 신호에 응답하는 수단(142)과, 상기 신호 PES'와 상기 인코드된 영상 신호를 결합하는 수단(146)을 포함하는 것을 특징으로 하는 텔레비젼 신호 발생 장치.
  11. 비디오 신호와 또다른 신호를 포함하는 결함된 신호에 응답하여, 상기 결합된 신호를 수신하는 수단과, 상기 결합된 신호로부터 상기 비디오 신호와 상기 다른 신호를 분리하는 수단을 구비하는 비디오 신호 처리 장치에 있어서, 상기 또다른 신호는 상기 처리 장치가 가능하도록 처리 에러의 발생을 나타내는 파라미터 에러 신호(PES)를 포함하며, 상기 장치는 또한, 제어 신호에 응답하여 상기 비디오 신호를 다양하게 처리하기 위해, 상기 비디오 신호에 응답하는 적합한 처리 회로를 포함하는 회로(36)와, 상기 제어 신호를 발생하는 상기 비디오 신호의 특성에 응답하며 에러를 검출할 수 있는 상기 파라미터 검출기와, 상기 파라미터 검출기가 상기 검출 에러를 나타낼때 상기 적합한 처리 회로의 응답을 변형하는 상기 분리된 파라미터 에러 신호에 응답하는 수단(38)을 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
  12. 제11항에 있어서, 상기 결합된 신호는 디코드된 비디오 신호의 비월 대점진적인 주사 변환을 돕는 헬퍼 신호를 갖는 비월 주사 EDTV 비디오 신호를 포함하며 상기 회로는 적합한 처리 회로를 포함하며, 상기 적합한 처리 회로는, 비월 주사 휘도 비디오 신호를 발생하는 상기 분리된 비디오 신호에 응답하는 디코더(156)와, 점진적인 주사 휘도 신호를 발생하고, 상기 헬퍼 신호와 상기 비월 주사 휘도 신호에 응답하는 비월 대 점진적인 주사 변환기(174,201,202,204 내지 208)와, 상기 비월 주사 휘도 신호와 점진적인 주사 휘도 신호를 발생하는 상기 제어 신호에 응답하는 보간 수단(176,203)과, 상기 제어 신호를 발생하기 위해 상기 비디오 신호에 응답하며 에러를 검출할 수 있는 동작 검출기(178)를 포함하는 적합 비월 대점진적인 주사 변환(176,178,180,203)와, 상기 비디오 신호 처리 장치에 의해 이용될 점진적인 주사 휘도 신호를 비월 대 점진적인 주사 변환기 또는 적합한 비월 대 점진적인 주사 변환기중 어느 것으로부터 결정하도록 상기 수신된 신호에 응답하는 수단(164)을 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
  13. 제11항에 있어서, 적합한 처리 회로를 포함하는 상기 회로는, 비월 주사 휘도 신호를 발생시키도록 상기 비디오신호에 응답하는 디코더(156)와, 선택된 응답을 갖는 점진적인 주사 휘도 신호를 발생하도록 상기 제어 신호에 의해 결정되고 상기 디코더에 결합된 비월 대 점진적인 주사 변환기(203 내지 208)을 포함하며, 상기 파라미터 검출기는 상기 디코더에 결합된 에러를 검출할 수 있으며, 상기 제어 신호를 발생하도록 상기 비월 주사 휘도 신호로 나타난 영상 변화에 응답하는 동작 검출기(178)를 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
  14. 제11항에 있어서, 상기 결합된 신호는 수직-일시적인 헬퍼 신호를 포함하며, 상기 수직 일시적인 헬퍼 신호는 상기 비디오 신호의 가변 처리 도움을 위해 상기 적합한 처리 회로에서 포인트(201)에 결합되며, 상기 수직-일시적인 헬퍼 신호를 선택적으로 인에이블 및 디스에이블링하도록 상기 비디오 신호의 파라미터에 응답하는 수단(166)을 특징으로 하는 비디오 신호 처리 장치.
KR1019900700860A 1988-08-30 1989-08-16 텔레비젼 신호 발생 장치 및 비디오 신호 처리 장치 KR970008461B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/238,694 US4933765A (en) 1988-08-30 1988-08-30 Enhanced TV system using transmitted error signals
US238694 1988-08-30
PCT/US1989/003454 WO1990002468A1 (en) 1988-08-30 1989-08-16 Enhanced tv system using transmitted error signals

Publications (2)

Publication Number Publication Date
KR900702729A KR900702729A (ko) 1990-12-08
KR970008461B1 true KR970008461B1 (ko) 1997-05-24

Family

ID=22898933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900700860A KR970008461B1 (ko) 1988-08-30 1989-08-16 텔레비젼 신호 발생 장치 및 비디오 신호 처리 장치

Country Status (14)

Country Link
US (1) US4933765A (ko)
EP (1) EP0432205B1 (ko)
JP (1) JPH04500590A (ko)
KR (1) KR970008461B1 (ko)
CN (1) CN1031092C (ko)
AU (1) AU4202189A (ko)
CA (1) CA1311836C (ko)
DD (1) DD292353A5 (ko)
DE (1) DE68915286T2 (ko)
ES (1) ES2014901A6 (ko)
FI (1) FI910949A0 (ko)
NZ (1) NZ230455A (ko)
PT (1) PT91592B (ko)
WO (1) WO1990002468A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532732A (en) * 1988-12-23 1996-07-02 Gemstar Development Corporation Apparatus and methods for using compressed codes for monitoring television program viewing
US5155580A (en) * 1991-01-07 1992-10-13 General Electric Company Side panel signal processor for a widescreen television system
EP0496578A3 (en) * 1991-01-22 1993-09-22 Matsushita Electric Industrial Co., Ltd. Extended definition television system
US5235417A (en) * 1992-03-26 1993-08-10 Rca Thomson Licensing Corporation Television signal scan conversion system with motion adaptive processing
US5497383A (en) * 1993-01-22 1996-03-05 Motorola, Inc. Error detector circuit for receiver operative to receive discretely-encoded signals
US5880941A (en) * 1994-12-22 1999-03-09 Sony Corporation Digital video signal recording/reproducing apparatus for storing a vertical resolution signal
US5815284A (en) * 1995-05-05 1998-09-29 Must Systems Inc. Scanner interface device of video system
EP1091576A1 (en) * 1999-09-30 2001-04-11 Koninklijke Philips Electronics N.V. Picture signal processing
JP4861636B2 (ja) * 2005-04-19 2012-01-25 パナソニック株式会社 画像処理装置及び画像処理プログラム
US7425991B2 (en) * 2005-08-08 2008-09-16 Broadcom Corporation System and method for determining video subcarrier phase
JP2012138646A (ja) 2009-04-23 2012-07-19 Panasonic Corp 映像処理装置及び映像処理方法
US20110078572A1 (en) * 2009-09-30 2011-03-31 Rovi Technologies Corporation Systems and methods for analyzing clickstream data
US8532197B2 (en) * 2010-02-16 2013-09-10 The Aerospace Corporation Methods and systems for detecting temporally oscillating sources in video signals using a recursive infinite impulse response (IIR) filter technique
TWI429277B (zh) * 2011-01-31 2014-03-01 Novatek Microelectronics Corp 動態適應性解交錯裝置及方法
DE112011105865T5 (de) * 2011-11-21 2014-10-16 Intel Corporation Vorrichtung, System und Verfahren für das Bereitstellen von unabhängigem Multi Screen Viewing
CN107230447A (zh) * 2017-08-04 2017-10-03 京东方科技集团股份有限公司 一种驱动方法、驱动电路及显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050084A (en) * 1976-07-14 1977-09-20 Cbs Inc. Comb filter for television signals having adaptive features
JPS5382219A (en) * 1976-12-28 1978-07-20 Nec Corp Television signal coding unit
JPS59171387A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd テレビジヨン信号の構成方法
DE3311911A1 (de) * 1983-03-31 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Verfahren und schaltungsanordnung zur bildfehlerkorrektur
GB8328362D0 (en) * 1983-10-24 1983-11-23 Indep Broadcasting Authority Movement detector
US4598309A (en) * 1984-05-29 1986-07-01 Rca Corporation Television receiver that includes a frame store using non-interlaced scanning format with motion compensation
US4636840A (en) * 1984-08-09 1987-01-13 Rca Corporation Adaptive luminance-chrominance separation apparatus
US4617589A (en) * 1984-12-17 1986-10-14 Rca Corporation Adaptive frame comb filter system
US4639784A (en) * 1985-02-19 1987-01-27 Rca Corporation Video signal recursive filter adaptively controlled responsive to the history of image motion
US4641188A (en) * 1985-07-31 1987-02-03 Rca Corporation Progressive scan display system employing line and frame memories
US4661853A (en) * 1985-11-01 1987-04-28 Rca Corporation Interfield image motion detector for video signals
EP0250534B2 (en) * 1985-12-24 1994-09-28 British Broadcasting Corporation Bandwidth compression for television signals
JPS62295651A (ja) * 1986-01-28 1987-12-23 横河メディカルシステム株式会社 核磁気共鳴断層撮像装置
JP2506332B2 (ja) * 1986-03-04 1996-06-12 国際電信電話株式会社 動画像信号の高能率符号化方式
US4731648A (en) * 1986-09-29 1988-03-15 Rca Corporation Interstitial signal generating system
US4794455A (en) * 1987-01-07 1988-12-27 Pictel Corporation Method and apparatus employing adaptive filtering for efficiently communicating image sequences
US4866509A (en) * 1988-08-30 1989-09-12 General Electric Company System for adaptively generating signal in alternate formats as for an EDTV system

Also Published As

Publication number Publication date
WO1990002468A1 (en) 1990-03-08
EP0432205B1 (en) 1994-05-11
AU4202189A (en) 1990-03-23
CN1040721A (zh) 1990-03-21
PT91592B (pt) 1995-07-18
CN1031092C (zh) 1996-02-21
FI910949A0 (fi) 1991-02-27
NZ230455A (en) 1992-06-25
US4933765A (en) 1990-06-12
DD292353A5 (de) 1991-07-25
CA1311836C (en) 1992-12-22
DE68915286T2 (de) 1994-10-27
EP0432205A1 (en) 1991-06-19
KR900702729A (ko) 1990-12-08
DE68915286D1 (de) 1994-06-16
PT91592A (pt) 1990-03-30
JPH04500590A (ja) 1992-01-30
ES2014901A6 (es) 1990-07-16

Similar Documents

Publication Publication Date Title
US4745459A (en) Divisionally time-compressed subsample transmission and motion-compensated reproduction system for a high definition color television picture signal
US4888641A (en) Extended definition widescreen television system using plural signal transmission channels
KR970008461B1 (ko) 텔레비젼 신호 발생 장치 및 비디오 신호 처리 장치
US5144427A (en) Television receiver decoder apparatus for bandwidth-compressed high definition television signal
JP3792249B2 (ja) テレビシステムにおいて使用するデコーダ
US5249037A (en) Image signal correction circuit and image signal processor using the circuit
CA1300739C (en) Widescreen television reception and recording system utilizing conventional equipment
KR930002143B1 (ko) 텔레비젼신호 처리장치
JPH06217289A (ja) 映像信号と共に伝送される動ベクトルを用いて映像信号の時間処理を改善する方法及び装置
US5561467A (en) Receiver and channel compatible encoding/decoding system for high definition video
US5101273A (en) Device for the conversion of motion information into a motion information signal at the field rate and with the number of lines desired for high-definition television
AU623382B2 (en) Extended definition widescreen television system using plural signal transmission channels
US5327241A (en) Video signal processing apparatus for reducing aliasing interference
US5184219A (en) Method for transmitting spectrum-compatible high-definition television signal and circuit therefor in a television signal transmission system
EP0273967B1 (en) Improvements relating to television
US5128750A (en) Television signal converter for converting a high definition television signal into a television signal for display by a standard television receiver
EP0542259A1 (en) Video signal processing circuit and method thereof
US5068729A (en) Compatible extended-definition television
US4953009A (en) Signal separator having function of subsampling digital composite video signal
JPS6150483A (ja) 複合デジタルｐａｌ映像信号のデコーディング装置
EP0467403A2 (en) Multiplexed signal transmitting apparatus and multiplexed signal receiving apparatus
Meeker High definition and high frame rate compatible NTSC broadcast television system
EP0641127A2 (en) Widescreen TV transmitting apparatus
EP0762748A2 (en) Low-memory line interpolation for a PAL-plus television receiver
JPH0472980A (ja) テレビジョン信号の送受信装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee