KR970008419B1 - 에이치디티브이(hdtv)용 비터비 디코더 - Google Patents

에이치디티브이(hdtv)용 비터비 디코더 Download PDF

Info

Publication number
KR970008419B1
KR970008419B1 KR1019940007630A KR19940007630A KR970008419B1 KR 970008419 B1 KR970008419 B1 KR 970008419B1 KR 1019940007630 A KR1019940007630 A KR 1019940007630A KR 19940007630 A KR19940007630 A KR 19940007630A KR 970008419 B1 KR970008419 B1 KR 970008419B1
Authority
KR
South Korea
Prior art keywords
path
metric
value
optimal
survival
Prior art date
Application number
KR1019940007630A
Other languages
English (en)
Other versions
KR950030657A (ko
Inventor
남호준
곽흥식
허서원
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019940007630A priority Critical patent/KR970008419B1/ko
Priority to EP94403006A priority patent/EP0677964A3/en
Publication of KR950030657A publication Critical patent/KR950030657A/ko
Application granted granted Critical
Publication of KR970008419B1 publication Critical patent/KR970008419B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1737Controllable logic circuits using multiplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • H03M13/6505Memory efficient implementations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

없음

Description

에이치디티브이(HDTV)용 비터비 디코더
제1도는 일반적인 HDTV의 채널코딩방식을 설명하기 위한 도면.
제2도는 종래의 트렐리스 엔코더의 블럭 구성도.
제3도는 종래의 트렐리스 엔코더의 개념 구성도.
제4도는 종래의 트렐리스 엔코더에 대응되는 디코더의 개념 블럭도.
제5도는 트렐리스 디코더 다이어그램.
제6도는 본 발명의 블럭 구성도.
제7도는 본 발명의 메트릭 계산부의 상세 블럭 구성도.
제8도는 본 발명의 최적 경로 계산부의 상세 블럭 구성도.
제9도는 본 발명의 경로 이력 계산부의 상세블럭 구성도.
제10도는 본 발명의 경로 이력 계산부의 상세 블럭 구성도.
제11도는 경로 이력 계산부의 설명을 위한 서바이벌 경로가 표시된 트렐리스 디코더 다이어그램.
제12도는 (가)-(마)는 경로 이력 계산부의 설명을 위한 도면.
*도면의 주요부분에 대한 부호의 설명*
10 : 메트릭 계산부 11 : 거리차 계산기
12 : 축적기13a-13l : 메모리
20 : 최적 경로 계산부 21a-21d : 경로 선택기
22 : 최적 서바이벌 경로 선택기30 : 경로 이력 계산부
31a-31c : 메모리 블럭MUX1-MUX13 : 멀티플렉서
본 발명은 에이치디티브이(이하, HDTV라 칭함)용 비터비(Viterbi) 디코더에 관한 것으로서, 특히 별도의 외부클럭없이 동작속도가 수십M Symbol/sec까지 가능케하여 HDTV의 데이타 정송율을 커버할 수 있도록 한 HDTV용 비터비 디코더에 관한 것이다. 최근 미국의 GA(Grand Alliance)에서는 HDTV전송방식을 8VSB(Vestigial Sideband)로 결정하였으며, 이 방식의 경우 채널코딩으로는 제1도와 같은 R-S(Reed-Solomon)엔코더와 트렐리스(Trellis) 엔코더를 사용한다.
그리고 8VSB방식의 경우 트렐리스 엔코더는 제2도에 도시한 바와 같이 2개의 입력비트를 1비트는 코딩되지 않은(Uncoded)상태로 하고 나머지 1비트는 12심볼을 딜레이하는 2개의 12딜레이로 된 콘벌루션(Convolution)엔코더를 통과하여 2비트의 코디드(Coded) 비트로 바꾸며, 이 3비트를 TCM(Trellis Coded Modulation) 맵퍼를 통과하여 변조하게 되는 구조로 되어 있으며, 이는 제3도에 도시한 바와 같이 12개의 트렐리스 엔코더를 병렬로 이용하여 전송하는 것과 같은 개념이다.
이를 다시 원래의 비트 스트림으로 복원하기 위해서는 12개의 디코더가 있는 제4도와 같은 구조가 필요하며, 제4도에서 각각의 트렐리스 디코더에는 송신측에서 콘벌루션 엔코더를 이용하여 코딩하였으므로 이를 디코딩하기 위해서 비터비 디코딩 알고리즘을 이용한다.
비터비 알고리즘을 설명하기 위해 제5도와 같은 트렐리스 디코더 다이어그램을 가정하면, 비터비 알고리즘에서는 각각의 스테이트(State)에서 그 스테이트로 입력되는 두개의 천이경로(Transition Path)중에서 거리 값(Euclidean Distance)이 작은 즉, 발생가능성이 높은 경로는 살려두고 나머지 경로는 소거시킨다.
그리고 위와 같은 과정을 그 다음의 스테이지(Stage)에서 반복해나가면 서바이벌 경로(Survibal Paths)만 남게 되어 원래의 송신측에서 코딩되기 이전의 입력 값을 찾아낼 수 있게 된다.
즉, 비터비 알고리즘은 트렐리스 엔코딩의 결과 출력되는 데이타는 모든 출력값을 가지는 것이 아니고 이전의 입력 값에 따라(이전의 입력 값에 따른 현재 스테이트에 따라) 제한된 출력파형만을 가질 수 있으므로 이때, 수신된 파형을 관찰하여 가장 가능성이 있는 입력 값을 추정하는 것으로, 1개의 스테이트에 1개의 서바이벌 경로만을 남기는 방법으로 최적의 입력 값을 추정하는 것이다.
즉, 1개의 스테이트에서 2개의 경로가 만날 경우 다음 스테이트부터는 최적의 경로가 동일할 것이기 때문에 소거시키게 된다.
따라서 각 스테이트당 계산하여야 할 값은 한 스테이트에서 만나는 2개의 경로중 서바이벌 경로를 계산하는 과정과 한 스테이트마다 서바이벌 경로의 이력(History)을 기억하는 구조로 이루어진다.
이 경우 가장 잘 추정하기 위해서는 전체 출력파형을 관찰하여야 하지만 하드웨어 구조를 간단히 하기 위해서 일정한 스테이지만큼 관찰한 후, 강제적으로 1개의 가장 좋은 경로를 선택하여 입력 값을 출력시키게 된다.
그리고 HDTV수신기는 10.76 Symbol/sec의 데이타 전송율(Symbol Rate)이 필요하나 현재까지의 비터비 디코딩 알고리즘을 구현한 방식은 데이타 심볼이 전송되는 속도(초당전송율) 보다 10-80배 이상 빠른 별도의 외부클럭을 사용하는 매우 복잡한 비교, 판단로직 및 메모리를 필요로 하나 실제로 이의 구현은 매우 어려우며, HDTV수신기에서 12개의 비터비 디코더가 필요로 하므로 하드웨어 구현이 매우 복잡하였다.
또한, 기존의 비터비 디코더는 HDTV용 디코더와 코딩규격이 다르고, 또 디코더의 동작속도도 수백Kbps-수Mbps까지만 가능하므로 10MSymbol/sec의 속도를 요구하는 HDTV용으로는 부적격하였다.
본 발명은 이러한 점을 감안한 것으로, 본 발명은 트렐리스 다이어그램 모양의 하드와이어(hARD-Wire)구조로 입력값을 재정렬함으로써 1개의 디코더로써 HDTV의 데이타 전송율(Symbol Rate)과 같은 속도로 출력을 낼 수 있도록 한 HDTV용 비터비 디코더를 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은 메트릭 가산수단으로 입력신호와 브랜치와의 차이 값을 구하여 이 차이 값을 누적되어온 이전 메트릭 값에 가산하며, 최적경로 계산수단으로 상기 메트릭 가산수단으로 부터의 메트릭 값을 이용하여 각 스테이지별 서바이벌 경로와 관찰영역내에서의 최적 서바이벌 경로에 대한 정보를 출력하며, 경로 이력 계산수단으로 상기 최적 경로 계산수단으로 부터 구해진 서바이벌 경로를 룩-업 테이블을 통과시켜 얻은 출력비트를 관찰영역내의 최종 스테이지까지 서바이벌 경로의 제어로 이동시키며 이동된 최종 값중 상기 최적 서바이벌 경로정보에 대응되는 값을 관찰영역내의 최적경로의 최종 값으로 출력하도록 구상되는 HDTV용 비터비 디코더에 있다.
이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조로 하여 상세히 설명한다
제6도는 본 발명에 따른 HDTV용 비터비 디코더의 블럭구성도를 도시한 것으로, 메트릭(Metric) 계산부(10), 최적 경로 계산부(20), 경로 이력 계산부(30)로 구성된다.
상기 메트릭 계산부(10)는 수신된 신호가 비터비 디코더에 입력되면 제5도의 트렐리스 디코더 다이어그램상의 각 스테이트별로 입력신호와 각 브랜치(Branch)신호와의 차이(Euclidean Distance)을 구해서 지금까지의 거리 값(Metric)에 더하며, 상기 최적 경로 계산부(20)는 각 스테이트별로 입력되는 두개의 경로중 경로마다 상기 메트릭 계산부(10)에서 미리 계산되어져 저장되어 있는 메트릭 값을 이용하여 1개의 경로를 살려두고 나머지 경로를 소거시키며, 상기 경로 이력 계산부(30)는 상기 최적 경로 계산부(20)로 부터 그해진 서바이벌 경로를 룩-업 테이블(Look-Up Table)을 통과시켜 미리 출력비트를 얻어 이를 관찰영역내에서 상기 최적 경로 계산부(20)로 부터의 최적 경로 계산부(20)로 부터의 최적 서바이벌 경로정보에 따라 출력한다.
상기 메트릭 계산부(10)는 제7도에 도시한 바와 같이 입력신호와 각 브랜치신호와의 차이를 계산하여 작은 값을 선택하는 거리차 계산기(11), 메트릭 값이 누적되는 축적기(12), 상기 거리차 계산기(11)의 출력을 이전 메트릭 값에 더하여 상기 최적 경로 계산부(20)로 출력하며, 가산된 메트릭 값을 12주기 동안 저장하고 있으며 이를 차례로 상기 축적기(12)로 피드백하며 상기 최적 경로 계산부(20)로 출력하는 메모리(13a-13l)로 구성된다.
그리고 상기 최적 경로 계산부(20)는 제8도에 도시한 바와 같이 상기 메트릭 계산부(10)로 부터의 2개의 입력 메트릭 값을 비교하여 메트릭 값이 작은 쪽의 경로를 서바이벌 경로로 선택하는 경로 선택기(21a-21d), 상기 경로 선택기(21a-21d)의 출력을 비교하여 메트릭 값이 가장 작은 경로를 선택하는 최적 서바이벌 경로 선택기(22)로 구성된다.
상기 경로 이력 계산부(30)는 상기 최적 경로 계산부(20)로 부터 연속적으로 입력되는 신호를 제4도의 개념을 실현하기 위해 제9도에 도시한 바와 같이 12개의 같은 기능의 블럭이 멀티플렉싱기능에 의해 구성되며, 이러한 각각의 경로 이력 계산부(30)는 제10도에 도시한 바와 같이 상기 최적 경로 계산부(20)의 서바이벌 경로를 룩-업 테이블을 통과시켜 얻은 출력비트가 각 스테이지별로 순차적으로 저장되는 메모리블럭(31a-31c)과, 상기 최적 경로 계산부(20)의 서바이벌 경로에 의해 제어되어 상기 메모리블럭(31a-31c)의 정보의 이동방향을 변경하는 복수개의 이동방향 변경용 멀티플렉서(MUX1, MUX12)와, 상기 이동방향 변경용 멀티플렉서(MUX9, MUX12)에 접속되며 상기 최적 경로 계산부(20)의 최적 서바이벌 경로정보(선택신호)에 의해 제어되어 관찰영역내의 최적경로의 최종출력 값을 출력하는 멀티플렉서(MUX13)로 구성되며, 상기 메모리 블럭(31a-31c)은 각 스테이트에 대응되는 각각 복수개의 메모리(D1), (D2), (D3)로 구성된다.
상기와 같이 구성된 본 발명의 설명을 위해 GA의 HDTV규격과 같은 1개의 언코디드비트와 2개의 메모리를 가진 트렐리스 엔코더를 제2도와 같다고 가정하면, 주어진 엔코더에 따른 트렐리스 다이어그램은 제5도와 같이 4개의 스테이트가 존재하는 구조가 된다.
따라서 본 발명은 각 스테이트별로 메트릭 계산부(10)가 있게 되며, 이 메트릭 계산부(10)의 거리차 계산기(11)에서 입력되는 신호와 트렐리스 디코더 다이어드램상의 미리 알고 있는 각 브랜치신호 값과의 차이를 구한다.
이것이 거리 값이 되며, 상기 거리차 계산기(11)는 이 구해진 거리 값을 메모리(13a-13l)에 저장되어 있는 이전 값에 가산하여 이를 최적 경로 계산부(20)로 출력하며, 또한 축적기(12)로 피이드백하여 누적되어온 이전 메트릭 값에 가산한다.
또한, 상기 메트릭 계산부(10)는 제4도의 트렐리스 디코더와 같은 기능을 하며 동일 구조이므로 제7도에 도시된 바와 같이 축ㅇㄴ기(12)는 1개만 있으며, 이것을 12주기 동안 저장하고 있는 12개의 메모리(13a-13l)가 있게 된다.
한편, 최적 경로 계산부(20)는 상기 메트릭 계산부(10)로 부터 입력된 스테이트당 2개의 메트릭 값을 각 스테이트별로 경로 선택기(21a-21d)로 전달하여 2개의 입력 메트릭 값을 비교하여 메트릭 값이 작은 쪽의 경로(발생가능성이 높은 쪽의 경로)를 서바이벌 경로로 선택한다.
이렇게 선택된 경로를 경로 이력 계산부(30)로 전달하고, 이 정보를 최적 서바이벌 경로 선택기(22)에서 각 스테이트의 메트릭 값을 비교하여 가장 메트릭 값이 작은 경로를 선택하여 최적 서바이벌 경로로 경로 이력 계산부(30)로 전달한다.
즉, 각 스테이트별로 살아남은 경로와 전체적으로 최적의 경로에 관한 정보를 경로 이력 계산부(30)로 전달한다.
그리고 상기 경로 이력 계산부(30)의 기능을 설명하기에 앞서 이 경로 이력 계산부(30)에서 행할 동작을 살펴보면 제11도의 다이어그램과 같다.
즉, 제11도에서 실선의 경로는 주어진 순간(Stage)에서의 각 스테이트별로 1개씩 선택된 서바이벌 경로이며, 이중에서 일점쇄선으로 경로는 서바이벌 경로를 나타낸다.
그리고 제11도에서는 관찰영역이 5인 경우를 예로 들은 것인데, 여기서 각 경로에 0,1로 표시된 것은 그 경로가 선택될 때 출력해야할 출력비트를 나타낸 것이다. 이러한 동작을 수행하기 위한 경로 이력 계산부(30)를 제10도 내지 제12도와 함께 설명한다.
우선, 본 발명의 경로 이력 계산부(30)에서는 미리 각 스테이지의 스테이트 값 변화에 따른 트렐리스 엔코더의 입력 값을 출력하는 룩-업 테이블로 출력 비트를 결정하므로 프리 스테이트(Pre-State)에 관한 정보는 필요치 않으며, 이 부분의 동작 설명은 제12도의 (가)-(마)와 같다.
즉, 제12도의 (가)는 제11도의 1스테이지에서 브랜치별 출력을 서바이벌 경로에 관한 정보와 함께 저장함을 보여주며, 서바이벌 경로를 제10도에서 처럼 룩-업 테이블을 통과시켜 출력비트를 계산하고 이를 서바이벌 경로의 방향과 같은 방향으로 입력함을 나타낸다.
즉, (가)에서 메모리(D1)에 저장되는 값인 1, 1, 1, 1은 제11도의 서바이벌 경로의 각 스테이트의 입력인 1, 1, 1, 1이 서바이벌 경로의 방향에 따라 저장된 값이다.
이를 보다 상세히 설명하면 제11도의 1스테이지의 00스테이트의 값은 0스테이지에서 1스테이지 사이의 서바이벌 경로에 따라 01스테이트의 입력인 1로 부터 온것이고, 10스테이트의 값은 00스테이트의 입력인 1로 부터 온것이고, 01스테이트의 값은 11스테이트의 입력인 1로 부터 온것이고, 11스테이트의 값은 10스테이트의 입력인 1로 부터 온것을 나타낸다.
그리고 제12도의 (나)는 2스테이지에서의 신호의 흐름을 나타낸 것이며, (가)-(라)의 순서로 동작이 진행되면 관찰영역이 4스테이지인 경우를 예로 들때, 제11도에서와 같이 제12도의 (라)에서 "1", (마)에서 "0"이라는 출력 값을 정확히 알 수 있다.
여기서, 제12도 (라)의 a는 t=4스테이지에서의 최적 경로 스타트 지점을, (마)의 a는 t=5스테이지에서의 최적 경로 스타트 지점을 나타낸다.
이상에서 살펴본 바와 같이 본 발명은 종래와 같이 데이타 전송율보다 10-80배 이상 빠른 외부클럭의 필요없이도 종래에 비해 보다 간단한 구성으로 HDTV수신기에 적용할 수 있는 동작속도가 수십MSymbol/sec까지 가능한 비터비 디코더를 구현할 수 있게 되는 효과가 있다.

Claims (9)

  1. 입력신호와 브랜치신호와의 차이값을 구하여 이 차이값을 누적되어온 이전 메트릭 값에 가산하는 메트릭 가산수단과, 상기 메트릭 가산수단으로 부터의 메트릭 값을 이용하여 각 스테이지별 서바이벌 경로와 관찰영역내에서의 최적 서바이벌 경로를 구하는 최적 경로 계산수단과, 상기 최적 경로 계산수단으로 부터 구해진 서바이벌 경로를 룩-업 테이블을 통과시켜 얻은 출력비트를 관찰영역내의 최종 스테이지까지 서바이벌 경로의 제어로 이동시키며 이동된 최종 값중 상기 최적 서바이벌 경로정보에 대응되는 값을 관찰영역내의 최적경로의 최종 값으로 출력하는 경로 이력 계산수단으로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  2. 제1항에 있어서, 상기 메트릭 계산수단은 입력신호와 각 브랜치신호와의 차이를 계산하는 거리차 계산기와, 메트릭 값이 누적되는 축적기와, 상기 거리차 계산기의 출력을 이전 메트릭 값에 가산하여 상기 최적 경로 계산수단 및 축적기로 출력하는 복수개의 메모리로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  3. 제2항에 있어서, 상기 메모리는 상기 거리차 계산기의 출력을 12주기 동안 저장하는 12개의 메모리로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  4. 제1항 또는 제2항에 있어서, 상기 메트릭 계산수단은 각 스테이트별로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  5. 제1항에 있어서, 상기 최적 경로 계산수단은 상기 메트릭 계산수단으로 부터의 2개의 메트릭 값을 비교하여 메트릭 값이 작은 쪽의 경로를 서바이벌 경로로 선택하는 복수개의 경로 선택기와, 상기 경로 선택기의 출력을 비교하여 메트릭 값이 가장 작은 경로를 선택하는 최적 서바이벌 경로 선택기로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  6. 제5항에 있어서, 상기 경로 선택기는 각 스테이트별로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  7. 제1항에 있어서, 상기 경로 이력 계산수단은 12개의 동일기능의 블럭이 멀티플렉싱기능에 따라 병렬로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  8. 제1항 및 제7항에 있어서, 상기 경로 이력 계산수단은 상기 최적 경로 계산수단으로 부터의 서바이벌 경로를 룩-업 테이블을 통과시켜 얻은 출력비트가 순차적으로 저장되는 메모리블럭과, 상기 최적 경로 계산수단으로 부터의 서바이벌 경로에 의해 제어되어 정보의 이동방향을 변경하는 복수개의 이동방향 변경용 멀티플렉서와, 상기 최적 경로 계산수단으로 부터의 최적 서바이벌 경로정보에 의해 제어되어 상기 이동방향 변경용 멀티플렉서중 최종단 스테이지의 멀티플렉서의 출력중 관찰영역내의 최적 경로의 최종출력 값을 출력하는 멀티플렉서로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
  9. 제8항에 있어서, 상기 메모리 블럭은 각 스테이트 및 스테이지에 일대일 대응되어 구성되는 각각 복수개의 메모리로 구성됨을 특징으로 하는 HDTV용 비터비 디코더.
KR1019940007630A 1994-04-12 1994-04-12 에이치디티브이(hdtv)용 비터비 디코더 KR970008419B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940007630A KR970008419B1 (ko) 1994-04-12 1994-04-12 에이치디티브이(hdtv)용 비터비 디코더
EP94403006A EP0677964A3 (en) 1994-04-12 1994-12-23 HDTV Viterbi decoder.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007630A KR970008419B1 (ko) 1994-04-12 1994-04-12 에이치디티브이(hdtv)용 비터비 디코더

Publications (2)

Publication Number Publication Date
KR950030657A KR950030657A (ko) 1995-11-24
KR970008419B1 true KR970008419B1 (ko) 1997-05-23

Family

ID=19380866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007630A KR970008419B1 (ko) 1994-04-12 1994-04-12 에이치디티브이(hdtv)용 비터비 디코더

Country Status (1)

Country Link
KR (1) KR970008419B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442235B1 (ko) * 1997-03-07 2004-10-22 엘지전자 주식회사 비터비 디코더의 가산-비교-선택(acs) 장치

Also Published As

Publication number Publication date
KR950030657A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
US6088404A (en) Method and apparatus for decoding trellis code data
US4545054A (en) Diode-configured Viterbi algorithm error correcting decoder for convolutional codes
US5446746A (en) Path memory apparatus of a viterbi decoder
JP2002515210A (ja) 格子符号化インタリーブデータストリーム用デコーダと、このデコーダを含むhdtv受像機
JPH07221655A (ja) 通信システムおよび情報処理方法
US5878092A (en) Trace-back method and apparatus for use in a viterbi decoder
US6115436A (en) Non-binary viterbi decoder using butterfly operations
KR20010014661A (ko) 비터비 복호기 및 송신 장치
EP1495572B1 (en) Hdtv trellis decoder architecture
KR100212854B1 (ko) 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치
KR970008419B1 (ko) 에이치디티브이(hdtv)용 비터비 디코더
CA2212098C (en) Trellis decoder of a dtv
KR100237490B1 (ko) 트렐리스 코드 데이터의 생존 경로 역추적 장치
KR100744505B1 (ko) 비터비 복호기
US6031876A (en) Trellis decoder for ATSC 8VSB
KR970008425B1 (ko) 에이치디티브이(hdtv)용 비터비 디코더
KR970008418B1 (ko) 에이치디티브이(hdtv)용 비터비 디코더
EP0677964A2 (en) HDTV Viterbi decoder
KR100236007B1 (ko) 비터비 디코더 및 디코딩 방법
KR20010094694A (ko) 티시엠 복호장치 및 방법
KR100210405B1 (ko) 트렐리스 코드 데이터의 생존 경로 역추적 방법 및 장치
KR100258234B1 (ko) 트렐리스 코드 데이터의 생존 경로 저장 장치
Schweikert et al. Trellis-coded modulation with high-speed low complexity decoding
Schuh et al. Low complexity decoding for punctured trellis-coded modulation over intersymbol interference channels
KR101154954B1 (ko) 디지털 방송 신호 송수신 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090619

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee