KR970007874B1 - 4차 시그마 델타(σδ) 변조기 - Google Patents
4차 시그마 델타(σδ) 변조기 Download PDFInfo
- Publication number
- KR970007874B1 KR970007874B1 KR1019940020531A KR19940020531A KR970007874B1 KR 970007874 B1 KR970007874 B1 KR 970007874B1 KR 1019940020531 A KR1019940020531 A KR 1019940020531A KR 19940020531 A KR19940020531 A KR 19940020531A KR 970007874 B1 KR970007874 B1 KR 970007874B1
- Authority
- KR
- South Korea
- Prior art keywords
- delay
- output
- input signal
- coefficient
- signal
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
요약 없음
Description
제 1 도는 종래기술의 일예인 4차 보간 시그마 델타 변조기의 회로도.
제 2 도는 종래기술의 다른 예인 4차 피드백/피드포워드 시그마 델타 변조기의회로도.
제 3 도는 본 발명의 4차 시그마 델타 변조기의 회로도.
본 발명의 신호대 잡음비(SNR ; Signal-to-Noise Ratio)를 향상시킨 4차 시그마 델타 변조기(ΣΔ modulator)에 관한 것이다.
일반적으로, 시그마 델타 변조기는 멀티미디어(Multimedia)용 오디오(Audio) CODEC(COder/DECoder ; 이하 CODEC라 칭함) 및 통신용 CODEC의 주요 구성요소인 오버샘플링(oversampling)방식에 의한 ADC(Analog to Digital Converter ; 이하 ADC라 칭함) 및 DAC(Digital to Analog Converter ; 이하 DAC라 칭함)에서, 특히, 잡음 정형기(noise shaper)로 주로 사용된다.
즉, 오버샘플링 방식의 ADC 및 DAC에서 사용되는 시그마 델타 변조기는 입력신호를 저역 통과 필터링(lowpass filtering)시키고, 변조시 발생되는 잡음중 특히, 양자화 잡음(quantized noise)을 고주파로 변조시킴으로써, 이후에 노이즈 필터링이 용이하도록 하는 장치로서, 변조기의 차수와 오버샘플링의 비가 커짐에 따라 이밴트 잡음(inband noise)은 감소하게 된다. 여기서, 신호대 잡음비가 96dB 이상인 곳에서 사용되는 시그마 델타가 변조기는 주로 3차 이상의 변조기로 설계되는데, 특히 4차 시그마 델타 변조기를 주로 사용한다.
한편, 입력신호 X(Z), 출력신호를 Y(Z), 양자화 잡음을 Q(Z)라 할때, 입력신호대 출력신호의 전달함수(Signal Transfer Function ; 이하 STF(Z)라 칭함),
및 양자화 잡음대 출력신호의 전달함수(Noise Transfer Function ; 이하 NTF(Z)라 칭함),
의 정통 필터 근사법(classical filter approximation ; Butterworth, Bessel-Thomson 등의 근사법)에 의한 4차 시그마 델타 변조기의 이상적인 전달함수 형태는 다음과 같다.
따라서, 상기 식(1)과 (2)에서 보는 바와 같이 STF(Z)와 NTF(Z)의 분모다항식의 계수 a3,a2,a1,a0는 동일하지만 분자다항식의 계수는 서로 상이(b≠c)하게 된다.
제1도는 종래기술의 일예인 4차 보간(interolative) 시그마 델타변조기의 회로도이며, 제2도는 다른 예인 4차 피드백/피드포워드(feedback/feedforward) 시그마 델타 변조기의 회로도로서, 이를 참조하여 종래의 4차 시그마 델타 변조기를 살펴보자, 도면에서 1 내지 4,21 내지 24는 적분부, 5 내지 13,25 내지 32는 계수부, 100 및 200은 양자화부(quantizer)를 각각 나타낸다.
먼저, 제1도에 도시된 바와 같이 4차 보간 시그마 델타 변조기는 직렬 구조의 적분부(1 내지 4)를 4개 구비한다. 이때, 상기와 같은 구성에 있어서, 상기 각각의 적분부(1 내지 4)출력을 피드백시켜 가산한 값과 최종 출력신호(Y(Z))가 피드백된 값의 차를 첫째 접분부로 입력시켜 적분하고, 이때, 양자화부(100)는 첫째 적분부(1)로 입력되는 신호와 각각의 적분부(1 내지 4)의 출력을 입력받아 이들 신호를 동시에 양자화(quanize)함으로써, 입력신호(X(Z)를 저역 통과 필터링하고, 상기 양자화 시 발생되는 양자화 잡음(Q(Z))을 고주파 변조하게 된다. 여기서, 상기 피드백 및 피드포워드되는 신호는 각각 계수(coefficient)부(5 내지 13)를 사용하여 계수화, 즉, 전달시키는 신호의 비를 조절한다.
상기와 같이 이루어지는 4차 보간 시그마 델타 변조기의 신호 전달함수를 알아보자.
상기 적분부의 신호 전달함수,
이고, 계수부 신호 전달함수를 각각, F1내지 F4,A0내지 A4일때, 각각의 신호 전달함수는,
이 된다. 여기서, 위 식의 XDS는
이다.
상기 두 식에서 분자 다항식들의 계수는 A1와 F1(i=1, 2, 3, 4)로 구분되어 있으나, 분모 다항식의 계수는 Ai와 Fi가 혼합되어 있어 상기 NTF(Z)의 계수들이 결정되면 STF(Z)의 계수는 자동적으로 결정되고, 이와 반대로 STF(Z)의 계수들이 결정되면 NTF(Z)의 계수가 자동적으로 결정되므로 정통 필터 근사에 의한 필터함수, 식 (1)과 (2)를 동시에 만족시키지 못하게 된다. 즉, STF(Z)의 분자 계수와 NTF(Z)의 분자 계수가 분모의 계수 결정에 따라 독립적으로 설정되지 못함으로써, 신호대 잡음비가 저하되는 문제점을 초래했다.
한편, 제2도에 도시된 바와 같이 4차 피드백/피드포워드 시그마델타 변조기는 입력신호(X(Z))와 출력신호(Y(Z))를 각각 계수화 하여 그 차와 전단의 적분값을 각각 입력받아 적분하도록 4개의 직력 구조의 적분부(21 내지 24)를 구비한다. 이때, 상기 입력신호(X(Z)) 및 출력신호(Y(Z))를 계수화 하는 계수부(25 내지 32) 및 마지막 적분부(24)를 제외한 모든 적분부(21 내지 23)는 샘플링 주기의 반주기(이하 T/2라 칭함)만큼 지연시키며, 신호 지연이 없는 마지막 적분부(24)의 출력을 양자화부(200)가 입력받아 입력신호(X(Z))를 저역 통과 필터링하고, 상기 양자화 시 발생되는 양자화 잡음(Q(Z))을 고주파 변조하게 된다.
상기와 같이 이루어 지는 4차 피드백/피드포워드 시그마 델타 변조기의 신호 전달함수를 알아보자.
상기 적분부(21 내지 24) 및 계수부(25 내지 32)의 신호 전달함수가 각각,
F1=β1Z-1(여기서, i=1, 2, 3, 4)
H1=α1Z-1(여기서, i=1, 2, 3, 4)
일때, 각각의 신호 전달함수는,
와 같은 전달함수가 얻어지는데 STF(Z)에서 분자다항식의 최고차항은 3차이므로 식(1)과 다르며, NTF(Z)에서는 식(2)의 분자다항식 증폭 성분, 즉 "c"값이 항상 1이므로 주파수 감쇠율을 조정할 수 없다. 따라서, 이것 역시 신호대 잡음비가 저하되는 문제점을 초리했다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 피드포워드 성분으로서 입력신호에 지연부와 양자화부의 입력에 계수항을 추가시킴으로써 분자 최고차 다항식의 4차가 되도록하고, 피드백 성분으로서 양자화부의 출력으로 부터 지연이 없는 계수항을 추가함으로써 증폭도가 1이 아닌 성분이 존재하도록 하여, STF(Z)와 NTF(Z)의 분자계수항이 서로 독립적인 변수로 구성되기 때문에 계수 설정이 용이하고, 신호대 잡음비가 향상된 4차 시그마 델타 변조기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 샘플링 주기가 T일때, 입력신호를 입력받아 계수화하고, T/2 만큼 지연시키는 4개의 피드포워드 계수수단 ; 출력신호를 계수화하고 T/2만큼 지연시키는 4개의 피드백 계수수단 ; 상기 피드포워드 계수수단과 피드백 계수수단 중 각각 하나씩의 계수수단의 출력 차와 전단의 적분값의 합을 각각 입력받는 직렬구조이되, 최하위를 제외한 나머지는 T/2 만큼의 지연시간을 가지며 적분하는 4개의 적분수단을 구비하는 4차 시그마 델타 변조기에 있어서, 상기 계수부 각각에 입력되는 입력신호를 T/2 만큼 지연시키는 입력신호 지연수단 ; 상기 입력신호 지연수단의 출력을 특정 시간 지연없이 계수화하는 양자화 피드포워드 계수수단 ; 출력신호를 특정 시간 지연없이 계수화하는 양자화 피드백 계수수단 ; 및 상기 양자화 피드포워드/피드백 계수수단의 출력 차와 최하위 적분수단의 출력을 동시에 양자화하는 양자화수단을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면 제3도를 참조하여 본 발명의 일실시예를 상세히 살펴보자.
먼저, 제3도는 본 발명의 4차 시그마 델타 변조기의 회로도로서, 도면에서 41 내지 43은 T/2 만큼의 지연부를 갖는 적분부, 44는 지연을 갖지 않는 적분부, 45 내지 52는 T/2 만큼의 지연을 갖는 계수부, 61은 입력신호 지연부, 62 및 63은 지연을 갖지 않는 계수부, 300은 양자화부를 각각 나타낸다.
즉, 본 발명의 4차 시그마 델타 변조기는 입력신호(X(Z))를 T/2 만큼 지연시키는 입력신호 지연부(61)와, 이 입력신호 지연부(61)의 출력을 각각 F1,F2,F3,F4로 계수화하고, T/2 만큼 지연시키는 피드포워드 계수부(45 내지 48)와, 출력신호(Y(Z))를 각각 H1,H2,H3,H4로 계수화하고, T/2 만큼 지연시키는 피드백 계수부(49 내지 52)와, 상기 4개씩의 피드포워드/피드백 계수부 중 하나씩의 계수부 출력차와 전단의 적분값을 각각 입력받는 직렬구조이되, 최하위를 제외한 나머지는 T/2 만큼의 지연시간을 가지며 적분하는 4개의 적분부(41 내지 44)와, 상기 입력신호 지연부(61)의 출력을 특정 시간 지연없이 F5로 계수화하는 피드포워드 계수부(62)와, 출력신호(Y(Z))를 특정 시간 지연 없이 H5로 계수화하는 피드백 계수부(63)와, 상기 계수부(62,63)의 출력차와 최하위 적분부(44)의 출력을 동시에 양자화하는 양자화부(300)를 구비한다. 이때, 상기 양자화부(300)에서 양자화 잡음(Q(Z))이 발생되어 시그마 델타 변조기의 피드백/피드포워드 작용으로 고주파 변조되게 된다.
상기와 같이 이루어 지는 본 발명의 4차 시그마 델타 변조기의 신호 전달함수를 이용하여 그 작용 및 효과를 알아보자.
입력신호 지연부(61)의 전달함수, F0=Z-1;
T/2의 신호 지연을 갖는 적분부(41 내지 43)의 전달함수,
특정 신호 지연을 갖지 않는 적분부(44)의 전달함수,
T/2의 신호 지연을 갖는 피드포워드 계수부(45 내지 48)의 전달함수,
F1=β1Z-1(여기서, i=1,2,3,4) ;
특정 신호 지연을 갖지 않는 피드포워드 계수부(62)의 전달함수,
F5=β5;
T/2의 신호 지연을 갖는 피드백 계수부(49 내지 52)의 전달함수,
H1=α1Z-1(여기서, i=1,2,3,4) ;
특정 신호 지연을 갖지 않는 피드백 계수부(63)의 전달함수,
H5=α5;
일때, 입력신호(X(Z))는 지연(F0)되어 각각의 지연시간을 갖는 피드포워드 계수부(45 내지 48)와 특정 지연시간이 없는 피드포워드 계수부(62)를 거쳐 최종 출력에서 지연시간을 갖는 피드백 계수부(49 내지 52)와 특정 지연시간이 없는 계수부(63)의 각각의 차가 적분기에 의해 적분되고 양자화기에 의해 양자화되어 최종 출력신호(Y(Z))를 내보낸다. 이때 출력 Y(Z)는
가 되므로 STF(Z)와 NTF(Z)는 다음과 같이 된다.
따라서, 식(3)과 식(4)는 식(1)과 식(2)와 같이 정통 필터 근사법에 의한 이상적인 4차 시그마 델타 변조기의 전달함수 형태를 갖게 된다.
즉, STF(Z)와 NTF(Z)의 분자계수항이 서로 무관한 변수로 구성되며, STF(Z)의 분자다항식 최고차항은 4차 이고, NTF(Z)의 분자다항식 증폭 성분이 1이 아니다.
따라서, 상기의 같이 이루어 지는 본 발명은 정통 필터 근사법에 의한 계수 설정이 용이하여 신호대 잡음비를 향싱시키는 특유의 효과기 있다.
Claims (1)
- 샘플링 주기가 T일때, 입력신호(X(Z))를 입력받아 계수화하고, T/2 만큼 지연시키는 4개의 피드포워드 계수수단(45 내지 48) ; 출력신호(Y(Z))를 계수화하고, T/2만큼 지연시키는 4개의 피드백 계수수단(49 내지 52) ; 상기 피드포워드 계수수단(45 내지 48)과 피드백 계수수단(49 내지 52)중 각각 하나씩의 계수수단의 출력 차와 전단의 적분값의 합을 각각 입력받는 직렬구조이되, 최하위를 제외한 나머지는 T/2 만큼의 지연시간을 가지며 적분하는 4개의 적분수단(41 내지 44)을 구비하는 4차 시그마 델타 변조기에 있어서, 상기 계수부(45 내지 48) 각각에 입력되는 입력신호(X(Z))를 T/2 만큼 지연시키는 입력신호 지연수단(61) ; 상기 입력신호 지연수단(61)의 출력을 특정 시간 지연없이 계수화하는 양자화 피드포워드 계수수단(62) ; 출력신호(Y(Z))를 특정 시간 지연없이 계수화하는 양자화 피드백 계수수단(63) ; 및 상기 양자화 피드포워드/피드백 계수수단(62, 63)의 출력 차와 최하위 적분수단(44)의 출력을 동시에 양자화하는 양자화수단(300)을 구비하는 것을 특징으로 하는 4차 시그마 델타 변조기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940020531A KR970007874B1 (ko) | 1994-08-19 | 1994-08-19 | 4차 시그마 델타(σδ) 변조기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940020531A KR970007874B1 (ko) | 1994-08-19 | 1994-08-19 | 4차 시그마 델타(σδ) 변조기 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970007874B1 true KR970007874B1 (ko) | 1997-05-17 |
Family
ID=19390749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940020531A KR970007874B1 (ko) | 1994-08-19 | 1994-08-19 | 4차 시그마 델타(σδ) 변조기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970007874B1 (ko) |
-
1994
- 1994-08-19 KR KR1019940020531A patent/KR970007874B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5414424A (en) | Fourth-order cascaded sigma-delta modulator | |
Candy et al. | Oversampling delta-sigma data converters: theory, design, and simulation | |
US5055843A (en) | Sigma delta modulator with distributed prefiltering and feedback | |
US7183957B1 (en) | Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop | |
Carley et al. | A 16-bit 4'th order noise-shaping D/A converter | |
US5424739A (en) | Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion | |
KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
EP0586021A1 (en) | Digital noise shaper circuit | |
US20080272946A1 (en) | Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection | |
CA2052720A1 (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantizers | |
US4866442A (en) | Analog to digital converter employing delta-sigma modulation | |
US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
WO1996041422A1 (fr) | Modulateur delta-sigma | |
US8223051B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
US7123177B2 (en) | System and method for stabilizing high order sigma delta modulators | |
KR100196518B1 (ko) | 오디오용 델타-시그마 변조기 | |
JP3785361B2 (ja) | Δςモジュレータ、a/dコンバータおよびd/aコンバータ | |
US5446460A (en) | Fourth-order cascaded sigma-delta modulator | |
Rebeschini et al. | A high-resolution CMOS Sigma-Delta A/D converter with 320 kHz output rate | |
US6286020B1 (en) | Signal processor delta-sigma modulator stage | |
KR970007874B1 (ko) | 4차 시그마 델타(σδ) 변조기 | |
JP2004274606A (ja) | モジュレータ | |
US4987416A (en) | Analog to digital converters | |
US6762703B1 (en) | Sigma delta modulator | |
DE602004006740D1 (en) | Sigma-delta modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |