KR970006614B1 - Method of avalanche photodiode - Google Patents
Method of avalanche photodiode Download PDFInfo
- Publication number
- KR970006614B1 KR970006614B1 KR1019930027025A KR930027025A KR970006614B1 KR 970006614 B1 KR970006614 B1 KR 970006614B1 KR 1019930027025 A KR1019930027025 A KR 1019930027025A KR 930027025 A KR930027025 A KR 930027025A KR 970006614 B1 KR970006614 B1 KR 970006614B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- inp
- forming
- thickness
- doping concentration
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000003287 optical effect Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000003989 dielectric material Substances 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 230000003321 amplification Effects 0.000 claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000004952 Polyamide Substances 0.000 claims 1
- 150000001540 azides Chemical class 0.000 claims 1
- 229920002647 polyamide Polymers 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 abstract description 7
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 10
- 238000004943 liquid phase epitaxy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
제1도는 일반적인 InGaAs/InGaAsP/InP SAGCM(Separate Absorption, Charge, Grading and Multiplication) 애벌렌치 포토다이오드(Avalanche Photodiode, APD)의 단면도 :1 is a cross-sectional view of a typical InGaAs / InGaAsP / InP SAGCM (Separate Absorption, Charge, Grading and Multiplication) Avalanche Photodiode (APD):
a도는 가드링을 사용한 APD구조도.a is an APD structure diagram using a guard ring.
b도는 charge plate층을 사용한 APD구조도.b is an APD structure diagram using a charge plate layer.
제2도는 SAGM APD의 구조도와 전기장 분포도.2 is a structural diagram and an electric field distribution diagram of SAGM APD.
제3도는 본 발명에서 제안한 SAGM APD의 실시예의 도면.3 is a diagram of an embodiment of a SAGM APD proposed in the present invention.
제4도는 본 발명에서 제안한 InGaAs/InGaAsP/InP SAGCM APD의 제작공정을 나타낸 도면.4 is a view showing a manufacturing process of InGaAs / InGaAsP / InP SAGCM APD proposed in the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : n+-InP기판 2 : n-InP2버퍼층1: n + -InP substrate 2: n-InP2 buffer layer
3 : n--InGaAs흡수층 4 : n--InGaAsP3: n -- InGaAs absorption layer 4: n -- InGaAsP
5, 11 : n-InP증폭층 6 : 가드링5, 11 n-InP amplification layer 6: guard ring
7, 10 : 차아지 플레이트층 8 : n-InGaAsP 천이층7, 10: charge plate layer 8: n-InGaAsP transition layer
9 : n-InP 차아지 쉬트층 12 : p+-InP층9: n-InP charge sheet layer 12: p + -InP layer
13 : 폴리이미드 14 : 무반사막13: polyimide 14: antireflection film
15 : p-금속 16 : n-금속15: p-metal 16: n-metal
본 발명은 광통신용 APD(Avalanche photodiode)제조방법에 있어서 가드링을 사용하지 않고 차아지 플레이트(charge plate)를 사용하는 SAGM-APD의 제조방법에 관한 것으로서, 소자 제작의 용이성과 재현성을 향상시키는데 그 목적이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing SAGM-APD using a charge plate without using a guard ring in an APD (Avalanche photodiode) manufacturing method for optical communication. There is a purpose.
통신용 수광소자로서의 APD는 그 구조설계에 따라 제조방법에 다소 차이가 있으나 일반적인 구조를 제1도에 나타내었다.APD as a communication light receiving element has a slightly different manufacturing method according to its structural design, but the general structure is shown in FIG.
제1도와 같은 SAGCM(Seperate Absorption, Grading, Charge and Multiplication)구조의 APD는 n--InGaAs흡수층(absorption layer)(3)과 n--InP증폭층(multiplication layer)(5) 및 n--InGaAsP천이층(grading layer)(4)으로 구성되는데, 상기 흡수층(3)에서는 입력된 광신호가 흡수되어 광여기현상(photoexcitation)에 의해 전자-정공 쌍을 형성한다.Claim 1 SAGCM such help (Seperate Absorption, Grading, and Charge Multiplication) structure of the APD is n - -InGaAs absorbing layer (absorption layer) (3) and n - -InP layer amplification (multiplication layer) (5) and n - -InGaAsP It consists of a grading layer (4), in which the input optical signal is absorbed to form electron-hole pairs by photoexcitation.
광여기된 전사-정공 쌍은 내부 전기장에 의해 분리되고 이중 한 종류의 반송자(이 경우에는 정공)가 상기 증폭층(5)으로 주입되어 증폭층에 인가된 높은 전기장에 의해 가속에너지를 얻어 증폭층을 사용한 물질의 가전대의 전자와 충돌하여 새로운 전자와 정공쌍을 생성하는 방식으로 내부이득을 얻으며, 이와 같은 증폭현상을 애벌렌치(avalanche)증폭이라 한다.The photoexcited transfer-hole pairs are separated by an internal electric field, and one type of carrier (in this case, a hole) is injected into the amplification layer 5 to obtain acceleration energy by a high electric field applied to the amplification layer. The internal gain is obtained by colliding with the electrons in the consumer electronics of the layered material to create new electrons and hole pairs. This amplification is called avalanche amplification.
상기 n--InGaAsP천이층(4)은 상기 흡수층(3)과 상기 증폭층(5) 사이에 위치하며, 광여기된 반송자가 증폭층으로 원활하게 주입될 수 있도록 하는 역할을 하는 층이다.The n - -InGaAsP transition layer 4 is a layer serving to make located between the absorption layer 3 and the amplification layer 5, the optical excitation can be smoothly injected into the self-carrying amplifying layer.
상기와 같이 내부이득을 얻기 위해서는 증폭층(5)에 인가되는 전기장의 세기를 충분히 크게하여, 증폭층에 충분한 에너지를 제공하여야 한다.In order to obtain the internal gain as described above, the intensity of the electric field applied to the amplifying layer 5 should be sufficiently large to provide sufficient energy to the amplifying layer.
이와 같이 높은 전기장을 인가하는 APD에 있어서는 p+-n접합의 모서리부분(제1도(a)의 B부분)에 전기장의 집중이 일어나고 이에 따른 조기항복 현상이 문제가 된다.In the APD applying such a high electric field, concentration of the electric field occurs at the edge of the p + -n junction (part B of FIG. 1 (a)), which causes a problem of early breakdown.
즉, 제1도(a)에서 나타낸 바와 같이 p+-접합을 얻기 위하여 Zn등을 이용하여 확산공정을 수행할 경우, 제1도(a)의 B부분과 같은 확산영역의 모서리에는 p-n접합효과(p+-n junction curvature effect)에 의해 p+-n접합의 중앙부분(B부분)보다 상대적으로 높은 전기장이 인가된다.That is, when the diffusion process is performed using Zn or the like to obtain p + -junction as shown in FIG. 1 (a), the pn junction effect is applied to the corners of the diffusion region such as part B of FIG. Due to the (p + -n junction curvature effect), a relatively higher electric field is applied than the central part (part B) of the p + -n junction.
이에 따라 p+n접합계면 전체(A부분)에 가해지는 전기장에 의한 애벌렌치 증폭이 일어나기 전에 확산영역의 모서리 부분(B부분)에서 항복이 먼저 일어나게 되어, 소자의 조기 항복현상이 일어나게 된다.Accordingly, before the avalanche amplification by the electric field applied to the entire p + n junction interface (part A) occurs, the breakdown occurs first at the corner part (B part) of the diffusion region, leading to early breakdown of the device.
이 경우 증폭이 일부 공간에서만 일어나기 때문에 전체의 증폭률이 줄어들게 되어 소자의 특성이 크게 저하된다.In this case, since amplification takes place only in some spaces, the overall amplification factor is reduced, which greatly degrades the device characteristics.
이와 같은 현상을 방지하기 위하여 일반적으로 p+n접합계면의 벌크(bulk)영역(A부분)보다 도핑농도가 낮은 p-형 링구조를 갖는(제1도(a)의 C) 가드링(guard ring)(6)을 형성하게 되는데 가드링의 모서리 부분을 곡률이 크고, 도핑농도가 상대적으로 낮아야 하므로, 일반적으로 벌크(bulk)(A부분)보다 더 깊이 작은 양의 도핑물질을 확산시켜야 된다.In order to prevent this phenomenon, a guard ring having a p-type ring structure having a lower doping concentration than the bulk region (part A) of the p + n junction interface (C in FIG. 1A) is provided. In order to form a ring (6), the corner portion of the guard ring should have a large curvature and a relatively low doping concentration. Therefore, a smaller amount of the doping material must be diffused deeper than the bulk (part A).
APD와 같은 높은 전압하에서 작동하는 소자에 있어 가아드링을 제작하는 방법과 구조에 대해서 많은 연구가 진행되어 왔으며, 그것은 가드링을 사용한 일반적인 SAGM구조의 APD가 있는 제1도(a)에 나타나 있다.Much research has been conducted on the fabrication and construction of guard rings in devices operating under high voltages, such as APD, which is shown in Figure 1 (a) with APDs of typical SAGM structures using guard rings.
종래의 가드링 형성공정은 비록 여러가지 다른 구조를 사용하더라도 기본적으로는, 이온주입 공정이나 확산공정을 이용한다.The conventional guard ring forming process basically uses an ion implantation process or a diffusion process, although various other structures are used.
이온주입의 경우 이온주입시 발생하는 격자손상등을 보상해 주고, 주입된 이온들의 전기적 활성화를 위하여 열처리 공정등이 필요하게 된다.In the case of ion implantation, the lattice damage generated during ion implantation is compensated for, and a heat treatment process is required for the electrical activation of the implanted ions.
이와 같이 종래의 가드링 형성공정은 제작과정이 복잡하며, 재현성과 공정변수 제어가 어려운 확산 및 열처리 공정등을 포함하고 있다.As described above, the conventional guard ring forming process includes a diffusion and heat treatment process that is complicated in fabrication process and difficult to control reproducibility and process variables.
이에 따라, 가드링을 형성하지 않고서도 모서리부분의 전기장 집중현상을 방지하고자 하는 연구가 진행되어 왔다.Accordingly, studies have been conducted to prevent electric field concentration at the corners without forming guard rings.
제1도(b)에 나타낸 바와 같이 n--InP증폭층(5)과 n--InGaAsP천이층(4)사이에 불순물 농도가 높은 InP층을 슬랩(slab)이나 메사(mesa)형태로 사용한 SAGCM(Seperate Absorption, Grading, Charge and Multiplication)구조가 제안되었다.As shown in FIG. 1 (b), an InP layer having a high impurity concentration is used in the form of slab or mesa between the n − -InP amplification layer 5 and the n − -InGaAsP transition layer 4. SAGCM (Seperate Absorption, Grading, Charge and Multiplication) structure has been proposed.
이와 같은 구조에서 사용한 불순물농도가 높은 InP층을 차아지 플레이트층(charge plate)(7)이라고 부른다.The InP layer having a high impurity concentration used in such a structure is called a charge plate layer 7.
이 구조에서는 제2도(b)에서 나타낸 바와 같이 광전류의 증폭이 이루어지는 곳(A부분)의 전기장 세기가 슬랩(slab)밖(B부분)의 pn접합 모서리 부분의 전기장보다 크게 된다.In this structure, as shown in FIG. 2 (b), the electric field intensity at the portion (A portion) where the photocurrent is amplified is larger than the electric field at the pn junction edge portion outside the slab (part B).
따라서 pn접합의 모서리 부분(B부분)에 전기장이 집중되더라도 전기장의 세기가 일반적으로 A부분보다 낮게 조절되어 조기 항복현상이 일어나지 않게되는 효과를 갖는다.Therefore, even if the electric field is concentrated in the corner portion (B portion) of the pn junction has the effect that the strength of the electric field is generally lower than the A portion to prevent early yielding.
이 구조의 제조공정을 보면 MOCVD(Metalorganoc vapor deposition) 혹은 VPE(Vapor Phase Epitaxy) 혹은 LPE(Liquid Phase Epitaxy)등의 방법에 의해 일차 에피성장을 한 후, 차아지 플레이트층(7) 형성을 위하여 SiNx(혹은 SiO2)등을 증착하고 이를 이용하여 건식식각법에 의해 계산된 두께만큼 식각을 한다.In the manufacturing process of this structure, after primary epitaxial growth by a method such as metalorganoc vapor deposition (MOCVD), vapor phase epitaxy (VPE) or liquid phase epitaxy (LPE), SiNx is formed to form the charge plate layer 7. (Or SiO 2) is deposited and etched using the same thickness calculated by dry etching.
상기 차아지 플레이트층(7) 형성이후, MOCVD법을 이용하여 재성장을 한다.After the charge plate layer 7 is formed, it is re-grown using the MOCVD method.
상기 재성장 이후에는 Zn확산공정을 이용하여 pn접합을 형성하고, 무반사막(anti-reflection)의 형성과 p-저항성 금속의 증착 및 래핑(lapping)을 한 후, n-저항성 금속의 증착을 수행하여 소자제작을 완성한다.After the regrowth, a pn junction is formed using a Zn diffusion process, an anti-reflection is formed, a p-resistive metal is deposited and wrapped, and then an n-resistive metal is deposited. Complete device fabrication.
이러한 종래의 소자제작 방법은 MOCVD법을 이용하여 재성장을 하므로, 상기 차아지 플레이트층(7)의 성장시 식각 확산(profile)을 역메사(reverse mesa)가 되지 않도록 하기 위하여 건식식각법을 사용하여야 하며, 재성장후 Zn확산등의 과정을 필요로 하고, MOCVD를 이용한 재성장 과정중 평탄화를 이루기 위한 조건의 확립이 매우 복잡하므로 구현하기가 어려운 문제점을 갖는다.Since the conventional device fabrication method uses the MOCVD method to regrow, the dry etching method should be used to prevent reverse mesa from being etched during the growth of the charge plate layer 7. In addition, it requires a process such as Zn diffusion after regrowth, and since the establishment of conditions for planarization during the regrowth process using MOCVD is very complicated, it is difficult to implement.
따라서, 상기 문제점을 해결하기 위하여 본 발명에서는 복잡한 공정을 간략화 함으로써 소자제작의 용이성과 재현성을 향상시킬 수 있는 광통신용 애벌렌치 포토다이오드 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing an avalanche photodiode for optical communication which can improve the ease and reproducibility of device fabrication by simplifying a complicated process.
상기의 목적을 달성하기 위해 본 발명에서는 제3도 및 제4도를 참조하여 그 상세한 설명을 한다.In order to achieve the above object, the present invention will be described in detail with reference to FIGS. 3 and 4.
먼저, 제3도는 본 발명에서 제안한 SAGCM-APD구조의 실시예를 나타낸 것이다.First, Figure 3 shows an embodiment of the SAGCM-APD structure proposed in the present invention.
상기 제3도에 대한 제작공정의 개략도는 제4도에 나타나 있다.A schematic of the fabrication process with respect to FIG. 3 is shown in FIG.
상기 구조 및 제조방법을 상술하면 n+InP버퍼층(2), 그 위에 5×1015cm-3이하의 잔류불순물 도핑농도 및 1.5~3㎛의 두께를 갖는 n--In0.53Ga0.47As흡수층(3)을 성장한 후, 밴드갭이 다른 2~3층의 도핑을 하지 않은 n--InGaAsP천이층(8)(총 두께 : 0.03~0.1㎛)과, 1~5×1017cm-3도핑농도를 갖고 0.1~0.2㎛의 두께를 갖는 n-InP 차아지 쉬트층(9)을 MOCVD 또는 LPE등의 성장방법을 통해 에피 웨이퍼를 성장한다(제4도의 a).The structure and manufacturing method are detailed in the following description: n + -InP buffer layer (2), n --In 0.53 Ga 0.47 As absorbing layer having a residual impurity doping concentration of not more than 5 × 10 15 cm -3 and a thickness of 1.5 ~ 3㎛ ( 3) after the growth, the band gap is not the doping of the other layer 2 or 3 n - -InGaAsP transition layer 8 (total thickness: 0.03 ~ 0.1㎛) and, 1 ~ 5 × 10 17 cm -3 doping concentration The n-InP charge sheet layer 9 having a thickness of 0.1 to 0.2 mu m is grown on the epi wafer through a growth method such as MOCVD or LPE (a in FIG. 4).
그리고, 차아지 플레이트층(10) 형성을 위하여 유전물질 및 포토레지스터인 SiNx(혹은 SiO2)을 증착하고, 이를 이용하여 상기 n--InP 차아지 쉬트층(9)을 건식식각 혹은 습식식각법에 의해 0.05~0.1㎛정도 식각을 하여 차아지 플레이트층(10)을 형성한다(제4도의 b).In addition, a dielectric material and a photoresist SiNx (or SiO 2) are deposited to form the charge plate layer 10, and the n − -InP charge sheet layer 9 is subjected to dry etching or wet etching using the same. By 0.05 to 0.1 mu m to form the charge plate layer 10 (b in Fig. 4).
그리고, LPE방법을 이용하여 2~5×1015cm-3의 도핑농도와 0.2~0.7㎛의 두께를 갖는 n--InP증폭층(11)과 2×1018cm-3이상의 도핑농도 및 0.5~2㎛의 두께를 갖는 p+-InP층(7)을 성장한다(제4도의 c).And, n - InP amplification layer 11 having a doping concentration of 2 ~ 5 × 10 15 cm -3 and a thickness of 0.2 ~ 0.7 ㎛ using a LPE method and a doping concentration of 2 × 10 18 cm -3 or more and 0.5 A p + -InP layer 7 having a thickness of ˜2 μm is grown (c in FIG. 4).
그 다음 p-n접합용량을 줄이기 위해 메사에칭한 후 (제4도의 d) 유전물질 및 포토레지스터 등의 폴리이미드(13)을 이용하여 계면보호 및 격리(isolation)를 한다(제4도의 e).Then, mesa-etched to reduce the p-n junction capacity (d) of FIG. 4, and then subjected to surface protection and isolation using polyimide 13 such as dielectric material and photoresist (e) of FIG.
그 위에 SiNx로 무반사막(anti-reflection)(14)을 형성한 후, 상기 p+-InP(12)위 소정부분에 저항성 금속증착을 위한 개구(opening)를 만든 다음 p-금속(15)을 증착하고(제4도의 f), 래핑(lapping)을 한 후, n-금속(16)을 상기 n+-InP기판(1) 밑에 증착한다(제4도의 g).After forming an anti-reflection 14 with SiNx thereon, an opening for resistive metal deposition is formed in a predetermined portion on the p + -InP 12 and then the p-metal 15 is formed. After deposition (f in FIG. 4) and lapping, an n-metal 16 is deposited under the n + -InP substrate 1 (g in FIG. 4).
이 방법은 상기 제3도에 보인 실시예의 제조방법이다.This method is a manufacturing method of the embodiment shown in FIG.
제3도에 보인 실시예는 다음과 같은 방법으로도 구현할 수 있다.The embodiment shown in FIG. 3 can also be implemented in the following manner.
제4도의 (c)공정에서 LPE를 재성장치 p-InP(12)를 성장하지 않고 증폭층으로 사용되는 n-InP(11)를 1~2㎛두께로 성장한 후 Zn-확산공정을 삽입하여 p-n접합을 형성한 후 나머지 공정은 제4도의 나머지 부분과 같이 수행하는 방법이다.In step (c) of FIG. 4, the n-InP (11) used as an amplification layer is grown to a thickness of 1 to 2 μm without growing the LPE regeneration device p-InP (12), and then a pn is inserted by inserting a Zn diffusion process. After forming the junction, the remaining process is the same as the rest of FIG.
이와 같이 종래의 방법 대신 LPE를 재성장치법을 사용하면 차아지 플레이트층(10)의 식각시 역메사형태가 나타나도 후속 LPE재성장 공정에서 역메사의 모서리부분이 완만한 메사 형태로 변형되기 때문에 건식식각 뿐만 아니라 습식식각법을 사용해도 된다는 장점이 있으며, 건식식각시에도 수직형태의 상기 차아지 플레이트층(10)의 모서리가 부드럽게 된다는 장점을 갖는다.In this way, if the LPE regeneration apparatus is used instead of the conventional method, even if the reverse mesa shape appears during the etching of the charge plate layer 10, the edge part of the reverse mesa deforms into a gentle mesa shape in the subsequent LPE regrowth process. In addition to etching, there is an advantage in that wet etching may be used, and even in dry etching, the edge of the vertically charged charge plate layer 10 has an advantage of being soft.
이 경우 차아지 플레이트층(10)의 효과를 극대화할 수 있어 더욱 큰 증폭을 얻을 수 있다는 장점을 갖게 된다.In this case, it is possible to maximize the effect of the charge plate layer 10 has the advantage that a greater amplification can be obtained.
또한 LPE를 이용한 재성장시 n-InP증폭층(11)과 함께 n-InP(12)를 성장하여(제4도의 c) pn접합을 형성하므로 종래의 APD제작 공정에서 필수적이던 Zn확산 공정이 생략되어 소자제작 공정이 용이해지며, Zn확산시 재현성 문제의 원인이되었던 pn접합 깊이의 조절문제가 해결되어 소자제작의 재현성이 증가한다는 장점을 갖는다.In addition, during the regrowth using LPE, the n-InP (12) is grown together with the n-InP amplification layer (11) to form a pn junction, so the Zn diffusion process, which is essential in the conventional APD manufacturing process, is omitted. The device fabrication process is facilitated, and the problem of controlling the pn junction depth, which is the cause of the reproducibility problem in Zn diffusion, is solved, thereby increasing the reproducibility of device fabrication.
또한, LPE는 아주 쉽게 평탄화되므로, 평탄화에 어려움을 갖고 있는 MOCVD에 의한 재성장 방법에 비해 월등히 유리하고 장치의 저렴함등의 장점도 아울러 갖는다.In addition, since the LPE is planarized very easily, it also has advantages such as an advantage over the regrowth method by MOCVD, which is difficult to planarize, and an inexpensive device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027025A KR970006614B1 (en) | 1993-12-09 | 1993-12-09 | Method of avalanche photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027025A KR970006614B1 (en) | 1993-12-09 | 1993-12-09 | Method of avalanche photodiode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021813A KR950021813A (en) | 1995-07-26 |
| KR970006614B1 true KR970006614B1 (en) | 1997-04-29 |
Family
ID=19370369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027025A KR970006614B1 (en) | 1993-12-09 | 1993-12-09 | Method of avalanche photodiode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970006614B1 (en) |
-
1993
- 1993-12-09 KR KR1019930027025A patent/KR970006614B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021813A (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053513B1 (en) | Avalanche photodiodes | |
| US4651187A (en) | Avalanche photodiode | |
| JP2601231B2 (en) | Superlattice avalanche photodiode | |
| US4442444A (en) | Avalanche photodiodes | |
| JP2762939B2 (en) | Superlattice avalanche photodiode | |
| KR940011103B1 (en) | Semiconductor photodetector | |
| EP0163295B1 (en) | A semiconductor photodetector and fabrication process for the same | |
| JP3996699B2 (en) | Semiconductor photodetector | |
| US20110241150A1 (en) | Avalanche photodiode | |
| US20100133637A1 (en) | Avalanche photodiode | |
| CN111739975A (en) | Avalanche photodiode with three-mesa structure and manufacturing method thereof | |
| JPH0824199B2 (en) | Manufacturing method of semiconductor light receiving element | |
| US5001335A (en) | Semiconductor photodetector device and method of manufacturing the same | |
| KR100509355B1 (en) | Photo-diode and method for fabricating the same | |
| Tarof et al. | Planar InP-InGaAs single-growth avalanche photodiodes with no guard rings | |
| KR970006614B1 (en) | Method of avalanche photodiode | |
| JPH08274366A (en) | Semiconductor light receiving device | |
| JP3055030B2 (en) | Manufacturing method of avalanche photodiode | |
| JPH05102517A (en) | Avalanche photodiode and its manufacturing method | |
| KR970006610B1 (en) | Buried mesa avalanche photodiode and method of manufacturing the same | |
| JP3074574B2 (en) | Manufacturing method of semiconductor light receiving element | |
| KR0164094B1 (en) | Avalanche photo diode with partially high charge layer and fabrication thereof | |
| JPH0215680A (en) | Semiconductor photodetecting device | |
| JPH02253666A (en) | Semiconductor photodetector | |
| JPS6146076B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |