KR970006137Y1

KR970006137Y1 - 스폿 잔상 제거회로

Info

Publication number: KR970006137Y1
Application number: KR2019940028192U
Authority: KR
Inventors: 이갑근
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1994-10-27
Filing date: 1994-10-27
Publication date: 1997-06-19
Also published as: KR960015886U

Abstract

요약없음

Description

스폿 잔상 제거회로

제1도는 종래의 스폿 잔상 제거회로도

제2도는 본 고안에 따른 스폿 잔상 제거회로도

제3도는 제2도의 동작 타이밍도.

*도면의 주요부분에 대한 부호의 설명*

10 : 인버터회로20 : 전원차단 검출회로

30 : 지연회로40 : 빔전류 제어회로

Q11-Q13 : 트랜지스터D11-D13 : 다이오드

C11-C12 : 캐패시터R11-R19 : 저항

본 고안은 음극선관(Cathod Ray Tube "CRT"라함)을 사용하는 디스플레이장치에 관한 것으로, 특히 전원 절환시 발생되는 스폿(spot) 잔상을 제거회로 관한 것이다.

일반적으로 CRT는 화상신호에 대응하는 전자 빔(beam)을 발생하여 형광면에 주사함으로써 화상을 디스플레이하는 장치로서, 텔레비젼 수상기, 모니터등과 같은 디스플레이장치에 널리 채용되고 있다. 이때 전자빔을 수평,수직으로 편향시켜 주사함으로써 하나의 화면을 완성한다. 이러한 CRT를 사용하는 디스플레이장치의 전원을 절환 즉, 온/오프시킬 경우 전환순간에 전자 빔이 완전히 차단되지 않은 상태에서 수평, 수직의 주사가 정지되기 때문에 전자 빔이 완전히 차단될때까지 한 점에 고정하게 된다. 그러한 결과로 화면상에 섬광형태의 밝은 잔상이 발생한다. 이를 스폿 잔상이라 한다. 이러한 스폿 잔상은 프로젝션(projection)텔레비젼과 같이 강한빔 전류가 흐르는 디스플레이장치에서 더욱 강하게 발생한다.

상기한 바와같은 스폿잔상은 고정상태의 전자 빔으로 인해 CRT의 형광면을 손상시킬 뿐만 아니라 사용자의 눈을 피로하게 만든다. 이에 따라 CRT를 사용하는 디스플레이장치는 통상적으로 스폿잔상을 제거하기 위한 회로를 채용하여 왔다.

제1도는 상기한 바와같은 스폿잔상을 제거하기 위한 종래의 회로도를 도시한 것이다. 제1도에서 G1은 CRT의 제1그리드(grid)를 나타내는데, 통상적으로 CRT의 제1그리드 G1은 전자 빔의 양을 제어하는 전극이다.

그리고 제1전원전압 Vccl과 제2전원전압 Vcc2는 디스플레이장치의 외부에서 인가되는 외부 입력전원으로부터 발생시키는 전원이다. 제1전원전압 Vccl은 통상적인 대기전원으로서 예를 들어 5V가 되고 제2전원전압 Vcc2는 예를 들어 200V가 정도가 된다. 대기전원인 제1전원전압 Vccl은 외부 입력전원이 정전되거나 전원코드를 뽑아 외부 입력전원을 차단시키는 경우를 제외한 정상상태에서는 전원 온/오프와 관계없이 항상 공급된다. 또한 전원절환신호 PCS는 디스플레이장치를 제어하기 위한 마이컴과 같은 제어장치로부터 발생되는 신호로서, 이하에서 전원 온시에는 "하이"로 발생되어 입력되고 전원 오프시에는 "로우"로 발생되어 입력되는 것으로 설명한다. 통상적으로 마이컴은 대기전원에 의해 동작함으로써 외부 입력전원이 정전되거나 전원코드를 뽑아 외부입력전원을 타단시키는 경우를 제외한 정상상태에서는 전원 온/오프와 관계없이 항상 정상적인 동작을 하게 된다.

먼저 전원 온상태일 경우 전원절환신호 PCS가 "하이"로 입력되며, "하이"의 전원이 전원절환신호 PCS는 트랜지스터(Q1)에 의해 반전된다. 이에따라 트랜지스터(Q2)의 베이스단자에는 "로우"가 인가되어 트랜지스터(Q2)는 차단(cut off)상태가 된다. 이에따라 트랜지스터(Q2)의 콜렉터단자에 인가되는 제2전원전압 Vcc2은 저항(R4,R5)를 통해 제1그리드 G1에 인가된다. 이때 제1그리드 G1의 전위는 다이오드(D1)의 전압강하값에 해당하는 0.7V정도를 유지한다. 따라서 CRT는 정상동작이 이루어지게 된다.

이와 달리 전원 오프시에 전원절환신호 PCS는 "하이"에서 "로우"상태로 천이한다. 그러면 트랜지스터(Q2)의 베이스단자는 "로우"에서 "하이"로 됨에 따라 트랜지스터(Q2)가 순간적으로 포화(saturation)됨으로써 트랜지스터(Q2)의 콜렉터단자는 거의 0V가 된다. 이때 캐패시터(C1)에 충전된 전하에 의하여 캐패시터(C1)의 (-)단자에는 음의 제2전원전압-Vcc2만큼의 전압이 가해져서 CRT에 흐르는 빔 전류를 차단시킴으로써 CRT상에 나타나는 스폿잔상을 제거하게 된다.

그러나 상기한 바와 같은 종래의 스폿 잔상 제거회로는 정상적으로 전원을 차단할 경우에만 잔상이 제거될뿐, 히터가 가열된 상태에서 전원을 공급하거나 정전 또는 전원코드를 뽑아 외부 입력전원을 차단시킬 경우에는 스폿 잔상이 제거되지 않는 문제점이 있었다. 이는 전원을 차단한 직후 다시 전원을 공급할 경우에는 아직 히터가 가열되어 있는 상태이므로 히터 가열에 필요한 시간을 요하지 않음으로써 수평, 수직주사가 정상적으로 이루어지게 되는 시점보다 전자 빔이 발생되는 시점이 빠르게 되기 때문이다. 또한 정전 또는 전원코드를 뽑아 외부입력전원을 차단시킬 경우에는 마이컴과 같은 제어장치의 동작을 위한 대기전원도 차단됨에 따라 전원절환신호도 정상적으로 발생될 수 없음으로써 스폿 잔상이 제거되지 않기 때문이다.

따라서 본 고안의 목적은 전원 절환시 어떠한 경우에도 스폿 잔상을 제거할 수 있는 스폿 잔상 제거회로를 제공함에 있다.

본 고안의 다른 목적은 히터가 가열된 상태에서 전원을 공급하거나 정전 또는 전원코드를 뽑아 외부 입력전원을 차단시킬 경우에도 스폿 잔상을 제거할 수 있는 스폿 잔상 제거회로를 제공함에 있다.

이하 본 고안의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 고안에 따른 일실시예의 스폿 잔상 제거회로도로서, 트랜지스터(Q11)와 저항(R11-R12)으로 구성되며 디스플레이장치의 전원을 절환하기 위한 전원절환신호 PCS를 반전시키는 인버터회로(10)와 트랜지스터(Q12)와 저항(R13-R16)으로 구성되며 디스플레이장치의 외부 입력전원이 차단되는 것을 검출하는 전원차단 검출회로(20)와, 트랜지스터(Q13)와 저항(R18-R19)과 캐패시터(C12)와 다이오드(D13)로 구성되며 인버터회로(10)와 전원차단 검출회로(20)의 출력에 의해 음극선관의 빔전류를 제어하는 빔전류 제어회로(40)와, 다이오드(D11-D12)와 캐패시터(C11)와 저항(R17)으로 구성되며 인버터회로(10) 및 전원차단 검출회로(20)의 출력단과 빔전류 제어회로(40)의 입력단 사이에 접속되어 디스플레이장치가 전원오프상태에서 전원온상태로 천이할 때 인버터회로(10)의 출력신호를 일정 지연시켜 빔전류제어회로(40)에 인가하는 지연회로(30)로 구성한다.

상기 제2도는 디스플레이장치를 제어하기 위한 마이컴과 같은 제어장치로부터 발생되는 전원절환신호 PCS가 전술한 제1도에서와 동일하게 전원 온시에는 "하이"로 발생되어 입력되고 전원 오프시에는 "로우"로 발생되어 입력된다고 가정할 때 적용할 경우의 구성을 보인것이다. 그러므로 전원 온/오프시 전원절환신호 PCS의 논리상태를 상기한 바와 반대로 발생시킨다면 제2도의 구성중 인버터회로(10)는 사용할 필요없이 생략하면 된다. 그리고 저항(R18)의 저항값은 저항(R19)의 저항값에 비해 아주 작은 값으로 설정한다. 또한 제1,제2전원전압 Vccl, Vcc2와 제1그리드 G1은 전술한 제1도에서와 동일하다.

제3도는 제2도의 동작 타이밍도로서, (A)는 전원절환신호 PCS의 변화를 보인 것이고, (B)는 지연회로(30)의 다이오드(D11)가 없을 경우에 제1그리드 G1에 인가되는 전압의 변화를 보인 것이며, (C)는 전원이 차단된 직후 즉, 히터가 가열되어 있는 상태에서 다시 전원공급시 제1그리드 G1에 인가되는 전압이 지연회로(30)에 의해 지연된 후 정상상태로 공급되는 상태를 보인 것이다.

이하 본 고안에 따른 제2도의 동작예를 제3도의 동작 타이밍도를 참조하여 자세히 설명한다.

우선 CRT에 전원이 공급되거나 차단될 때 나타날 수 있는 경우를 살펴보면, 정상동작 즉 전원온상태일 경우와, 전원이 정상적으로 차단될 경우와, 전원이 차단된 직후 히터가 가열된 상태에서 다시 전원을 공급하는 경우와, 정전 또는 전원코드를 뽑음으로써 외부 입력전원이 차단되는 경우가 있을 것이다. 그러므로 본 고안의 동작 설명을 상기한 4가지 경우로 나누어 설명한다.

첫 번째로 정상동작 즉, 전원온상태일 경우를 설명한다. 이때 전원절환신호 PCS는 "하이"로 입력된다. 그러면 트랜지스터(Q11)가 포화됨으로써 트랜지스터(Q11)의 콜렉터단자는 "로우"상태가 된다. 전원코드를 콘센트에 꽂은 상태에서는 대기(stand-by)전압이 인가되고 있기 때문에 트랜지스터(Q12)는 항상 포화상태를 유지함으로써 트랜지스터(Q12)의 콜렉터단자는 "로우"상태를 유지하고 있다. 이때 대기전압에 따라 저항(R13,R14)의 저항값을 조정하여 저항(R13,R14)의 접속점에서는 정상동작시에 약 1V정도의 전입이 출력되어 저항(R16)을 거쳐 트랜지스터(Q12)의 베이스단자에 인가되도록 설정한다. 이러한 상태에 의해 다이오드(D11,D12)의 캐소드에 유입되는 전류가 없기 때문에 캐패시티(C11)의 (+)단에는 "로우"상태가 유지되어 트랜지스터(Q13)는 차단상태를 유지한다. 이에따라 트랜지스터(Q13)의 콜랙터단자에 인가되는 제2전원전압 Vcc2는 저항(R18,R19)을 통해 제1그리드 G1에 인가된다. 이때 제1그리드 G1의 전위는 다이오드(D13)의 전압강하값에 해당하는 0.7V정도를 유지한다. 따라서 CRT는 정상동작이 이루어지게 된다.

두번째로 전원이 정상적으로 차단될 경우를 설명한다. 이때 전원절환신호 PCS가 "하이"에서 "로우"로 입력되면 트랜지스터(Q11)가 차단상태가 됨으로써 트랜지스터(Q11)의 콜렉터단자는 "하이"상태가 된다. 이에 따라 전류가 다이오드(D11)→캐패시터(C11)→저항(R17)을 통하여 트랜지스터(Q13)를 순간적으로 포화시킨다. 그러므로 트랜지스터(Q13)의 콜렉터단자는 제2전원전압 Vcc2에서 0V로 낮아지게 된다. 여기서 정상동작시에 캐패시터(C12)의 양단에는 제2전원전압 Vcc2와 거의 같은 전위로 총전되어 있기 때문에 전원 차단시에 캐패시터(C12)의 (+)단이 0V로 떨어짐에 따라 캐패시터(C12)에 충전된 전하에 의해 캐패시터(C12)의 (-)단은 음의 제2전원전압 -Vcc2정도로 떨어진다. 따라서 CRT의 애노드로부터 캐소드에 흐르는 빔 전류가 차단됨으로써 스폿 잔상이 발생되지 않게 된다.

세번째로 전원이 차단된 직후 즉, 히터가 가열되어 있는 상태에서 다시 전원공급시 동작을 설명한다. 만일 다이오드(D11)가 없다고 가정할 때 전원을 공급하면, 전원절환신호 PCS가 제3도(A)와 같이 t2시점에 "하이"에서 "로우"로 입력되면, 트랜지스터(Q11)가 포화됨에 따라 트랜지스터(Q13)가 즉시 차단됨으로써 제1그리드 G1에 인가되는 전압도 제3도(B)와 같이 t2시점은 0.7V로 유지하게 된다. 이때에는 히터가 이미 가열되어 있는 상태이고 수평, 수직편향이 정상화되기 이전이므로 CRT에 수폿 잔상이 나타난다. 이에 반하여 제2도와 같이 다이오드(D11)가 있는 경우에 전원을 온하면, 트랜지스터(Q11)가 포화됨으로써 트랜지스터(Q11)의 콜렉터단자는 0V상태가 되지만, 캐패시터(C11)에 충전된 전하는 다이오드(D11)에 의해 트랜지스터(Q11)로 방전되는 경로가 차단됨으로써 저항(R17)을 통해 트랜지스터(Q13)로만 방전된다. 그러므로 캐패시터(C11)와 저항(R17)의 시정수에 따른 시간만큼 트랜지스터(Q13)가 차단되는 시간이 지연된다. 이에따라 CRT의 제1그리드 G1에는 제3도(C)와 같이 수평,수직 편향이 정상화에 필요한 시간Td 만큼 경과한 이후 t3시점에 정상적인 전압이 인가됨으로써 스폿 잔상이 발생하지 않게 된다.

네번째로 정전 또는 전원코드를 뽑음으로써 외부 입력전원이 차단되는 경우를 설명한다. 이 경우 외부 입력 전원의 공급이 차단됨에 따라 대기전원인 제1전원전압 Vccl이 낮아지게 된다. 그에따라 저항(R13,R14)의해 분압된 전압이 0.7V이하로 낮아지는 순간 트랜지스터(Q2)가 차단상태로 되어 트랜지스터(Q12)에 의해 트랜지스터(Q13) 및 제1그리드 G1의 전위는 상술한 두번째의 전원이 정상적으로 차단될 경우와 동일하게 동작된다. 따라서 이때 에도 CRT의 애노드로부터 캐소드에 흐르는 빔 전류가 차단됨으로써 스폿 잔상이 발생되지 않게 된다.

상술한 바와 같이 본 고안은 정상적으로 전원을 차단할 경우뿐만 아니라 히터가 가열된 상태에서 전원을 공급하거나 정전 또는 전원코드의 뽑아 외부 입력전원을 차단시킬 경우에도 스폿 잔상을 제거함으로써 CRT가 손상되는 것을 방지할 수 있으며 사용자의 눈의 피로를 방지할 수 있는 잇점이 있다.

Claims

음극선관을 사용하는 디스플레이장치의 스폿 잔상 제거회로에 있어서,

상기 디스플레이장치가 전원오프상태에서 전원온상태로 천이할 때 상기 디스플레이장치의 전원을 절환시키기 위한 전원절환신호를 일정 지연시키는 지연수단과,

상기 지연수단의 출력에 의해 상기 음극선관의 빔전류를 제어하는 빔 전류 제어수단으로 구성하는 것을 특징으로 하는 스폿 잔상 제거회로.
음극선관을 사용하는 디스플레이장치의 스폿 잔상 제거회로에 있어서,

상기 디스플레이장치의 전원을 절환시키기 위한 전원절환신호를 입력하기 위한 전원절환신호 입력단자와,

상기 디스플레이장치의 외부 입력전원이 차단되는 것을 검출하는 전원차단 검출수단과,

상기 입력단자를 통한 전원절환신호와 상기 전원차단 검출수단의 출력에 의해 상기 음극선관의 빔전류를 제어하는 빔전류 제어수단과,

상기 전원절환신호 입력단자 및 상기 전원차단 검출수단의 출력단과 상기 빔전류 제어수단의 입력단 사이에 접속되어 상기 디스플레이장치가 전원오프상태에서 전원온상태로 천이할 때 전원절환신호 입력단자를 통한 전원절환신호를 일정 지연시켜 상기 빔전류 제어수단에 인가하는 지연수단으로 구성하는 것을 특징으로 하는 스폿 잔상 제거회로.